JPS614469A - インバ−タの過電流保護回路 - Google Patents
インバ−タの過電流保護回路Info
- Publication number
- JPS614469A JPS614469A JP59122716A JP12271684A JPS614469A JP S614469 A JPS614469 A JP S614469A JP 59122716 A JP59122716 A JP 59122716A JP 12271684 A JP12271684 A JP 12271684A JP S614469 A JPS614469 A JP S614469A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- output
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、トランジスタインバータにおケル各トラン
ジスタ等の過電流による破損などを防止するインバータ
の過電流保護回路に関する。
ジスタ等の過電流による破損などを防止するインバータ
の過電流保護回路に関する。
従来、大型の銹導電動機の可変運転用制御電源あるいは
大型電子計算機の安定化電源等に適用されるインバータ
には、制御素子としてサイリスタが使用されているが、
近年のパワートランジスタの大容量化に伴い、サイリス
タに代わってパワートランジスタを制御素子とするトラ
ンジスタインバータの開発が進められている。
大型電子計算機の安定化電源等に適用されるインバータ
には、制御素子としてサイリスタが使用されているが、
近年のパワートランジスタの大容量化に伴い、サイリス
タに代わってパワートランジスタを制御素子とするトラ
ンジスタインバータの開発が進められている。
そして、従来のトランジスタインバータハタトえば第1
図に示すように構成されており、同図に卦いて、(1)
は商用交流電源に接続された接続端子、(2)は接続端
子(1)を介した交流を整流、平滑するサイリスタ(2
a) 、リアクトル(2+)) 、、 、:I yテン
サ(2C)からなる整流回路、(8a)、(8b)、(
8C)、(8d)はNPN型のit〜第4トランジスタ
であり、各トランジスタ(3a)〜(3d)のコレクタ
、エミッタにそれぞれ逆並列にフライホイルダイオード
(4)が接続され、第1゜第2トランジスタ(8a)、
(8b)のコレクタが整流回路(2)の正出力端孕に接
続され、第3.第4トランジスタ(30)、(ad)の
コレクタが第1.第21−ランジスタ(8a)、(3b
)のエミッタに接続されるとともに、第3、第4トラン
ジスタ(8Cj)、(8d)のエミッタが分流器、直流
変流器等からなる電流検出器(5)を介して整流回路(
2)の負出力端子に接続され、さらに各トランジスタ(
3a)〜(3d)のベースが後述の制御回路のベース制
御端子に接続されておシ、整流回路(2)。
図に示すように構成されており、同図に卦いて、(1)
は商用交流電源に接続された接続端子、(2)は接続端
子(1)を介した交流を整流、平滑するサイリスタ(2
a) 、リアクトル(2+)) 、、 、:I yテン
サ(2C)からなる整流回路、(8a)、(8b)、(
8C)、(8d)はNPN型のit〜第4トランジスタ
であり、各トランジスタ(3a)〜(3d)のコレクタ
、エミッタにそれぞれ逆並列にフライホイルダイオード
(4)が接続され、第1゜第2トランジスタ(8a)、
(8b)のコレクタが整流回路(2)の正出力端孕に接
続され、第3.第4トランジスタ(30)、(ad)の
コレクタが第1.第21−ランジスタ(8a)、(3b
)のエミッタに接続されるとともに、第3、第4トラン
ジスタ(8Cj)、(8d)のエミッタが分流器、直流
変流器等からなる電流検出器(5)を介して整流回路(
2)の負出力端子に接続され、さらに各トランジスタ(
3a)〜(3d)のベースが後述の制御回路のベース制
御端子に接続されておシ、整流回路(2)。
各トランジスタ(3a)〜(ad) ;各ダイオード(
4)によりトランジスタインバータ(6)が構成されて
いる。
4)によりトランジスタインバータ(6)が構成されて
いる。
(7)は1次巻線(7a)の両端が第1.第2トランジ
スタ(3B)、(3b)のエミッタに接続されたトラン
ス、(8)はトランス(7)の2次巻線(7b)に接続
された負荷、(9)は制御回路であり、ゲート制御端子
(9a)を介してサイリスタ(2a)のゲートにゲート
制御信号を出力するゲート制御部、4個のベース制御端
子(9b)〜(9e)を介して各トランジスタ(81a
)〜(ad)のベースにベース制御信号を出力するベー
ス制御部、および第2図に示すような過電流保護部01
によυ構成されている。
スタ(3B)、(3b)のエミッタに接続されたトラン
ス、(8)はトランス(7)の2次巻線(7b)に接続
された負荷、(9)は制御回路であり、ゲート制御端子
(9a)を介してサイリスタ(2a)のゲートにゲート
制御信号を出力するゲート制御部、4個のベース制御端
子(9b)〜(9e)を介して各トランジスタ(81a
)〜(ad)のベースにベース制御信号を出力するベー
ス制御部、および第2図に示すような過電流保護部01
によυ構成されている。
つぎに第2図において、(10a)は直流基準電源、(
lob)は基準電源(10a)による基準電圧と検出器
(5)により検出されたインバータ(6)の1次側電流
にもとづく電圧とを比較する比較回路、(+00)は停
止回路であシ、表示部を備え、前記1次側電流による電
圧が前記基準電圧よりも大きいときに、前記ベース制御
部に停止信号を出力して各トランジスタ(3a)〜(3
d)へのベース制御信号の出力を停止させ、各トランジ
スタ(3a)〜(3d)のスイッチングを停止させると
ともに、前記表示部に異常表示するようになっておシ、
基準電源(IOEL)、、比較回路(10b)および停
止回路(10G)により過電流保護部叫が構成されてい
る。
lob)は基準電源(10a)による基準電圧と検出器
(5)により検出されたインバータ(6)の1次側電流
にもとづく電圧とを比較する比較回路、(+00)は停
止回路であシ、表示部を備え、前記1次側電流による電
圧が前記基準電圧よりも大きいときに、前記ベース制御
部に停止信号を出力して各トランジスタ(3a)〜(3
d)へのベース制御信号の出力を停止させ、各トランジ
スタ(3a)〜(3d)のスイッチングを停止させると
ともに、前記表示部に異常表示するようになっておシ、
基準電源(IOEL)、、比較回路(10b)および停
止回路(10G)により過電流保護部叫が構成されてい
る。
そして、制御回路(9)のベース制御部からのベース制
御信号が第1.第4トランジスタ(3B)、(ad)の
j豐 ベースおよび第2.第3トランジスタ(8b>、(8G
)の 1(ベースに交互に出力され、第1.第4ト
ランジスタ(3a)、(3d)および第2.第3トラン
ジスp (8b)、(8c)が交互にオン、オフを繰シ
返し、第1.第4トランジスタ(3B)、(8d)のオ
ンにより、整流回路(2)からの直流電流が第1トラン
ジスタ(3a)のコレクタ、エミッタ、トランス(7)
の1次巻線(7a) 、第4トランジスタ(3d)のコ
レクタ、エミッタ、 検1f[(5) 、 整流回路(
2)を流れ、第2.第3トランジスタ(8b)、(80
>のオンにより、整流回路(2]からの直流電流が第2
トランジスタ(8b)のコレクタ、エミッタ、トランス
(7)の1次巻線(7a) 、第3トランジスタ(3C
)のコレクタ、エミッタ、検出器(5)、整流回路(2
)を流れ、インバータ(61により整流回路(2)によ
る直流が交流に変換されて負荷(8)に供給される。
御信号が第1.第4トランジスタ(3B)、(ad)の
j豐 ベースおよび第2.第3トランジスタ(8b>、(8G
)の 1(ベースに交互に出力され、第1.第4ト
ランジスタ(3a)、(3d)および第2.第3トラン
ジスp (8b)、(8c)が交互にオン、オフを繰シ
返し、第1.第4トランジスタ(3B)、(8d)のオ
ンにより、整流回路(2)からの直流電流が第1トラン
ジスタ(3a)のコレクタ、エミッタ、トランス(7)
の1次巻線(7a) 、第4トランジスタ(3d)のコ
レクタ、エミッタ、 検1f[(5) 、 整流回路(
2)を流れ、第2.第3トランジスタ(8b)、(80
>のオンにより、整流回路(2]からの直流電流が第2
トランジスタ(8b)のコレクタ、エミッタ、トランス
(7)の1次巻線(7a) 、第3トランジスタ(3C
)のコレクタ、エミッタ、検出器(5)、整流回路(2
)を流れ、インバータ(61により整流回路(2)によ
る直流が交流に変換されて負荷(8)に供給される。
このとき、検出器(5)により検出されるインバータ(
6)の1次側電流は定常電流であるため、前記1次側電
流にもとづき検出器(5)により比較回路(Job)に
与えられる電圧値は基準電源(IOa)による基準電圧
値よシも低く、比較回路(IOb)からの比較信号によ
り停止回路(+00)が作動することはなく、停止回路
(IQC)から停止信号が出力されることもなく前記ベ
ース制御部から各ベース制御信号が出力され続け、イン
バータ(6)は正常動作を続ける。
6)の1次側電流は定常電流であるため、前記1次側電
流にもとづき検出器(5)により比較回路(Job)に
与えられる電圧値は基準電源(IOa)による基準電圧
値よシも低く、比較回路(IOb)からの比較信号によ
り停止回路(+00)が作動することはなく、停止回路
(IQC)から停止信号が出力されることもなく前記ベ
ース制御部から各ベース制御信号が出力され続け、イン
バータ(6)は正常動作を続ける。
ところで、インバータ(6)の正常動作中に、前記ベー
ス制御部の誤動作等にょ力、たとえば第1゜第3トラン
ジスタ(3a)、(,90)が同時にオンするという異
常が発生した場合、第・1.第3トランジスタ(3a)
。
ス制御部の誤動作等にょ力、たとえば第1゜第3トラン
ジスタ(3a)、(,90)が同時にオンするという異
常が発生した場合、第・1.第3トランジスタ(3a)
。
(3C)の同時のオンにより、インバータ(61の出力
が短絡してインバータ(6)の1次側に過電流が流れ、
前記過電流にもとづき検出器(5)によ)比較回路(]
Ob)に与えられる電圧値が基準電源(IOa)による
基準電圧値以上となり、比較回路(Job)からの比較
信号により停止回路(100)が作動し、停止回路Cl
0C)から停止信号が出力されて前記ベース制御部から
のベース制御信号の出力が停止され、各トランジスタ(
3a)〜(8d)がオフしてインバータ(6)の作動が
停止するとともに、停止回路(toe)の表示部に異常
表示される。
が短絡してインバータ(6)の1次側に過電流が流れ、
前記過電流にもとづき検出器(5)によ)比較回路(]
Ob)に与えられる電圧値が基準電源(IOa)による
基準電圧値以上となり、比較回路(Job)からの比較
信号により停止回路(100)が作動し、停止回路Cl
0C)から停止信号が出力されて前記ベース制御部から
のベース制御信号の出力が停止され、各トランジスタ(
3a)〜(8d)がオフしてインバータ(6)の作動が
停止するとともに、停止回路(toe)の表示部に異常
表示される。
しかし、検出器(5)として分流器を用いた場合、分流
器の出力信号が各トランジスタ(3a)〜(3d)のベ
ースに直接入力されないように絶縁をしなければならず
、非常に煩雑であり、検出器(5)として直流変流器を
用いた場合には、前記変流器が遅れ要素となるため、過
電流発生時に、前記ベース制御部からのベース制御信号
の出力を瞬時に停止させることかできず、トランジスタ
(3a)〜(3d)等の破損を招くという欠点がある。
器の出力信号が各トランジスタ(3a)〜(3d)のベ
ースに直接入力されないように絶縁をしなければならず
、非常に煩雑であり、検出器(5)として直流変流器を
用いた場合には、前記変流器が遅れ要素となるため、過
電流発生時に、前記ベース制御部からのベース制御信号
の出力を瞬時に停止させることかできず、トランジスタ
(3a)〜(3d)等の破損を招くという欠点がある。
また検出器(5)としてヒユーズを用いることも考えら
れるが、過電流発生時にヒユーズにより前記ベース制御
部からのベース制御信号の出力を瞬時に停止させること
はできない。
れるが、過電流発生時にヒユーズにより前記ベース制御
部からのベース制御信号の出力を瞬時に停止させること
はできない。
さらに、負荷(8)がコンデンサ入力型負荷である場合
、当該負荷を起動する際、起動スイッチのオン等により
起動した直後には、前記コンデンサを充電するために大
きな充電電流が必要であるため、インバータ(6)の1
次側電流も大きくなって前記と同様に過電流保護部0a
が作動し、インバータ(6)は作動停止してしまい、前
記負荷が起動されないという不都合が生じ易い。
、当該負荷を起動する際、起動スイッチのオン等により
起動した直後には、前記コンデンサを充電するために大
きな充電電流が必要であるため、インバータ(6)の1
次側電流も大きくなって前記と同様に過電流保護部0a
が作動し、インバータ(6)は作動停止してしまい、前
記負荷が起動されないという不都合が生じ易い。
この発明は、rIil記の点に留意してなされたもので
あシ、過電流発生時にインバータを瞬時に停止させ、コ
ンデンサ入力型負荷の起動を可能にすることを目的とす
る。
あシ、過電流発生時にインバータを瞬時に停止させ、コ
ンデンサ入力型負荷の起動を可能にすることを目的とす
る。
この発明は、複数個のトランジスタのスイッチングによ
り直流を交流に変換するインバータと、該インバータの
1次側および2次側にそれぞれ設けられ前記1次側、2
次側を流れる電流に比例した電圧信号を出力する第1.
第2ホールCTと、前記両ホー/l10Tの出力電圧値
と2個の基準電圧値それぞれとを比較し、それぞれ前記
両基準電圧値以上の前記両ホー1vCTからの電圧信号
により比較信号を出力する第1.第2比較回路と、前記
両比較信号によりそれぞれパルスを出力する第1゜第2
パ/L/、X発生回路と、いずれかのtTJ記パルス発
生回路からのパルスにより前記各トランジスタのスイッ
チングを所定時間停止させる第1停止回路と、前記両パ
ルス数をカウントし、いずれかの前記パルス数が設定値
に達したときに前記各トラン ヲジスタのス
イッチングを停止させる第2停止回路とを備えたことを
特徴とするインバータの過電流保護回路である。
り直流を交流に変換するインバータと、該インバータの
1次側および2次側にそれぞれ設けられ前記1次側、2
次側を流れる電流に比例した電圧信号を出力する第1.
第2ホールCTと、前記両ホー/l10Tの出力電圧値
と2個の基準電圧値それぞれとを比較し、それぞれ前記
両基準電圧値以上の前記両ホー1vCTからの電圧信号
により比較信号を出力する第1.第2比較回路と、前記
両比較信号によりそれぞれパルスを出力する第1゜第2
パ/L/、X発生回路と、いずれかのtTJ記パルス発
生回路からのパルスにより前記各トランジスタのスイッ
チングを所定時間停止させる第1停止回路と、前記両パ
ルス数をカウントし、いずれかの前記パルス数が設定値
に達したときに前記各トラン ヲジスタのス
イッチングを停止させる第2停止回路とを備えたことを
特徴とするインバータの過電流保護回路である。
したがって、この発明のインバータの過電流保護回路に
よると、複数個のトランジスタからなるインバータの1
次側および2次側に第1.第2ホー1lzCTを設け、
両基準電圧値以上の両ホールCTからの電圧信号にもと
づく両パルス発生回路からのいずれかのパルスにより、
インバータの各トランジスタのスイッチングを所定時間
停止させる第1停止回路を設けるとともに、いずれかの
両パルス数が設定値に達したときに各トランジスタのス
イッチングを停止させる第2停止回路を設けたことによ
り、過電流発生時にインバータを瞬時に停止させること
ができ、トランジスタ等の破損の発生を防止することが
できるとともに、負荷がコンデンサ入力型のものであっ
ても、容易に起動することができ、実用的である。
よると、複数個のトランジスタからなるインバータの1
次側および2次側に第1.第2ホー1lzCTを設け、
両基準電圧値以上の両ホールCTからの電圧信号にもと
づく両パルス発生回路からのいずれかのパルスにより、
インバータの各トランジスタのスイッチングを所定時間
停止させる第1停止回路を設けるとともに、いずれかの
両パルス数が設定値に達したときに各トランジスタのス
イッチングを停止させる第2停止回路を設けたことによ
り、過電流発生時にインバータを瞬時に停止させること
ができ、トランジスタ等の破損の発生を防止することが
できるとともに、負荷がコンデンサ入力型のものであっ
ても、容易に起動することができ、実用的である。
つぎに、この発明を、そのI実施例を示した第3図以下
の図面とともに詳細に説明する。
の図面とともに詳細に説明する。
まず第3図において、第1図と同一記号は同一のものを
示し、CIυは検出器(5)に代わりインバータ(6)
の1次側である第3.第4トランジスタ(3C) 。
示し、CIυは検出器(5)に代わりインバータ(6)
の1次側である第3.第4トランジスタ(3C) 。
(3d)の両エミッタと整流回路(2)の負出力端子と
の間に設けられた第1ホー/L/ CT 、(2)はイ
ンバータ(6)の1次側であるトランス(7)の1次巻
線(7a)の一端と第4トランジスタ(3d)のコレク
タとの間に設けられた第2ホー/L/CTであシ、両*
−)LyCT(11)。
の間に設けられた第1ホー/L/ CT 、(2)はイ
ンバータ(6)の1次側であるトランス(7)の1次巻
線(7a)の一端と第4トランジスタ(3d)のコレク
タとの間に設けられた第2ホー/L/CTであシ、両*
−)LyCT(11)。
(2)からインバータ(6)の1次側、2次側を流れる
電流に比例した電圧信号が出力される。
電流に比例した電圧信号が出力される。
頭は第2ホールCT(6)から出力される交流電圧信号
を整流する整流器、aΦは制御回路であシ、ゲート制御
端子(14a)を介してサイリスク(2a)のゲートに
ゲート制御信号を出力するゲート制御部、4個のベース
制御端子(14b)〜(+48)を介して各トランジス
タ(3a)〜(3d)のベースにベース制御信号を出力
するべ一7制御部、および第4図に示すような過電流保
護部05により構成されている。
を整流する整流器、aΦは制御回路であシ、ゲート制御
端子(14a)を介してサイリスク(2a)のゲートに
ゲート制御信号を出力するゲート制御部、4個のベース
制御端子(14b)〜(+48)を介して各トランジス
タ(3a)〜(3d)のベースにベース制御信号を出力
するべ一7制御部、および第4図に示すような過電流保
護部05により構成されている。
つぎに第4図において、(15a)、(+5a)’は2
個の直流基準電源、(+56)、(+5b)は同基準電
源(+56)、(+5a) ’による基準電圧と第1ホ
ールCT(lηおよび整流器(1■の出力電圧値とをそ
れぞれ比較して比較信号を出力する第1.第2比較回路
、(+5c)、(+5c)はそれぞれ両糸準電圧値以上
の第1ホールCTgυ、整流′au■からの電圧信号に
よりハイレベルのパルスを出力する単安定マルチバイブ
レータからなる第1゜M2パルス発生回路、(+5d)
は第1停止回路であシ、いずれかのパルス発生回路(+
50)、(+50)’からのノクルスにより、所定時間
である前記パルスの出力期間。
個の直流基準電源、(+56)、(+5b)は同基準電
源(+56)、(+5a) ’による基準電圧と第1ホ
ールCT(lηおよび整流器(1■の出力電圧値とをそ
れぞれ比較して比較信号を出力する第1.第2比較回路
、(+5c)、(+5c)はそれぞれ両糸準電圧値以上
の第1ホールCTgυ、整流′au■からの電圧信号に
よりハイレベルのパルスを出力する単安定マルチバイブ
レータからなる第1゜M2パルス発生回路、(+5d)
は第1停止回路であシ、いずれかのパルス発生回路(+
50)、(+50)’からのノクルスにより、所定時間
である前記パルスの出力期間。
すなわちハイレベル期間前記ベース制御部から各トラン
ジスタ(8a)〜(ad)へのベース制御信号の出力を
停止させ、各トランジスタ(3a)〜(3d)のスイッ
チングを停止させる。 −一一一≠呻→〒 (+5e)、(+5e)’は両パルス発生回路(+50
)、(+50)’からのパルス数をそれぞれカウントし
、カウントしたパルス数がそれぞれ第1.第2設定器(
15f)、(+5f)’[えより設定うゎえ値い達しえ
とき、第1.第2指令信号を出力する第1.第2カウン
タ、(15g)は停止部であシ、表示部を備え、いずれ
かの前記指令信号により前記ベース制御部から各トラン
ジスタ(3a)〜(3d)へのベース制御信号の出力を
完全に停止させ、各トランジスタ(3a)〜(3d)の
スイッチングを停止させるとともに、前記表示部に異常
表示するようになってお9、両カウンタ(+56)、(
+58)’ 、両膜定器(15f)、(15f)”およ
び停止部(15g)により第2停止回路(15h)が構
成され、第4図中の1点鎖線で囲まれた回路により過電
流保護部(IQが構成されている。
ジスタ(8a)〜(ad)へのベース制御信号の出力を
停止させ、各トランジスタ(3a)〜(3d)のスイッ
チングを停止させる。 −一一一≠呻→〒 (+5e)、(+5e)’は両パルス発生回路(+50
)、(+50)’からのパルス数をそれぞれカウントし
、カウントしたパルス数がそれぞれ第1.第2設定器(
15f)、(+5f)’[えより設定うゎえ値い達しえ
とき、第1.第2指令信号を出力する第1.第2カウン
タ、(15g)は停止部であシ、表示部を備え、いずれ
かの前記指令信号により前記ベース制御部から各トラン
ジスタ(3a)〜(3d)へのベース制御信号の出力を
完全に停止させ、各トランジスタ(3a)〜(3d)の
スイッチングを停止させるとともに、前記表示部に異常
表示するようになってお9、両カウンタ(+56)、(
+58)’ 、両膜定器(15f)、(15f)”およ
び停止部(15g)により第2停止回路(15h)が構
成され、第4図中の1点鎖線で囲まれた回路により過電
流保護部(IQが構成されている。
つぎに、前記実施例の動作について説明する。
いま、制御回路(1弔のベース制御部からのベース制御
信号により、第1.第4トランジスタ(3a) 。
信号により、第1.第4トランジスタ(3a) 。
(3d)および第2.第3トランジスタ(3b)、(3
C)が交互にオン、オフを繰り返してインバータ(6)
が悟常に動作しているときに、制御回路(14)の誤動
作等によりたとえば第1.第3トランジスタ(8a)、
(3C) カ同時にオンすると、第1.第3トランジス
タ(3a)。
C)が交互にオン、オフを繰り返してインバータ(6)
が悟常に動作しているときに、制御回路(14)の誤動
作等によりたとえば第1.第3トランジスタ(8a)、
(3C) カ同時にオンすると、第1.第3トランジス
タ(3a)。
(3C)の同時のオンにより、インパーク(6)の出力
がや、L−Cイア、4−ヶ(6)。1□j、□、1ゎ、
1第1ホー)v CT Ql)から第1比較回路
(15b)への電圧信号の電圧値が基準電源(+5a)
による基準電圧値以上となり、第1比較回路(+51)
)からの比較信号により第1パルス発生回路(15G)
の出力がハイレベルに/i転してハイレベルパルスが出
力され、mJ記パルスにより第1停止回路(+5d、)
が作動し、第1停止回路(15d)により前記パルスの
出力期間だけ前記ベース制?41 部から各トランジス
タ(8a、)〜(3d)へのベース制儒1信号の出力が
停止され、各トランジスタ(3a)〜(3d)のスイッ
チングが停止されてインバータ(6)の作動がn″IJ
記パルスのハイレベル期間だけ停止する。
がや、L−Cイア、4−ヶ(6)。1□j、□、1ゎ、
1第1ホー)v CT Ql)から第1比較回路
(15b)への電圧信号の電圧値が基準電源(+5a)
による基準電圧値以上となり、第1比較回路(+51)
)からの比較信号により第1パルス発生回路(15G)
の出力がハイレベルに/i転してハイレベルパルスが出
力され、mJ記パルスにより第1停止回路(+5d、)
が作動し、第1停止回路(15d)により前記パルスの
出力期間だけ前記ベース制?41 部から各トランジス
タ(8a、)〜(3d)へのベース制儒1信号の出力が
停止され、各トランジスタ(3a)〜(3d)のスイッ
チングが停止されてインバータ(6)の作動がn″IJ
記パルスのハイレベル期間だけ停止する。
そして、第1パルス発生回路(150)の出力が71イ
レベルに反転してから所定時間後に再びローレベルに反
転すると、第1停止回路(15d)が作動停止して前記
ベース制御部から各トランジスタ(3a)〜(3d)へ
角″びベース制御信号が出力されるのであるが、”E
l 、第8 トランジスタ(3a)、(3G)の同時の
オン等により猶もインバータ(6)の1次側に過電流が
流れ続ける場合には、1jJ記の動作が繰り返烙れて第
1カウンタ(+50)により第1パルス発生回路(15
C)からのパルス数がカウントきれ、第1カウンタ(+
5(+)のカウント値が第1設定器(15f)による設
定値に達すると、第1カウンタ(+58)から出力され
る指令信号により停止部(15g)が作動し、第2停止
回路(1511)によりiJ記ベース制御部から各トラ
ンジスタ(3a)〜(3d)へのベース制御信号の出力
が完全に停止され、各トランジスタ(3a)〜(3d)
のスイッチングが停止されてインバータ(6)の作動が
完全に停止するとともに、停止部(15g)の表示部に
異常表示される。
レベルに反転してから所定時間後に再びローレベルに反
転すると、第1停止回路(15d)が作動停止して前記
ベース制御部から各トランジスタ(3a)〜(3d)へ
角″びベース制御信号が出力されるのであるが、”E
l 、第8 トランジスタ(3a)、(3G)の同時の
オン等により猶もインバータ(6)の1次側に過電流が
流れ続ける場合には、1jJ記の動作が繰り返烙れて第
1カウンタ(+50)により第1パルス発生回路(15
C)からのパルス数がカウントきれ、第1カウンタ(+
5(+)のカウント値が第1設定器(15f)による設
定値に達すると、第1カウンタ(+58)から出力され
る指令信号により停止部(15g)が作動し、第2停止
回路(1511)によりiJ記ベース制御部から各トラ
ンジスタ(3a)〜(3d)へのベース制御信号の出力
が完全に停止され、各トランジスタ(3a)〜(3d)
のスイッチングが停止されてインバータ(6)の作動が
完全に停止するとともに、停止部(15g)の表示部に
異常表示される。
つぎに、負荷(8)が過負荷となってインバータ(6)
の2次側であるトランス(7)の1次巻線(7a)に過
電流が流れた場合、整流器α椴を介した第2ホー/L/
CT(2)から第2比較回路(15b)’への電圧信号
の電圧値が基準電源(+5a)’による基準電圧値以上
となり、前記したインバータ(6)の1次側での過電流
発生時と同。
の2次側であるトランス(7)の1次巻線(7a)に過
電流が流れた場合、整流器α椴を介した第2ホー/L/
CT(2)から第2比較回路(15b)’への電圧信号
の電圧値が基準電源(+5a)’による基準電圧値以上
となり、前記したインバータ(6)の1次側での過電流
発生時と同。
様に、第2パ)vス発生回路(15c)からハイレベル
パルスが出力され、前記パルスにより第1停止回路(+
5d)により前記ベース制御部から各トランジスタ(3
a)〜(3d)へのベース制御信号の出力が停止されて
インバータ(6)の作動が前記パルスのハイレベル期間
だけ停止する。
パルスが出力され、前記パルスにより第1停止回路(+
5d)により前記ベース制御部から各トランジスタ(3
a)〜(3d)へのベース制御信号の出力が停止されて
インバータ(6)の作動が前記パルスのハイレベル期間
だけ停止する。
さらに、第2パルス発生回路(150)’からの前記パ
ルスのローレベルへの反転後もインバータ(6)の2次
側に過電流が流れ続ける場合、ml記したインバータ(
6)の1次側での過電流発生時と同様に、第2カウンタ
(+5(!、)’により第2パルス発生回路(15C)
からのパルス数がカウントされ、第2カウンタ(15e
)’のカウント値が第2設定器(15f)’による設定
値に達すると、第2停止回路(+5h)により前記ベー
ス制御部から各トランジスタ(3a)〜(3d)へのベ
ース制御信号出力が完全に停止され、各トランジスタ(
3a)〜(3d)のスイッチングが停止されてインバー
タ(6)の作動が完全に停止するとともに、停止部(1
確)の表示部に異常表示される。
ルスのローレベルへの反転後もインバータ(6)の2次
側に過電流が流れ続ける場合、ml記したインバータ(
6)の1次側での過電流発生時と同様に、第2カウンタ
(+5(!、)’により第2パルス発生回路(15C)
からのパルス数がカウントされ、第2カウンタ(15e
)’のカウント値が第2設定器(15f)’による設定
値に達すると、第2停止回路(+5h)により前記ベー
ス制御部から各トランジスタ(3a)〜(3d)へのベ
ース制御信号出力が完全に停止され、各トランジスタ(
3a)〜(3d)のスイッチングが停止されてインバー
タ(6)の作動が完全に停止するとともに、停止部(1
確)の表示部に異常表示される。
捷た、負荷(8)がコンテンサ入力型である場合、イン
バータ(6)が作動してトランス(7)を介し負荷(8
)への通電が開始されると、通電開始直後は負m (8
)のコンデンサの充電に大きな充電電流を必要とするた
め、インバータ(6)の2次側すなわちトランス−(7
)の1次巻線(7a)を過電流が流れ、前記したように
q第1停止回路(+5d)が作動して前記ベース制御部
かう各トランジスタ(3a)〜(3d)へのベース制御
信号の出力が所定時間停止されるが、第1停止回路(1
5d)による前記ベース制御部によるベース制御信号の
出力、出力停止が数回繰シ返されると、@記コンテンサ
の充電電流が徐々に減少していくため、やがて整流器α
樽により整流された第2ホー)vCT(6)からの電圧
信号の電圧値が基準電源(15a)’による基準電圧値
よりも低くなり、第1.第2停止回路(15d)、(+
5b)がともに作動しなくなってインバータ(6)が正
常動作を続け、負荷(8)の起動が行なわれる。
バータ(6)が作動してトランス(7)を介し負荷(8
)への通電が開始されると、通電開始直後は負m (8
)のコンデンサの充電に大きな充電電流を必要とするた
め、インバータ(6)の2次側すなわちトランス−(7
)の1次巻線(7a)を過電流が流れ、前記したように
q第1停止回路(+5d)が作動して前記ベース制御部
かう各トランジスタ(3a)〜(3d)へのベース制御
信号の出力が所定時間停止されるが、第1停止回路(1
5d)による前記ベース制御部によるベース制御信号の
出力、出力停止が数回繰シ返されると、@記コンテンサ
の充電電流が徐々に減少していくため、やがて整流器α
樽により整流された第2ホー)vCT(6)からの電圧
信号の電圧値が基準電源(15a)’による基準電圧値
よりも低くなり、第1.第2停止回路(15d)、(+
5b)がともに作動しなくなってインバータ(6)が正
常動作を続け、負荷(8)の起動が行なわれる。
したがって、前記実施例によると、ホールCTaυ、α
4を用いたため、直流変流器のような遅れ要素を除去す
ることができ、過電流発生時にインバータ(6)を瞬時
に停止させることが可能となり、ト。
4を用いたため、直流変流器のような遅れ要素を除去す
ることができ、過電流発生時にインバータ(6)を瞬時
に停止させることが可能となり、ト。
ランジスタ(3a)〜(3d)等の損傷の発生を防止す
ることができる。
ることができる。
また、第1停止回路(15d)および第2停止回路(1
5h)を設けたため、負荷(8)がコンテンサ入力型で
あっても、容易に起動することができ、非常に実
2用的である。
5h)を設けたため、負荷(8)がコンテンサ入力型で
あっても、容易に起動することができ、非常に実
2用的である。
なお、前記実施例では、インバータ(6)をトランジス
タによるフルブリッジ型の場合について説明したが、ハ
ーフブリッジ型であってもよいことは勿論である。
タによるフルブリッジ型の場合について説明したが、ハ
ーフブリッジ型であってもよいことは勿論である。
第1図は従来のインバータの過電流保護回路の結線図、
第2図は第1図の一部の結線図、第3図以下の図面はこ
の発明のインバータの過電流保護回路の1実施例を示し
、第3図は°結線図、第4図は一部の結線図である。 (3a)〜(3d)・・・トランジスタ、(6)・・・
インバータ、aυ。 0吐・ホールCT、(+51))、(+5b)’・・・
比較回路、(15G)。 (+50)’・・・パルス発生回路、(15d)・・・
第1停止回路、(15h)・・第2停上回路。 代理人 ノf@!士 藤田龍大部 第1図 第2図
第2図は第1図の一部の結線図、第3図以下の図面はこ
の発明のインバータの過電流保護回路の1実施例を示し
、第3図は°結線図、第4図は一部の結線図である。 (3a)〜(3d)・・・トランジスタ、(6)・・・
インバータ、aυ。 0吐・ホールCT、(+51))、(+5b)’・・・
比較回路、(15G)。 (+50)’・・・パルス発生回路、(15d)・・・
第1停止回路、(15h)・・第2停上回路。 代理人 ノf@!士 藤田龍大部 第1図 第2図
Claims (1)
- (1)複数個のトランジスタのスイッチングにより直流
を交流に変換するインバータと、該インバータの1次側
および2次側にそれぞれ設けられ前記1次側、2次側を
流れる電流に比例した電圧信号を出力する第1、第2ホ
ールCTと、前記両ホールCTの出力電圧値と2個の基
準電圧値それぞれとを比較し、それぞれ前記両基準電圧
値以上の前記両ホールCTからの電圧信号により比較信
号を出力する第1、第2比較回路と、前記両比較信号に
よりそれぞれパルスを出力する第1、第2パルス発生回
路と、いずれかの前記パルス発生回路からのパルスによ
り前記各トランジスタのスイッチングを所定時間停止さ
せる第1停止回路と、前記両パルス数をカウントし、い
ずれかの前記パルス数が設定値に達したときに前記各ト
ランジスタのスイッチングを停止させる第2停止回路と
を備ええことを特徴とするインバータの過電流保護回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59122716A JPS614469A (ja) | 1984-06-14 | 1984-06-14 | インバ−タの過電流保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59122716A JPS614469A (ja) | 1984-06-14 | 1984-06-14 | インバ−タの過電流保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS614469A true JPS614469A (ja) | 1986-01-10 |
JPH0449347B2 JPH0449347B2 (ja) | 1992-08-11 |
Family
ID=14842823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59122716A Granted JPS614469A (ja) | 1984-06-14 | 1984-06-14 | インバ−タの過電流保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS614469A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6443067A (en) * | 1987-08-07 | 1989-02-15 | Mitsubishi Heavy Ind Ltd | Overcurrent detection method for inverter |
JP2010136543A (ja) * | 2008-12-05 | 2010-06-17 | Shimada Phys & Chem Ind Co Ltd | 非接触給電システム |
-
1984
- 1984-06-14 JP JP59122716A patent/JPS614469A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6443067A (en) * | 1987-08-07 | 1989-02-15 | Mitsubishi Heavy Ind Ltd | Overcurrent detection method for inverter |
JP2010136543A (ja) * | 2008-12-05 | 2010-06-17 | Shimada Phys & Chem Ind Co Ltd | 非接触給電システム |
Also Published As
Publication number | Publication date |
---|---|
JPH0449347B2 (ja) | 1992-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3237719B2 (ja) | 電力回生制御装置 | |
JPS614469A (ja) | インバ−タの過電流保護回路 | |
US20060071640A1 (en) | Fast-recovery circuitry and method for a capacitor charging power supply | |
JPH05276690A (ja) | 電流制限機能付無停電電源装置 | |
JP2850274B2 (ja) | スイッチング電源装置 | |
JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
JP2684290B2 (ja) | 電源装置 | |
JPS60118065A (ja) | インバ−タ装置の制御装置 | |
JP3371404B2 (ja) | スイッチング電源装置 | |
JPH09233807A (ja) | 電源装置 | |
JPS62135269A (ja) | 突入電流防止回路 | |
JPH0777486B2 (ja) | 多重電圧型インバータ装置 | |
JPH07177738A (ja) | 過電圧検出回路 | |
JPS6349107Y2 (ja) | ||
JP2634043B2 (ja) | インバータの過電流保護回路 | |
JPH0746905B2 (ja) | インバータ装置 | |
JPH0521992Y2 (ja) | ||
JP2550199B2 (ja) | 情報処理装置の給電システム | |
JPS62203562A (ja) | 電源装置 | |
JPH0632786Y2 (ja) | 安定化直流電源装置の並列回路 | |
JPH09308226A (ja) | スイッチング電源回路 | |
JPS6277864A (ja) | 電源装置 | |
JPH0777512B2 (ja) | スイツチング電源 | |
JPS59204468A (ja) | Dc−dcコンバ−タの保護回路 | |
JPH07194135A (ja) | インバータの制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |