JPS6143814A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6143814A JPS6143814A JP59166707A JP16670784A JPS6143814A JP S6143814 A JPS6143814 A JP S6143814A JP 59166707 A JP59166707 A JP 59166707A JP 16670784 A JP16670784 A JP 16670784A JP S6143814 A JPS6143814 A JP S6143814A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potential
- oscillation
- output terminal
- nand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電源投入時に安定した発振を開始するよう
圧した発振回路に関するものである。
圧した発振回路に関するものである。
従来の発振回路を第】因に示す。第１図の回路はＮ還ル
ープに論理回路を含む発振回路であって、１は発振に用
いる反転増幅＠路、２は発振出力端子、３，４は反転論
理回路（以下ＮＯＴ回路とい５）、５．６はそれぞれＮ
ＯＴ回路３．４の出力端子である。
ープに論理回路を含む発振回路であって、１は発振に用
いる反転増幅＠路、２は発振出力端子、３，４は反転論
理回路（以下ＮＯＴ回路とい５）、５．６はそれぞれＮ
ＯＴ回路３．４の出力端子である。
次に動作について説明する。
発振出力端子２の出力電位か接地電位に近い電位（以下
”Ｌ”という）から正電源電位に近い電位（以下”Ｈ”
という）に変化すると、ＮＯＴ回路３の出力端子５の電
位は発振出力端子２の電位変化より、ある時間遅れて″
Ｈ″電位から”Ｌ”電位に変化する。その結果、ＮＯＴ
回路４の出力端子６の電位はＮＯＴ回路３の出力端子５
の電位変化よりもある時間遅れて″Ｌ″電位から″Ｈ″
電位に変化する。そのため、反転増幅回路１の発振出力
、端子２の電位は”Ｈ″電位り”Ｌ″電位変化する。す
なわち、発振出力端子２の電位は一旦″Ｈ″電位になっ
た後、ＮＯＴ回路３．４及び反転増幅回路１の伝搬遅虱
時間だけ遅れて”Ｌ″電位変化する。
”Ｌ”という）から正電源電位に近い電位（以下”Ｈ”
という）に変化すると、ＮＯＴ回路３の出力端子５の電
位は発振出力端子２の電位変化より、ある時間遅れて″
Ｈ″電位から”Ｌ”電位に変化する。その結果、ＮＯＴ
回路４の出力端子６の電位はＮＯＴ回路３の出力端子５
の電位変化よりもある時間遅れて″Ｌ″電位から″Ｈ″
電位に変化する。そのため、反転増幅回路１の発振出力
、端子２の電位は”Ｈ″電位り”Ｌ″電位変化する。す
なわち、発振出力端子２の電位は一旦″Ｈ″電位になっ
た後、ＮＯＴ回路３．４及び反転増幅回路１の伝搬遅虱
時間だけ遅れて”Ｌ″電位変化する。
逆に発振出力端子２の電位がＬ’１位に変化した場合も
同様にＮＯＴ回路３．４および反転増幅回路１の伝搬遅
延時間だけ遅れて”Ｈ″電位変化する。
同様にＮＯＴ回路３．４および反転増幅回路１の伝搬遅
延時間だけ遅れて”Ｈ″電位変化する。
このようにして発振出力端子２の電位は１Ｈ″電位、”
Ｌ”電位を交互に出力して発振回路として動作する。こ
の時の各出力端子の電位変化を第２図に示しである。
Ｌ”電位を交互に出力して発振回路として動作する。こ
の時の各出力端子の電位変化を第２図に示しである。
第２図において、Ｔは前記発振出力端子２の電位波形、
８は前記ＮＯＴ回路３の出力端子５の電位波形、９は前
記ＮＯＴ回路４の出力端子６の電位波形である。
８は前記ＮＯＴ回路３の出力端子５の電位波形、９は前
記ＮＯＴ回路４の出力端子６の電位波形である。
従来の５＠掻回路は電源投入時の過渡状態のため出力が
定まらず、ＮＯＴ回路３，４や反転増幅回路１の動作か
不安定で、電源投入後、発振が安定するのにかなりな時
間を要するという欠点がある。
定まらず、ＮＯＴ回路３，４や反転増幅回路１の動作か
不安定で、電源投入後、発振が安定するのにかなりな時
間を要するという欠点がある。
また、前記回路の発振出力を接続している他の回路にも
誤動作を起させる可能性がある。
誤動作を起させる可能性がある。
この発明は、上記のような従来のものの欠点を除去する
ため釦なされたもので、発振回路の電源投入時の不安定
な発振を除き、安定な動作をする発振回路を提供するも
のである。以下、この発明を図面を用いて説明する。
ため釦なされたもので、発振回路の電源投入時の不安定
な発振を除き、安定な動作をする発振回路を提供するも
のである。以下、この発明を図面を用いて説明する。
第３図はこの発明の一実施例を示す回路図である。第３
図において、１〜５は第１図と同じものであり、第１図
のＮＯＴ回路４の替１）ＫＮＡＮＤ回路１０が帰還ルー
プ内に入っている。このＮＡＮＤ回路１０の一方の入力
端子１１には電源端子１２を遅延回路１３を介して接続
している。この遅延回路１３０時定数は電源電位が安定
する時間より長く設定する。
図において、１〜５は第１図と同じものであり、第１図
のＮＯＴ回路４の替１）ＫＮＡＮＤ回路１０が帰還ルー
プ内に入っている。このＮＡＮＤ回路１０の一方の入力
端子１１には電源端子１２を遅延回路１３を介して接続
している。この遅延回路１３０時定数は電源電位が安定
する時間より長く設定する。
次に、第３図の動作について説明する。
電源投入直後には、遅延回路１３のため、ＮＡＮＤ回路
１００入力端子１１は”Ｌ″電位なり。
１００入力端子１１は”Ｌ″電位なり。
ＮＡＮＤ回路１０の出力端子６′の電位はＮＡＮＤ回路
１００２つの入力の論理積の反転となるので″Ｈ″電位
となる。従って反転増幅回路１の出力、すなわち発振出
力端子２は”Ｌ″電位固定される。
１００２つの入力の論理積の反転となるので″Ｈ″電位
となる。従って反転増幅回路１の出力、すなわち発振出
力端子２は”Ｌ″電位固定される。
遅延回路１３の出力かＬ”の時、発振出力端子２゜ＮＯ
Ｔ回路３の出力端子５．ＮＡＮＤ回路１０の出力端子６
′の各電位はそれぞれ”Ｌ″ １ｌｊ（ＩＩ 、 Ｉ＋
ＬＮ電位である。
Ｔ回路３の出力端子５．ＮＡＮＤ回路１０の出力端子６
′の各電位はそれぞれ”Ｌ″ １ｌｊ（ＩＩ 、 Ｉ＋
ＬＮ電位である。
電源投入後、しばら（経過して遅延回路１３の出力力げ
Ｈ”電位になるとＮＡＮＤ回路１０は等価的ＫＮＯＴ回
路３の出力端子５を入力とし、第１図のＮＯＴ回路４の
出力端子６を出力とする場合と等しくなり、第１図の回
路と同様の動作原理で発振を開始する。この時点におい
て、発振回路を構成する反転増幅回路１．ＮＯＴ回路３
．およびＮＡＮＤ回路１０は充分安定となっているので
、発振開始時より安定Ｋ発振出力を生ずる。
Ｈ”電位になるとＮＡＮＤ回路１０は等価的ＫＮＯＴ回
路３の出力端子５を入力とし、第１図のＮＯＴ回路４の
出力端子６を出力とする場合と等しくなり、第１図の回
路と同様の動作原理で発振を開始する。この時点におい
て、発振回路を構成する反転増幅回路１．ＮＯＴ回路３
．およびＮＡＮＤ回路１０は充分安定となっているので
、発振開始時より安定Ｋ発振出力を生ずる。
第３図の回路における各出力端子の波形を第４図に示す
。
。
１４は前記電源端子１２における電位波形、１５は前記
遅延回路１３の出力電位波形、１６は前記発振出力端子
２の電位波形、１Ｔは前記ＮＯＴ回路３の出力端子５の
電位波形、１８は前記ＮＡＮＤ回路１０の出力端子６′
の電位波形である。
遅延回路１３の出力電位波形、１６は前記発振出力端子
２の電位波形、１Ｔは前記ＮＯＴ回路３の出力端子５の
電位波形、１８は前記ＮＡＮＤ回路１０の出力端子６′
の電位波形である。
また、図中点線の部分は電源投入時の過渡状態で出力が
定まらないことを示している。
定まらないことを示している。
なお、上記実施例では帰還ループに挿入される論理回路
にＮＡＮＤ回路を用いたが、替りにＡＮＤ回路、ＯＲ回
路、ＮＯＲ＠Ｉ（たｙし、用いるもの忙よってはＮＯＴ
回路４は省略できない）を用いた場合にも同様の効果の
得られる発振回路が構成できる。
にＮＡＮＤ回路を用いたが、替りにＡＮＤ回路、ＯＲ回
路、ＮＯＲ＠Ｉ（たｙし、用いるもの忙よってはＮＯＴ
回路４は省略できない）を用いた場合にも同様の効果の
得られる発振回路が構成できる。
また、この発振回路の一部もしくは全部を同一基板上に
作製することは十分可能であり、非常に小さく発振回路
を構成することができる。
作製することは十分可能であり、非常に小さく発振回路
を構成することができる。
以上説明したように、この発明は、反転増幅回路、ＮＯ
Ｔ回路からなる発振回路の帰還ループ内に直列に積論理
回路または和論理回路を設け、前記積論理回路または和
論理回路に電源電圧の変化信号を遅延回路により遅延さ
せて入力して作動状にするように構成したので、帰還ル
ープの各部分か電源投入時から所定時間経過して安定し
てから発振させることができるので、Ｘ源投入時に安定
に発振を開始する発振回路が構成できる利点かある。
Ｔ回路からなる発振回路の帰還ループ内に直列に積論理
回路または和論理回路を設け、前記積論理回路または和
論理回路に電源電圧の変化信号を遅延回路により遅延さ
せて入力して作動状にするように構成したので、帰還ル
ープの各部分か電源投入時から所定時間経過して安定し
てから発振させることができるので、Ｘ源投入時に安定
に発振を開始する発振回路が構成できる利点かある。
第１図は従来の帰還ループにＮＯＴ＠路の入った元振回
路の回路図、第２図は、第１図の発振回路の各出力端子
の電位の波形図、第３図はこの発明の一実施例による発
振回路の回路図、第４図は第３図に示した発振回路の各
出力端子の電位の波形図である。 図中、１は反転増幅回路、２は発振出力端子、３はＮＯ
Ｔ回路、５は出力端子、１０はＮＡＮＤ回路、１１は入
力端子、１２は電源端子、１３は遅延回路、１４は電源
端子１２における電位波形、１５は遅延回路１３の出力
電位波形、１６は発振出力端子２の電位波形、１ＴはＮ
ＯＴ回路３の出力端子５の電位波形、１８はＮＡＮＤ回
路１０の出力端子６′の電位波形である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 ｊ１！（外２名）第１図 第２図 第３図
路の回路図、第２図は、第１図の発振回路の各出力端子
の電位の波形図、第３図はこの発明の一実施例による発
振回路の回路図、第４図は第３図に示した発振回路の各
出力端子の電位の波形図である。 図中、１は反転増幅回路、２は発振出力端子、３はＮＯ
Ｔ回路、５は出力端子、１０はＮＡＮＤ回路、１１は入
力端子、１２は電源端子、１３は遅延回路、１４は電源
端子１２における電位波形、１５は遅延回路１３の出力
電位波形、１６は発振出力端子２の電位波形、１ＴはＮ
ＯＴ回路３の出力端子５の電位波形、１８はＮＡＮＤ回
路１０の出力端子６′の電位波形である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 ｊ１！（外２名）第１図 第２図 第３図
Claims (2)
- （１）反転増幅回路、ＮＯＴ回路からなる発振回路の帰
還ループ内に直列に積論理回路または和論理回路を設け
、電源投入時から所定時間経過後に前記積論理回路また
は和論理回路を作動状態にする電源電圧の変化信号を遅
延させて印加する遅延回路を設けたことを特徴とする発
振回路。 - （２）発振回路の少なくとも一部を同一半導体基板上に
作製したことを特徴とする特許請求の範囲第（１）項記
載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166707A JPS6143814A (ja) | 1984-08-07 | 1984-08-07 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166707A JPS6143814A (ja) | 1984-08-07 | 1984-08-07 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143814A true JPS6143814A (ja) | 1986-03-03 |
Family
ID=15836265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166707A Pending JPS6143814A (ja) | 1984-08-07 | 1984-08-07 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123311A (ja) * | 1984-11-20 | 1986-06-11 | Toshiba Corp | 半導体発振回路 |
| EP0634837A2 (en) * | 1993-07-15 | 1995-01-18 | Mitsubishi Denki Kabushiki Kaisha | Oscillation circuit, microcomputers and IC cards using the same |
-
1984
- 1984-08-07 JP JP59166707A patent/JPS6143814A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123311A (ja) * | 1984-11-20 | 1986-06-11 | Toshiba Corp | 半導体発振回路 |
| EP0634837A2 (en) * | 1993-07-15 | 1995-01-18 | Mitsubishi Denki Kabushiki Kaisha | Oscillation circuit, microcomputers and IC cards using the same |
| EP0634837A3 (en) * | 1993-07-15 | 1995-08-30 | Mitsubishi Electric Corp | Oscillator circuit and its use in microcomputers and in chip cards. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6153759A (ja) | 発振回路 | |
| US5929713A (en) | Oscillating circuitry built in integrated circuitry | |
| KR880005750A (ko) | 제어펄스 발생회로 | |
| JPS6143814A (ja) | 発振回路 | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JPH10107620A (ja) | クロック信号発生回路 | |
| JPH11163632A (ja) | 発振回路 | |
| JPH048668Y2 (ja) | ||
| JPS59110209A (ja) | 相補形ｍｏｓ半導体集積回路 | |
| JPH01106505A (ja) | 発振回路 | |
| JPS5850803A (ja) | 発振回路 | |
| KR100621227B1 (ko) | 파워 온 리셋 회로 | |
| JPH02113606A (ja) | 発振回路 | |
| JP2003283248A (ja) | 半導体集積回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPS61123311A (ja) | 半導体発振回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPH05191221A (ja) | リング発振器型電圧制御発振器 | |
| JP2644556B2 (ja) | 外部制御分周器 | |
| JPH11186848A (ja) | 発振回路 | |
| JPS63202103A (ja) | 発振回路 | |
| JPH06204740A (ja) | 発振回路 | |
| JPS62154662A (ja) | 集積回路 | |
| JPH05235711A (ja) | パルス発生回路 | |
| JPH04208701A (ja) | 発振器の動作安定化方法 |