JPS6142634B2

JPS6142634B2 -

Info

Publication number: JPS6142634B2
Application number: JP15961277A
Authority: JP
Inventors: Masamichi Nakajima
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1977-12-28
Filing date: 1977-12-28
Publication date: 1986-09-22
Also published as: JPS5492414A

Description

【発明の詳細な説明】本発明は９ピンドツトのプリンタよりなる文
字、記号等の印字装置において、８ビツト系の制
御回路を用い、特に漢字等の斜線部を有する文字
を自然な形にて表示し得るようになしたドツトプ
リンタの印字制御方式に関するものである。

先ず、本発明の実施例を説明するに当たり、一
般的なドツト・プリンタの駆動方法について述べ
る。第１図において、１はプリンタ機構部の構成
を示すものにて、印字ヘツド２は用紙６上にイン
クリボン等を介して、ピンを突き当てることによ
り印字を行う。このピンの駆動力は電磁石によつ
て発生し、またピンの数は印字対象文字の画数等
によつて選択され、一般には７ピンまたは９ピン
が採用されている。３は印字ピン駆動回路にて、
前記電磁石の駆動のための定電流回路と、電磁石
通電期間保持用の記憶回路（ピン数だけ）を含
み、また４は印字ヘツド移動装置にて、印字ヘツ
ド２を移動させるための動力源と、その駆動回路
とより成る。５は印字センサーにて、印字ヘツド
２の機械的位置および状態を検出するための装置
である。７はプリンタ制御回路にて、前記プリン
タ機構部１とCPU（中央処理装置）８との間の
情報授受のための中間回路であり、コード変換、
波形整形、増幅器等を含む。８は前記CPU（中
央処理装置）にて、ストアド・プログラム方式で
動作するマイクロコンピユータであり、端末の入
力装置９からのキイボード入力、または紙テー
プ、磁気テープその他の手段による入力に基づい
て、前記関連する機器相互間を駆動する。１０は
メモリ回路にて、CPU（中央処理装置）８のプ
ログラムを蓄積する一方、文字パターンを記憶す
る機能も有している。

以上の構成において印字を行うに際しては、先
ず入力装置９に所要の文字、記憶例えば数字
“０”が与えられると、CPU８はメモリ回路１０
における数字“０”のパターンを記憶しているメ
モリ番地を探索し、そのメモリ回路１０に蓄えら
れている文字パターンを取り出す。この文字パタ
ーンは、例えば第２図に示す如き文字の左側の第
１列目のデータであり、これをプリンタ制御回路
７へ送つて、印字ピン駆動回路３に記憶させ、印
字ヘツド２のピンを駆動することにより、それは
第１列目として印字される。この第１列目の印字
が終ると、印字センサー５からの出力によつてプ
リンタ制御回路７を介し、印字ヘツド移動装置４
が駆動されて印字ヘツド２が右へ移動し、次の列
の印字に対し待期状態となる。次いで、CPU８
はメモリ回路１０から第１列目の文字パターン・
メモリの次の番地の内容を読み出して、前記第１
列目と同じ様な方法で第２列目を印字させる。以
下、１列づつ順次に前記動作が繰り返され、前記
第２図に示す如き５列よりなる１個の文字“０”
の印字が完了するまで継続する。

前記説明は、９ピンビツトのプリンタにより、
正ピツチのみにて印字する場合を示したものであ
るが、これに対し、正ピツチ間にも１ドツト、即
ちこれを半ピツチとして設けて印字させることに
より、斜線等が自然な形に印字され、見易い文字
を得るようにすることが出来る。この正ピツチ・
ドツトと半ピツチ・ドツトとの関係を示すと第３
図の如くなる。尚、この正ピツチ・ドツトと半ピ
ツチ・ドツトは、連続して印字することはできな
い。これ故、このドツト構成により、印字される
文字の構成ドツト数は縦９個、横９個または縦９
個、横17個等の組合せが最も妥当であるが、実際
に印字される文字の見かけ上の大きさは、それぞ
れ９×５または９×９ドツト・サイズとなる。前
者は英数字、後者は漢字文字向きである。然し
て、この様に構成された文字を第１列目から印字
するのであるが、１列分の構成素子９個を一挙に
印字すればよい。しかし、一般にデータ制御ライ
ンは８ビツトで構成される場合が多々あるので、
この方式に従うには、縦列９個のデータを１ワー
ドが８ビツトのメモリに収容すること、または文
字印字のプログラムがシンプルで短かいことが要
求される。

ここに、本発明は前記９×17ドツトにより文字
を構成し、データを８ビツトのメモリに収容して
なるドツトプリンタの印字制御方式を提供するも
のであり、以下その実施例を図面に基づいて説明
する。今、第４図に示す如く、文字パターンのデ
ータ（例えば、第６図ｂに示すような）を８ビツ
トの連続したメモリ区（例えば、第６図ａに示す
h′１，h′２………h′１８の記憶領域）に区切り、
それぞれのメモリ区に列順に順次記憶する。この
場合、各列のビツト数は９ビツトで構成されてい
るので、第９行のビツト情報は８ビツトのメモリ
区１，２………９および１１，１２………１７に
は記憶することができず、メモリ区１０および１
８にそれぞれ列順に１ビツトづつ順次記憶する。
従つて、第４図に示した黒領域では、第10列に相
当する半ピツチ・ドツトのドツト情報を記憶する
ことができないので、第10列のドツト情報を空白
（無ドツト）にする。例えば、この空白の列を印
字する文字の中央付近で、斜め方向への変化の最
も少ない所に設定するなら、この半ピツチ・ドツ
トの印刷が欠けたとしても印字された文字には不
自然さを生じさせることがない。このようにし
て、区切られた各メモリ区に番号順に、第５図に
示す如き配列でメモリ回路を構成しそれぞれ記憶
する。

次に、前記の如く分割された文字パタンから印
字する方法を、第４図および第５図に対応して、
第６図に示す如き実際の文字パタン、例えば
“金”という漢字文字を使用した場合について前
記第１図と共に説明する。入力装置９におけるキ
イボード等を操作し、例えば“金”という文字を
与えると、メモリ回路１０からは第６図ａに示す
如く、記憶されているパターン化した文字におけ
る先頭番地のデータ、即ち第１例目のデータh′₁
が読み出され、プリンタ制御回路７を介した後、
印字ピン駆動回路３の記憶回路に蓄えられる。次
いで、文字パターンの第10列目に相当するデータ
h′₁₀をCPU８内のレジスタに一時収容して、最左
端データ（Ａの表示部分に相当）を１個送り出
し、プリンタ制御回路７を介した後、印字ピン駆
動回路３の第９番目の記憶回路（SL９の位置に
相当）に蓄える。これにより、第１列目における
ドツトのデータh₁が第６図ｂに示す如く揃い、印
字命令によつて、印字ヘツド２におけるピンが駆
動されることにより、用紙６上には第１列目が第
６図Ｃに示す如く印字される。この第１列目の印
字が終了すると、印字ヘツド移動装置４により、
印字ヘツド２は１列分だけ右へ移動させられる。

次いで、メモリ回路１０から第２列目のデータ
h′₂が読み出され、印字ピン駆動回路３の記憶回
路に蓄えられる。また、CPU８内のレジスタを
１桁左シフトし、最左端データを１個送り出し、
印字ピン駆動回路３の第９番目の記憶回路（SL
９の位置に相当）に蓄える。この第２列目のデー
タh₂が揃うと、印年命令によつて印字ヘツド２に
おけるピンが駆動され、次の１列が印字されるこ
とになる。但し、この場合は半ピツチ・ドツトに
相当する部分のデータである。また、印字される
データが０であるため、実質的には印字されな
い。この第２列目の印字が終了すると、印字ヘツ
ド移動装置４により印字ヘツド２は再び右へ１列
分だけ移動し、以下同様の動作を行う。そして、
第４列目および第６列目において半ピツチ・ドツ
トに相当するデータが印字され、この各列の印字
を８回行うと、第８列目まで印字が進行すること
になる。

ここで、次にメモリ回路１０における第18列目
のデータh′₁₈を読み出して、CPU８内のレジスタ
に一時収容する。この後、第９列目のデータh′₉
を印字ピン駆動回路３へ送り出して記憶回路に蓄
え、またCPU８における最左端データ（Ｃの表
示部分に相当）を１個送り出し、印字ピン駆動回
路３の第９番目の記憶回路（SL９の位置に相
当）に蓄え、この第９列目のデータh₉が揃うと、
再び印字命令によつて、印字ヘツド２におけるピ
ンが駆動されることにより、第９列目を印字す
る。尚、第10列目は印字が無いため、印字ヘツド
２を１列分移動させるのみである。次いで、11列
目については、同様にメモリ回路１０から第11列
目のデータh′₁₁が読み出され、印字ピン駆動回路
３の記憶回路に蓄えられる一方、またCPU８内
のレジスタを１桁左シフトして最左端データを１
個送り出し、印字ピン駆動回路３の第９番目の記
憶回路（SL９の位置に相当）に蓄える。以下、
これ等の諸動作を第17列目まで繰り返すことによ
り、１つの文字の印字が終了する。この結果、用
紙６上には第６図Ｃにて示す如く、第４列目、第
６列目、第12列目および第14列目に半ピツチ・ド
ツト（黒色印にて示す）を有し、自然な字形にて
表示された“金”という漢字文字が印字されるこ
とになる。

本発明は以上にて述べた如く、８ビツト系の制
御回路を用いて９ピンドツトのプリンタを駆動す
るに際し、文字パターン記憶および印字制御を効
率的に行うと共にメモリ数を節約するため、半ピ
ツチ・ドツト列のうち印字文字に不自然さを感じ
させないような１列を抜いて、ドツト数が８の倍
数となるように分割し、メモリに収容するように
したことを特徴とするものである。これにより、
本発明においては８ビツト系の制御回路によつて
も、９ビツト系の制御回路を用いたと同等の効果
を以つて文字を印字することができ、且つ半ピツ
チ・ドツトを用いていることにより、斜線等が自
然な形にて印字された見易い文字として表示する
ことができると共に、更にこの半ピツチ・ドツト
の部分が抜けたとしても、印字された文字には何
らの不自然さも感じさせない高品質の文字を得る
ことができるものである。

尚、前記実施例においては、“金”という漢字
文字について述べたが、その他種々の漢字文字等
に関しても、同様に顕著な効果を奏することがで
きるものである。

【図面の簡単な説明】

第１図は本発明の実施例を説明するための印字
装置の構成を示すブロツク図、第２図は印字文字
を説明するため文字例を示す図、第３図は本発明
に係る正ピツチ・ドツトと半ピツチ・ドツトの関
係を説明するための図、第４図は前記第３図に基
づき文字パターンの分割状態を示す図、第５図は
前記第４図に基づきメモリに収容されている文字
パターンの配列状態を示す図、第６図ａは本発明
によりメモリ回路に収容されている文字パターン
“金”の配列状態を示す図、第６図ｂは前記第６
図ａのメモリ内容に基づき印字ヘツドの動作を
正、半ピツチ・ドツト構成の文字パターンにて示
す図、第６図Ｃは前記第６図ｂの印字ヘツド動作
に基づき印字された文字形（見かけ上の形）を示
す図である。図面中、１はプリンタ機構部、２は印字ヘツ
ド、３は印字ピン駆動回路、７はプリンタ制御回
路、８は中央処理装置（CPU）、９は入力装置で
ある。

Claims

【特許請求の範囲】

１縦９ビツトでなる文字パターンを複数の正ピ
ツチ・ドツトと、この正ピツチ・ドツト間にそれ
ぞれ半ピツチ・ドツトを挿設し、これら正ピツ
チ・ドツトおよび半ピツチ・ドツトを列順にドツ
ト情報として記憶回路に記憶するに、記憶回路に
８ビツト毎に８の倍数でなる複数のメモリ区を配
設し、前記ドツト情報の内第１乃至第８ドツトの
ドツト情報を対応するメモリ区に列順に記憶する
一方、前記半ピツチ・ドツトの任意の少なくとも
一列を空白（無ドツト）となし、この空白の列に
対応するメモリ区に前記正ピツチ・ドツトおよび
半ピツチ・ドツトの第９ドツトのドツト情報を列
順に１ビツトづつ記憶する第１記憶手段と、前記
第１記憶手段の空白の列に対応するメモリ区に記
憶されたビツト情報を読出し、レジスタに記憶す
るレジスタ手段と、前記第１記憶手段に記憶され
た正ピツチ・ドツトおよび半ピツチ・ドツトの第
１乃至第８ドツトメモリ区のドツト情報を列順に
読出す手段と、前記レジスタ手段に記憶された第
９ドツトのドツト情報を１ビツトづつ順次読出す
シフト手段と、前記読出す手段よりのドツト情報
とレジスタ手段よりのドツト情報とを記憶する第
２記憶回路と、この第２記憶回路よりのドツト情
報を印字する印字手段とで構成したことを特徴と
するドツト・プリンタの印字制御方式。