JPS6142156A - ガラス封止形半導体パツケ−ジ - Google Patents
ガラス封止形半導体パツケ−ジInfo
- Publication number
- JPS6142156A JPS6142156A JP16368484A JP16368484A JPS6142156A JP S6142156 A JPS6142156 A JP S6142156A JP 16368484 A JP16368484 A JP 16368484A JP 16368484 A JP16368484 A JP 16368484A JP S6142156 A JPS6142156 A JP S6142156A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- semiconductor
- lid
- base
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路素子を収納する半導体パフケー
ジに関し、特にガラス溶着によってパッケージの封止を
行なうガラス封止形半導体パフケージに関するものであ
る。
ジに関し、特にガラス溶着によってパッケージの封止を
行なうガラス封止形半導体パフケージに関するものであ
る。
従来、半導体素子、特に半導体集積回路素子を収納する
ためのパフケージはｊｌｌｌｌおよび９Ｊ２図に示すよ
うに、絶縁基体１と蓋体２とから成る絶縁容器３と、該
容器３内に収納される半導体素子４と外部回路（図示せ
ず）とを電気的に接続するための外部リード端子５とに
より構成されており、基体ｌおよび蓋体２の相対向する
主面にあらかじめ封止用のガラス層６ａ、６ｂを形成し
、該ガラス層６ａ、６ｂ間に外部リード端子５を挾持さ
せ、ガラス層６ａ、６ｂを溶融一体化させることによっ
て内部に半導体素子４を気密に封止している。この半導
体パフケージにおいては半導体素子４の気密封止を完全
に行うためにガラス１ｉ６ａ、５ｂが基体ｌ及び蓋体２
の相対向する主面のほぼ全面（半導体素子収納部を除く
）にわたって同一厚みに形成されており、該ガラスＪ！
ｉ６ａ、６ｂを加熱溶融させて絶縁容器３内の半導体素
子４を封止する場合、その溶融ガラスと金属とのぬれ性
が良いことから外部リード端子５をったって絶縁容器３
の外側に流出し、絶縁容器３の側端面部と外部リード端
子５との間でガラスの張り出し部（膨出部）７を形成す
る。そのため、この半導体パフケージでは気密封止完了
後、外部リード端子５と外部回路との接続のために外部
リード端子５を垂直に折り曲げると、その折り曲げ応力
が膨出部７に集中し、該膨出部７のガラスにクラック、
破損等を発生してしまうという欠点を有していた。また
、との膨出部７に発生したクラックは絶縁容器３中のガ
ラスにも拡散成長し、内部に収納した半導体素子４を完
全に気密に封止することができないという欠点も有して
いた。更に、絶縁容器３の側端面部に膨出部７が形成さ
れているため外部リード端子５を絶縁容器３の側端面部
に近接して折り曲げることができず、半導体装置のコン
パクト化が達成されないという欠点も有していた。
ためのパフケージはｊｌｌｌｌおよび９Ｊ２図に示すよ
うに、絶縁基体１と蓋体２とから成る絶縁容器３と、該
容器３内に収納される半導体素子４と外部回路（図示せ
ず）とを電気的に接続するための外部リード端子５とに
より構成されており、基体ｌおよび蓋体２の相対向する
主面にあらかじめ封止用のガラス層６ａ、６ｂを形成し
、該ガラス層６ａ、６ｂ間に外部リード端子５を挾持さ
せ、ガラス層６ａ、６ｂを溶融一体化させることによっ
て内部に半導体素子４を気密に封止している。この半導
体パフケージにおいては半導体素子４の気密封止を完全
に行うためにガラス１ｉ６ａ、５ｂが基体ｌ及び蓋体２
の相対向する主面のほぼ全面（半導体素子収納部を除く
）にわたって同一厚みに形成されており、該ガラスＪ！
ｉ６ａ、６ｂを加熱溶融させて絶縁容器３内の半導体素
子４を封止する場合、その溶融ガラスと金属とのぬれ性
が良いことから外部リード端子５をったって絶縁容器３
の外側に流出し、絶縁容器３の側端面部と外部リード端
子５との間でガラスの張り出し部（膨出部）７を形成す
る。そのため、この半導体パフケージでは気密封止完了
後、外部リード端子５と外部回路との接続のために外部
リード端子５を垂直に折り曲げると、その折り曲げ応力
が膨出部７に集中し、該膨出部７のガラスにクラック、
破損等を発生してしまうという欠点を有していた。また
、との膨出部７に発生したクラックは絶縁容器３中のガ
ラスにも拡散成長し、内部に収納した半導体素子４を完
全に気密に封止することができないという欠点も有して
いた。更に、絶縁容器３の側端面部に膨出部７が形成さ
れているため外部リード端子５を絶縁容器３の側端面部
に近接して折り曲げることができず、半導体装置のコン
パクト化が達成されないという欠点も有していた。
斯様な現状に鑑みて、本出願人は先に実開昭５８年第１
４０６４１号公報によって封止用ガラスによる膨出部の
発生を皆無とし、これに伴って内部に収納される半導体
素子の気密封止を維持するために膨出部のガラスのクラ
ック発生を防ぎ、且つ小型の半導体装置が得られる半導
体パッケージを提案した。即ち、第３図乃至第５図は実
開昭５８年第１４０６４１号公報に基づく図面であり、
絶縁基体８と蓋体９とから成る絶縁容器１０と、該容器
ｌｏ内に収納される半導体素子４と外部リード端子５と
により構成されており、前述の第１図及び第２図と同様
に封止用のガラス層１１ａ、ｔｘｂを形成し、ガラス層
１１ａ、ｔｘｂ間に外部リード端子５を挾持させ、ガラ
ス層１１ａ、ｌｌｂを溶融一体化させることによって内
部に半導体素子４を気密に封止している。
４０６４１号公報によって封止用ガラスによる膨出部の
発生を皆無とし、これに伴って内部に収納される半導体
素子の気密封止を維持するために膨出部のガラスのクラ
ック発生を防ぎ、且つ小型の半導体装置が得られる半導
体パッケージを提案した。即ち、第３図乃至第５図は実
開昭５８年第１４０６４１号公報に基づく図面であり、
絶縁基体８と蓋体９とから成る絶縁容器１０と、該容器
ｌｏ内に収納される半導体素子４と外部リード端子５と
により構成されており、前述の第１図及び第２図と同様
に封止用のガラス層１１ａ、ｔｘｂを形成し、ガラス層
１１ａ、ｔｘｂ間に外部リード端子５を挾持させ、ガラ
ス層１１ａ、ｌｌｂを溶融一体化させることによって内
部に半導体素子４を気密に封止している。
この半導体パッケージにおいては、外部リード端子５を
挾持する基体８及び蓋体９の相対向する主面のうち側端
面角部を欠除させることが特徴であり、第３図によれば
基体８及び蓋体９の相対向する主面のうち側端面角部を
すべて面取りして斜面部１２．１３を形成している。
挾持する基体８及び蓋体９の相対向する主面のうち側端
面角部を欠除させることが特徴であり、第３図によれば
基体８及び蓋体９の相対向する主面のうち側端面角部を
すべて面取りして斜面部１２．１３を形成している。
かかる半導体パッケージによれば、絶縁容器１゜を気密
封止するために外部リード端子５を基体８及び蓋体９で
挾持した場合、第４図に示すように基体８及び蓋体９と
外部リード端子５との間に、基体８及び蓋体９の側端面
より内側に空間Ａ（断面三角状）を形成することとなる
。これにより、基体８及び蓋体９と外部リード端子５間
に介在するガラス層ｉ１ａ 、 １１１）は加熱溶融さ
れても、その表面張力によって空間Ａ内に止まる作用を
受け、第５ＷＪに示す通り、絶縁容器ｌＯの側端面より
膨出することはない。
封止するために外部リード端子５を基体８及び蓋体９で
挾持した場合、第４図に示すように基体８及び蓋体９と
外部リード端子５との間に、基体８及び蓋体９の側端面
より内側に空間Ａ（断面三角状）を形成することとなる
。これにより、基体８及び蓋体９と外部リード端子５間
に介在するガラス層ｉ１ａ 、 １１１）は加熱溶融さ
れても、その表面張力によって空間Ａ内に止まる作用を
受け、第５ＷＪに示す通り、絶縁容器ｌＯの側端面より
膨出することはない。
従ってこの４導体パフケージは絶縁容器の側端面部と外
部リード端子との間に封止ガラスにょる膨出部を形成す
ることがないため封止完了後、外部リード端子を折り曲
げても該折り曲げ応力によって封止ガラスにクラックを
発生することはなく、内部に収納した半導体素子を完全
に気密に封止でき、また外部リード端子を絶縁容器の側
端面近傍で折り曲げることも可能であり半導体装置の小
型化が図れる。
部リード端子との間に封止ガラスにょる膨出部を形成す
ることがないため封止完了後、外部リード端子を折り曲
げても該折り曲げ応力によって封止ガラスにクラックを
発生することはなく、内部に収納した半導体素子を完全
に気密に封止でき、また外部リード端子を絶縁容器の側
端面近傍で折り曲げることも可能であり半導体装置の小
型化が図れる。
しかしながら、本発明者は上述に基いて前記側端面角部
を欠除したことによる利点を確認しながらも絶縁容器の
側端面より膨出しないようにするために必要な斜面部の
形状や大きさ等の条件については何ら設定してあらず、
次に述べる問題も含めて前記側端面角部を数値限定する
必要がある。
を欠除したことによる利点を確認しながらも絶縁容器の
側端面より膨出しないようにするために必要な斜面部の
形状や大きさ等の条件については何ら設定してあらず、
次に述べる問題も含めて前記側端面角部を数値限定する
必要がある。
更に、前記半導体パッケージによれば内部に収容した半
導体素子を十分に気密封止することができても、半導体
素子や半導体装置に要求される特性が非常に厳しくなる
ような過酷な条件においては半導体パッケージ自体の信
頼性が益々要求されてきてセリ、特に気密封止特性を一
層向上させることが′重要である。
導体素子を十分に気密封止することができても、半導体
素子や半導体装置に要求される特性が非常に厳しくなる
ような過酷な条件においては半導体パッケージ自体の信
頼性が益々要求されてきてセリ、特に気密封止特性を一
層向上させることが′重要である。
加えて、前記半導体パッケージにおいては基体と蓋体を
固着することができても、大量の半導体装置を高速且つ
効率的に生産するという高速自動化ラインによると半導
体装置のライン搬送中、しばしば、基体もしくは蓋体に
物理的衝撃が加わり、基体と蓋体がずれたり、剥れたり
することが発生し、製品歩留りを落としている。
固着することができても、大量の半導体装置を高速且つ
効率的に生産するという高速自動化ラインによると半導
体装置のライン搬送中、しばしば、基体もしくは蓋体に
物理的衝撃が加わり、基体と蓋体がずれたり、剥れたり
することが発生し、製品歩留りを落としている。
また、前述の半導体パッケージについて、基体や蓋体の
側端面部に斜面部を設けるため比較的量産ｌこ向く乾式
プレス成形を用いた場合、次に述べるような難点があり
、実用化に支障が出てくる。
側端面部に斜面部を設けるため比較的量産ｌこ向く乾式
プレス成形を用いた場合、次に述べるような難点があり
、実用化に支障が出てくる。
即ち、９Ｊ６図のプレス成型機によればセラミック基板
の所望の型１４を有する基台１５、並びに上下間のプレ
スを行なう上部パンチ１６及び下部パンチｌ７から構成
しており、 これらに囲続されたセラミック粉体１８を
乾式プレスして所望形状の基体や蓋体にする。そして基
体や蓋体多ζ斜面部を形成するには下部パンチ１７に斜
面部に対応する突出部１９を設けてプレスすることにな
るが、 このプレス圧は７〜８ｔｏｎ／Ｊにもなるため
突出部１９には矢印ａ方向にも力が加わる。ところが突
出部１９は先細りに厚みが非常に小さいため長期間この
プレス成型機を使用すると粉体１８を押し固める圧力に
負けて折れてしまうという問題が生じた。
の所望の型１４を有する基台１５、並びに上下間のプレ
スを行なう上部パンチ１６及び下部パンチｌ７から構成
しており、 これらに囲続されたセラミック粉体１８を
乾式プレスして所望形状の基体や蓋体にする。そして基
体や蓋体多ζ斜面部を形成するには下部パンチ１７に斜
面部に対応する突出部１９を設けてプレスすることにな
るが、 このプレス圧は７〜８ｔｏｎ／Ｊにもなるため
突出部１９には矢印ａ方向にも力が加わる。ところが突
出部１９は先細りに厚みが非常に小さいため長期間この
プレス成型機を使用すると粉体１８を押し固める圧力に
負けて折れてしまうという問題が生じた。
本発明は叙上に鑑み完成されたものであり、その目的は
封止用ガラスが絶縁容器の側端面より膨出せず、且つ小
型の半導体装置が得られる半導体／ｆ７ケージを提供す
ることにある。
封止用ガラスが絶縁容器の側端面より膨出せず、且つ小
型の半導体装置が得られる半導体／ｆ７ケージを提供す
ることにある。
本発明の他の目的は内部に収納した半導体素子の気密封
止を高めると共に基体と蓋体を一段と強く固着した高性
能且つ高信頼性の半導体パッケージを提供することにあ
る。
止を高めると共に基体と蓋体を一段と強く固着した高性
能且つ高信頼性の半導体パッケージを提供することにあ
る。
本発明の更に他の目的は上記の目的を達成した半導体パ
フケージを製作するについて、基体及び蓋体のプレス成
型を実用上可能とし、製造歩留りを向上せしめた半導体
パッケージを提供することにある。
フケージを製作するについて、基体及び蓋体のプレス成
型を実用上可能とし、製造歩留りを向上せしめた半導体
パッケージを提供することにある。
本発明は、絶縁基体と蓋体との間に外部リード端子を挾
持しガラス溶着によって内部に半導体素子を封止するが
ラス封止形半導体パッケージにおいて、基体及び蓋体の
相対向する主面のうち少なくとも一方の側端面角部に深
さを０．１１１１以上とし且つ奥行きを０．２ ｔｘｔ
以上となるように切り欠いて段部を形成したことを特徴
とするものである。
持しガラス溶着によって内部に半導体素子を封止するが
ラス封止形半導体パッケージにおいて、基体及び蓋体の
相対向する主面のうち少なくとも一方の側端面角部に深
さを０．１１１１以上とし且つ奥行きを０．２ ｔｘｔ
以上となるように切り欠いて段部を形成したことを特徴
とするものである。
以下、本発明を第７図乃至第１１図に基づいて詳細に説
明する。
明する。
尚、図中、先行技術と同一箇所には同一符号が付しであ
る。
る。
第７図乃至第９図は本発明のガラス封止形半導体パッケ
ージの一実施例を示し、２０はセラミック。
ージの一実施例を示し、２０はセラミック。
ガラス等の電気絶縁材料から成るパッケージ基体、２１
は同じく電気絶縁材料から成る蓋体である。
は同じく電気絶縁材料から成る蓋体である。
この基体２０と蓋体２１とにより絶縁容器２２が構成さ
れる。
れる。
前記基体２０及び蓋体２１にはそれぞれその中央部に半
導体素子を収納するための凹部が形成してあり、基体２
０の凹部底面には半導体素子４が樹脂、ガラス、ロウ材
等の接着材を介して取着固定される。
導体素子を収納するための凹部が形成してあり、基体２
０の凹部底面には半導体素子４が樹脂、ガラス、ロウ材
等の接着材を介して取着固定される。
前記基体２０及び蓋体２１にはその相対向する主面に封
止用のガラス１１２ａａ、２３″Ｄがそれぞれ形成され
てあり、ガラスＪｌ ２３ａ 、 ２３ｂを加熱溶融さ
せ一体化させることにより絶縁容器２２内の半導体素子
４を気密に封止する。前記ガラス層２３ａ 、 ２３ｂ
は例えば低融点のガラスから成り、ガラス粉末に適当な
溶剤を添加して得たガラスペーストを従来周知の厚膜手
法を採用することにより基体２０及び蓋体２１の相対向
する主面に形成される。
止用のガラス１１２ａａ、２３″Ｄがそれぞれ形成され
てあり、ガラスＪｌ ２３ａ 、 ２３ｂを加熱溶融さ
せ一体化させることにより絶縁容器２２内の半導体素子
４を気密に封止する。前記ガラス層２３ａ 、 ２３ｂ
は例えば低融点のガラスから成り、ガラス粉末に適当な
溶剤を添加して得たガラスペーストを従来周知の厚膜手
法を採用することにより基体２０及び蓋体２１の相対向
する主面に形成される。
また、前記基体２０と蓋体２１との間には導電性材料、
例えばアルミニウムＣＡＪ’）、銅（Ｃｕ）、コバール
（Ｆｅ −Ｎｉ −ｃｏ ）等の金属から成る外部リー
ド端子５が配されて怠り、外部リード端子５は半導体素
子４の各電極がワイヤ２４を介し電気的に接続され、外
部リード端子５を外部回路に接続することにより半導体
素子４が外部回路と接続されることになる。
例えばアルミニウムＣＡＪ’）、銅（Ｃｕ）、コバール
（Ｆｅ −Ｎｉ −ｃｏ ）等の金属から成る外部リー
ド端子５が配されて怠り、外部リード端子５は半導体素
子４の各電極がワイヤ２４を介し電気的に接続され、外
部リード端子５を外部回路に接続することにより半導体
素子４が外部回路と接続されることになる。
前記外部リード端子５は絶縁容器２２がガラス層２３ａ
、 ２３１）を溶融一体化させて気密封止する際に同時
に基体２０と蓋体２１の間に取着される。
、 ２３１）を溶融一体化させて気密封止する際に同時
に基体２０と蓋体２１の間に取着される。
かくして、この半導体パッケージによれば基体２０の凹
部底面に半導体素子４を取着固定するとともに半導体素
子４の各電極をワイヤ２４により外部リード端子５に接
続させた後、基体２０と蓋体２１にあらかじめ形成して
おいたガラス層２３ａ 、 ２３ｂを加熱溶融させ、一
体化させることによりその内部シこ半導体素子を気密に
封止する。
部底面に半導体素子４を取着固定するとともに半導体素
子４の各電極をワイヤ２４により外部リード端子５に接
続させた後、基体２０と蓋体２１にあらかじめ形成して
おいたガラス層２３ａ 、 ２３ｂを加熱溶融させ、一
体化させることによりその内部シこ半導体素子を気密に
封止する。
本発明ｌこおいては、外部リード端子５を挾持する基体
２０及び蓋体２１の相対向する主面のうち側端面角部に
所定の大きさの段部を形成することが重要である。
２０及び蓋体２１の相対向する主面のうち側端面角部に
所定の大きさの段部を形成することが重要である。
即ち、例えば第７図及び第８図に示す実施例では基体２
０及び蓋体２１の相対向する主面のうち側端面角部にテ
ーパＢを備えた段部２５を形成した。
０及び蓋体２１の相対向する主面のうち側端面角部にテ
ーパＢを備えた段部２５を形成した。
これにより、絶縁容器２２を気密封止するために外部リ
ード端子５を基体２ｏ及び蓋体２１に挾持した場合、９
Ｊ８Ｆｉ！Ｊに示すように基体２ｏ及び蓋体２１と外部
リード端子５との間に基体２ｏ及び蓋体２１の側端面よ
り内側に空間Ｃを形成することになる。
ード端子５を基体２ｏ及び蓋体２１に挾持した場合、９
Ｊ８Ｆｉ！Ｊに示すように基体２ｏ及び蓋体２１と外部
リード端子５との間に基体２ｏ及び蓋体２１の側端面よ
り内側に空間Ｃを形成することになる。
そして、この空間Ｃを形成するについては段部２５を所
定の大きさにする必要がある。例えば、基体２０及び蓋
体２１のそれぞれに右ける段部２５の拡大断面図を表わ
す第９図によれば、側端面角部に切り欠きの深さＤを０
．１ ｓｔ以上とし且つ切り欠きの奥行きＬを０２厘以
上となるように形成した場合、基体２０及び蓋体２１と
外部リード端子５間に介在するガラス層２３ａ、 ２
３ｂは加熱溶融されても、第１０図が示す通り、単に側
端面角部を面取りして斜面部を形成するよりもガラス層
が側端面より膨出することが全く無く、顕著に改善され
ることが判った。更に、後述の実施例が示す通り、内部
に収容した半導体素子の気密封止を顕著に高め且つ基体
２０と蓋体２１を一段と強く固着することができること
を確認した。
定の大きさにする必要がある。例えば、基体２０及び蓋
体２１のそれぞれに右ける段部２５の拡大断面図を表わ
す第９図によれば、側端面角部に切り欠きの深さＤを０
．１ ｓｔ以上とし且つ切り欠きの奥行きＬを０２厘以
上となるように形成した場合、基体２０及び蓋体２１と
外部リード端子５間に介在するガラス層２３ａ、 ２
３ｂは加熱溶融されても、第１０図が示す通り、単に側
端面角部を面取りして斜面部を形成するよりもガラス層
が側端面より膨出することが全く無く、顕著に改善され
ることが判った。更に、後述の実施例が示す通り、内部
に収容した半導体素子の気密封止を顕著に高め且つ基体
２０と蓋体２１を一段と強く固着することができること
を確認した。
また、本発明の半導体パッケージについて、基体２０や
蓋体２１の側端面部に段部を形成するため量産に向く乾
式プレス成形を行う場合、第１図のプレス・成型機によ
れば、セラミック基板の所望の型１４を有する基台１５
、並びに上下間のプレスを行う上部パンチ１６及び下部
バンチ１γから構成しており、これらに囲続したセラミ
ック粉体１８を乾式プレスして所望形状の基体や蓋体に
する。そして、基体２０や蓋体２１に段部を形成するた
めに下部バンチ１τに段部に対応する突出部１ｇを設け
てプレスする。このプレス圧は突出部１９′に対して矢
印ａ′方向にも７〜８ｊＯｎ／ｃｄの大きさで加わるが
、突出部１９′の厚みが比較的大きいためプレス圧に負
けることもなく破損が防止できる。
蓋体２１の側端面部に段部を形成するため量産に向く乾
式プレス成形を行う場合、第１図のプレス・成型機によ
れば、セラミック基板の所望の型１４を有する基台１５
、並びに上下間のプレスを行う上部パンチ１６及び下部
バンチ１γから構成しており、これらに囲続したセラミ
ック粉体１８を乾式プレスして所望形状の基体や蓋体に
する。そして、基体２０や蓋体２１に段部を形成するた
めに下部バンチ１τに段部に対応する突出部１ｇを設け
てプレスする。このプレス圧は突出部１９′に対して矢
印ａ′方向にも７〜８ｊＯｎ／ｃｄの大きさで加わるが
、突出部１９′の厚みが比較的大きいためプレス圧に負
けることもなく破損が防止できる。
また第１２図乃至第１４図は本発明の実施例に用いる基
体や蓋体において、側端面角部に切り欠きの深さＤ６及
び切り欠きの奥行きＬの段部を形成するに際して変形態
様を示している。これらの段部形状においても、封止ガ
ラスの溶融に伴う膨出が有効に防止できることは勿論の
事、前述の実施例と同様に基体と蓋体のそれぞれの段部
に介在される封止用ガラス量を多くすることができ、そ
の結果、内部に収容した半導体素子の気密封止を顕著に
高め且つ基体と蓋体を一段と強く固着することができる
。
体や蓋体において、側端面角部に切り欠きの深さＤ６及
び切り欠きの奥行きＬの段部を形成するに際して変形態
様を示している。これらの段部形状においても、封止ガ
ラスの溶融に伴う膨出が有効に防止できることは勿論の
事、前述の実施例と同様に基体と蓋体のそれぞれの段部
に介在される封止用ガラス量を多くすることができ、そ
の結果、内部に収容した半導体素子の気密封止を顕著に
高め且つ基体と蓋体を一段と強く固着することができる
。
更にまた、第１５図に示すように基体や蓋体のそれぞれ
に形成した段部の大きさを変えても何ら差支えない。
に形成した段部の大きさを変えても何ら差支えない。
本発明によれば、最適態様として基体及び蓋体の両方に
段部を成す側端面角部を形成したが、後述の実施例が示
す通り、基体と蓋体のいずれか一方だけに段部を成す側
端面角部を形成してもよい。
段部を成す側端面角部を形成したが、後述の実施例が示
す通り、基体と蓋体のいずれか一方だけに段部を成す側
端面角部を形成してもよい。
この片側段部についてもＤ≧Ｑ、Ｉ麿、Ｌ≧０．２ ｍ
の設定条件を満たすことにより、内部に収容した半導体
素子の気密封止を顕著に高め且つ基体と蓋体を一段と強
く固着することができた。
の設定条件を満たすことにより、内部に収容した半導体
素子の気密封止を顕著に高め且つ基体と蓋体を一段と強
く固着することができた。
次に本発明の実施例を述べる。
プレス成型機を用いて３６．８ Ｘ １４．７ Ｘ Ｌ
９ ｍの基体２０と３６．８ Ｘ １４．７ Ｘ Ｌ３
ａの蓋体２１を製作すルニ際して第９図に示す如（テ
ーパ面Ｂが約４５″となるようにして段部を形成した。
９ ｍの基体２０と３６．８ Ｘ １４．７ Ｘ Ｌ３
ａの蓋体２１を製作すルニ際して第９図に示す如（テ
ーパ面Ｂが約４５″となるようにして段部を形成した。
そして、基体加及び蓋体２１の相対向する主面にガラス
層２３ａ、 ２３ｂを厚膜手法により約３０〜４０μｍ
の厚みで塗布し、次いで基体２０と蓋体２１の間に外部
リード端子５を介し、この外部リード端子５をガラス層
２３ａ。
層２３ａ、 ２３ｂを厚膜手法により約３０〜４０μｍ
の厚みで塗布し、次いで基体２０と蓋体２１の間に外部
リード端子５を介し、この外部リード端子５をガラス層
２３ａ。
２３１）で溶融一体化させて外部リード端子５を基体２
０と蓋体２１の間に取着する。
０と蓋体２１の間に取着する。
かくして、第１表に示す通り基体２０及び蓋体２工のそ
れぞれに出来た大きさの違う段部をもつ半導体パフケー
ジについて気密封止テスト及び基体と蓋体の固着強度テ
スト、並びにガラスはみ出し量の測定を行った。
れぞれに出来た大きさの違う段部をもつ半導体パフケー
ジについて気密封止テスト及び基体と蓋体の固着強度テ
スト、並びにガラスはみ出し量の測定を行った。
気密封止テストはＭＩＬ −ＳＴＤ −８８３−ＭＥＴ
ＨＯＤ１０１４によるＨｅリーク試験を行った。、即ち
、同一条件により製作した６０個の半導体パッケージに
ついて０ 、１００℃のヒートサイクルを１５回以上繰
り返し、その後８気圧のＨｅガス雰囲気に３０分以上置
き、次いで真空雰囲気に置いてＨｅ原子の数を測定した
。 Ｈｅ原子の実測リーク率が５Ｘ１０ｃＯ／ＳθＣ以
上を不合格として合格率を求めた。
ＨＯＤ１０１４によるＨｅリーク試験を行った。、即ち
、同一条件により製作した６０個の半導体パッケージに
ついて０ 、１００℃のヒートサイクルを１５回以上繰
り返し、その後８気圧のＨｅガス雰囲気に３０分以上置
き、次いで真空雰囲気に置いてＨｅ原子の数を測定した
。 Ｈｅ原子の実測リーク率が５Ｘ１０ｃＯ／ＳθＣ以
上を不合格として合格率を求めた。
基体と蓋体の固着強度テストはＭＩＬ −ＳＴＤ −９
８３Ｂ −ＭＥＴＥ！ＯＤ ２０２４．２によるトルク
強度テストを行い、またガラスはみ出し量の測定は５０
倍の双限顕微鏡により半導体パフケージの側端面よりは
み出した最大の長さを測った。尚、このテスト及び測定
はいずれも同一条件により製作した２０個の半導体パッ
ケージについて平均値を求めた。
８３Ｂ −ＭＥＴＥ！ＯＤ ２０２４．２によるトルク
強度テストを行い、またガラスはみ出し量の測定は５０
倍の双限顕微鏡により半導体パフケージの側端面よりは
み出した最大の長さを測った。尚、このテスト及び測定
はいずれも同一条件により製作した２０個の半導体パッ
ケージについて平均値を求めた。
第１表から明らかな通り、試料番号５乃至１１１ｃつい
ては基体及び蓋体の両方に本発明に示した段部を形成し
たため、気密封止特性及び基体と蓋体との固着強度に顕
著な向上が認められ、更にガラス層が半導体パッケージ
の側端面より膨出することは全くなかった。
ては基体及び蓋体の両方に本発明に示した段部を形成し
たため、気密封止特性及び基体と蓋体との固着強度に顕
著な向上が認められ、更にガラス層が半導体パッケージ
の側端面より膨出することは全くなかった。
試料番号１２乃至１４についても気密封止特性及び固着
強度に優れた値を得ることができたが、主としてリード
端子と蓋体の間にあるガラスが半導体パッケージの側端
面よりはみ出しているのが認められた。
強度に優れた値を得ることができたが、主としてリード
端子と蓋体の間にあるガラスが半導体パッケージの側端
面よりはみ出しているのが認められた。
試料番号１乃至４についてはいずれのテスト及び測定も
満足のいく値が得られなかった。
満足のいく値が得られなかった。
以上の通り、本発明の半導体パッケージによれば基体及
び蓋体の相対向する主面のうち側端面角部を所定の大き
さの段部となるように切り欠くことが重要であり、これ
によりガラスのはみ出しがなく、気密封止特性及び固着
強度に優れた高性能且つ高信頼のガラス封止形半導体パ
フケージが提供される。
び蓋体の相対向する主面のうち側端面角部を所定の大き
さの段部となるように切り欠くことが重要であり、これ
によりガラスのはみ出しがなく、気密封止特性及び固着
強度に優れた高性能且つ高信頼のガラス封止形半導体パ
フケージが提供される。
更に、本発明の半導体パッケージを乾式プレスとて製作
するに際して長期間に亘って安定したプレス成型を可能
とし、製造歩留りを向上せしめたガラス封止形半導体パ
ッケージが提供される。
するに際して長期間に亘って安定したプレス成型を可能
とし、製造歩留りを向上せしめたガラス封止形半導体パ
ッケージが提供される。
第１図は従来の半導体パッケージの一興体例を示す分解
斜視図、第２図は第１図の半導体パッケージを用いた半
導体装置を示す断面図、第３図は先に提案された半導体
パッケージの一興体例を示す分解斜視図、第４図は第３
図に示したガラス封止形半導体パッケージにおける封止
前の状態を示す一部拡大図、第５図は第３図に示したガ
ラス封止形半導体パッケージを用いた半導体装置を示す
断面図、９Ｊ６図は第３図に示したガラス封止形半導体
パッケージの基体及び蓋体を製作するプレス成型機の主
要断面図、第７図は本発明の半導体パッケージの実施例
を示す分解斜視図、第８図は第７図に示すガラス封止形
半導体パッケージにおける封止前の状態を示す一部拡大
図、第９図は第７図に示すがラス封止形半導体パッケー
ジにおける基体及び蓋体の段部の大きさを示す一部拡大
図、第１０図は第７図に示したガラス封止形半導体パフ
ケージを用いた半導体装置を示す断面図、第１１図は第
７図に示したガラス封止形半導体パッケージの基体及び
蓋体を製作するプレス成型機の主要断面図、第１２図乃
至第１５図は本発明の半導体パフケージにおける基体及
び蓋体の段部の変形例を示す一部拡大部である。 Ｄ・・・切り欠きの深さ、Ｌ・・・切り欠きの奥行き、
１．８．２０・・・基体、２，９．２１−・・蓋体、３
，１０．２２・・・絶縁容器、４・・・半導体素子、５
・・・外部リード端子、６ａ、 ６ｂ、 ｌｌａ、 ｆ
ｌｂ、 ２３ａ、 ２３ｂ・−・ガラス層、Ａ、Ｃ・・
・空ぼ、Ｂ・・・テーパ、１９ 、１９’・・・突出部
斜視図、第２図は第１図の半導体パッケージを用いた半
導体装置を示す断面図、第３図は先に提案された半導体
パッケージの一興体例を示す分解斜視図、第４図は第３
図に示したガラス封止形半導体パッケージにおける封止
前の状態を示す一部拡大図、第５図は第３図に示したガ
ラス封止形半導体パッケージを用いた半導体装置を示す
断面図、９Ｊ６図は第３図に示したガラス封止形半導体
パッケージの基体及び蓋体を製作するプレス成型機の主
要断面図、第７図は本発明の半導体パッケージの実施例
を示す分解斜視図、第８図は第７図に示すガラス封止形
半導体パッケージにおける封止前の状態を示す一部拡大
図、第９図は第７図に示すがラス封止形半導体パッケー
ジにおける基体及び蓋体の段部の大きさを示す一部拡大
図、第１０図は第７図に示したガラス封止形半導体パフ
ケージを用いた半導体装置を示す断面図、第１１図は第
７図に示したガラス封止形半導体パッケージの基体及び
蓋体を製作するプレス成型機の主要断面図、第１２図乃
至第１５図は本発明の半導体パフケージにおける基体及
び蓋体の段部の変形例を示す一部拡大部である。 Ｄ・・・切り欠きの深さ、Ｌ・・・切り欠きの奥行き、
１．８．２０・・・基体、２，９．２１−・・蓋体、３
，１０．２２・・・絶縁容器、４・・・半導体素子、５
・・・外部リード端子、６ａ、 ６ｂ、 ｌｌａ、 ｆ
ｌｂ、 ２３ａ、 ２３ｂ・−・ガラス層、Ａ、Ｃ・・
・空ぼ、Ｂ・・・テーパ、１９ 、１９’・・・突出部
Claims (1)
- 絶縁基体と蓋体との間に外部リード端子を挾持しガラ
ス溶着によつて内部に半導体素子を封止するガラス封止
形半導体パッケージにおいて、前記基体及び蓋体の相対
向する主面のうち少なくとも一方の側端面角部に深さ（
Ｄ）を０．１ｍｍ以上とし且つ奥行き（Ｌ）を０．２ｍ
ｍ以上となるように切り欠いて段部を形成したことを特
徴とするガラス封止形半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16368484A JPS6142156A (ja) | 1984-08-02 | 1984-08-02 | ガラス封止形半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16368484A JPS6142156A (ja) | 1984-08-02 | 1984-08-02 | ガラス封止形半導体パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142156A true JPS6142156A (ja) | 1986-02-28 |
Family
ID=15778631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16368484A Pending JPS6142156A (ja) | 1984-08-02 | 1984-08-02 | ガラス封止形半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142156A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62244152A (ja) * | 1986-04-16 | 1987-10-24 | Narumi China Corp | 半導体パッケージ用セラミック基板 |
| US4796083A (en) * | 1987-07-02 | 1989-01-03 | Olin Corporation | Semiconductor casing |
| US5214246A (en) * | 1989-06-23 | 1993-05-25 | Egide S.A. | Grooved package for hybrid components |
-
1984
- 1984-08-02 JP JP16368484A patent/JPS6142156A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62244152A (ja) * | 1986-04-16 | 1987-10-24 | Narumi China Corp | 半導体パッケージ用セラミック基板 |
| US4796083A (en) * | 1987-07-02 | 1989-01-03 | Olin Corporation | Semiconductor casing |
| US5214246A (en) * | 1989-06-23 | 1993-05-25 | Egide S.A. | Grooved package for hybrid components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPS6142156A (ja) | ガラス封止形半導体パツケ−ジ | |
| JPH04246813A (ja) | ヒューズ入り固体電解コンデンサ | |
| US3535099A (en) | Method of forming a hermetic enclosure for electronic devices | |
| JP3968782B2 (ja) | 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイスおよび圧電振動デバイスの製造方法 | |
| JPH0756862B2 (ja) | 電気二重層コンデンサ | |
| JP2570131B2 (ja) | ヒューズ内蔵型双極性固体電解コンデンサ | |
| GB2154058A (en) | Piezoelectric resonator | |
| JP2873130B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2818506B2 (ja) | 電子部品収納用パッケージの製造方法 | |
| JP2846845B2 (ja) | パッケージ型アレイ固体電解コンデンサの構造 | |
| JP2507783Y2 (ja) | 気密端子 | |
| JP2842716B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691306B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0645470A (ja) | 半導体素子収納用パッケージ | |
| CN115581016A (zh) | 一种内置金属环的封装封盖及其应用和制备 | |
| JP2919310B2 (ja) | ヒューズ機構内蔵の固体電解コンデンサ及びその製造方法 | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552419Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2515817Y2 (ja) | 気密端子 | |
| JPS624857B2 (ja) | ||
| JP2828283B2 (ja) | 半導体容器及びその製造方法 | |
| JPH04119965U (ja) | 気密端子 | |
| JPH04120239U (ja) | 半導体素子収納用パツケージ |