JPH0645470A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0645470A JPH0645470A JP4193618A JP19361892A JPH0645470A JP H0645470 A JPH0645470 A JP H0645470A JP 4193618 A JP4193618 A JP 4193618A JP 19361892 A JP19361892 A JP 19361892A JP H0645470 A JPH0645470 A JP H0645470A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- semiconductor element
- package
- semiconductor chip
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】絶縁基体と蓋体とから成る容器内部の気密封止
を完全とし、内部に収容する半導体素子を長期間にわた
り正常、且つ安定に作動させることができる半導体素子
収納用パッケージを提供することにある。 【構成】絶縁基体１と蓋体２とから成り、内部に半導体
素子３を収容するための空所を有する半導体素子収納用
パッケージであって、前記蓋体２はその厚みが0.4mm 以
下で、且つ半導体素子３を収容する空所に対接する面に
突起２ａが形成されている。
を完全とし、内部に収容する半導体素子を長期間にわた
り正常、且つ安定に作動させることができる半導体素子
収納用パッケージを提供することにある。 【構成】絶縁基体１と蓋体２とから成り、内部に半導体
素子３を収容するための空所を有する半導体素子収納用
パッケージであって、前記蓋体２はその厚みが0.4mm 以
下で、且つ半導体素子３を収容する空所に対接する面に
突起２ａが形成されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、LSI(大規模集積回路素子) 等の半
導体素子を収容するためのパッケージ、例えばガラス封
止型の半導体素子収納用パッケージは図2 に示すように
通常、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、窒化珪素質焼結体等の電気
絶縁材料から成り、中央部に半導体素子23を載置収容す
るための凹部21a を有し、上面に封止用のガラス層24が
被着された絶縁基体21と、同じく電気絶縁材料から成
り、中央部に半導体素子23を収容する空所を形成するた
めの凹部を有し、下面に封止用のガラス層25が被着され
た蓋体22と、内部に収容する半導体素子23を外部の電気
回路に電気的に接続するための外部リード端子26とによ
り構成されており、絶縁基体21の上面に外部リード端子
26を載置させるとともに予め被着させておいた封止用の
ガラス層24を溶融させることによって外部リード端子26
を絶縁基体21上に仮止めし、次に前記絶縁基体21の凹部
21a 底面に半導体素子23を取着するとともに該半導体素
子23の各電極をボンディングワイヤ27を介して外部リー
ド端子26に接続し、しかる後、絶縁基体21と蓋体22とを
その相対向する主面に被着させておいた各々の封止用の
ガラス層24、25を約４００℃の温度で溶融一体化させ、
絶縁基体２１と蓋体22とから成る容器を気密に封止する
ことによって製品としての半導体装置となる。
導体素子を収容するためのパッケージ、例えばガラス封
止型の半導体素子収納用パッケージは図2 に示すように
通常、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、窒化珪素質焼結体等の電気
絶縁材料から成り、中央部に半導体素子23を載置収容す
るための凹部21a を有し、上面に封止用のガラス層24が
被着された絶縁基体21と、同じく電気絶縁材料から成
り、中央部に半導体素子23を収容する空所を形成するた
めの凹部を有し、下面に封止用のガラス層25が被着され
た蓋体22と、内部に収容する半導体素子23を外部の電気
回路に電気的に接続するための外部リード端子26とによ
り構成されており、絶縁基体21の上面に外部リード端子
26を載置させるとともに予め被着させておいた封止用の
ガラス層24を溶融させることによって外部リード端子26
を絶縁基体21上に仮止めし、次に前記絶縁基体21の凹部
21a 底面に半導体素子23を取着するとともに該半導体素
子23の各電極をボンディングワイヤ27を介して外部リー
ド端子26に接続し、しかる後、絶縁基体21と蓋体22とを
その相対向する主面に被着させておいた各々の封止用の
ガラス層24、25を約４００℃の温度で溶融一体化させ、
絶縁基体２１と蓋体22とから成る容器を気密に封止する
ことによって製品としての半導体装置となる。
【０００３】尚、前記絶縁基体21及び蓋体22は、例えば
酸化アルミニウム質焼結体から成る場合、一般にアルミ
ナ(Al 2 O 3 ) 、シリカ(SiO2 ) 等に適当な有機溶剤、
溶媒を添加混合して得た原料粉末を所定形状のプレス金
型内に充填するとともに一定圧力で押圧して成形し、し
かる後、前記成形品を約1500℃の温度で焼成することに
よって製作されている。
酸化アルミニウム質焼結体から成る場合、一般にアルミ
ナ(Al 2 O 3 ) 、シリカ(SiO2 ) 等に適当な有機溶剤、
溶媒を添加混合して得た原料粉末を所定形状のプレス金
型内に充填するとともに一定圧力で押圧して成形し、し
かる後、前記成形品を約1500℃の温度で焼成することに
よって製作されている。
【０００４】
【発明が解決しようとする課題】しかしながら、近時、
ＩＣカード等、情報処理装置は薄型化が急激に進み、該
情報処理装置に搭載される半導体装置もその厚みを薄く
したものが要求されるようになり、同時に半導体装置を
構成する半導体素子収納用パッケージも蓋体の厚みを0.
4mm 以下としてパッケージ全体の厚みを薄型化すること
が要求されるようになってきた。
ＩＣカード等、情報処理装置は薄型化が急激に進み、該
情報処理装置に搭載される半導体装置もその厚みを薄く
したものが要求されるようになり、同時に半導体装置を
構成する半導体素子収納用パッケージも蓋体の厚みを0.
4mm 以下としてパッケージ全体の厚みを薄型化すること
が要求されるようになってきた。
【０００５】そこで上述した従来の半導体素子収納用パ
ッケージの蓋体の厚みを0.4mm 以下とし、パッケージ全
体の厚みを薄くした場合、パッケージの蓋体は酸化アル
ミニウム質焼結体等の電気絶縁材料より成り、該酸化ア
ルミニウム質焼結体等は脆弱で機械的強度が弱いことか
ら絶縁基体と蓋体とから成る容器内部に半導体素子を気
密に収容した後、蓋体に外力が印加されると該外力によ
って蓋体が容器内部側に撓んで破損し、その結果、容器
内部の気密封止が破れ、内部に収容する半導体素子を長
期間にわたり正常、且つ安定に作動させることができな
いという欠点を招来した。
ッケージの蓋体の厚みを0.4mm 以下とし、パッケージ全
体の厚みを薄くした場合、パッケージの蓋体は酸化アル
ミニウム質焼結体等の電気絶縁材料より成り、該酸化ア
ルミニウム質焼結体等は脆弱で機械的強度が弱いことか
ら絶縁基体と蓋体とから成る容器内部に半導体素子を気
密に収容した後、蓋体に外力が印加されると該外力によ
って蓋体が容器内部側に撓んで破損し、その結果、容器
内部の気密封止が破れ、内部に収容する半導体素子を長
期間にわたり正常、且つ安定に作動させることができな
いという欠点を招来した。
【０００６】また同時に蓋体に外力が印加され、蓋体が
容器内部側に撓んだ場合、蓋体が絶縁基体と蓋体とを接
合させている封止用ガラス層を引っ張って割れやクラッ
クを発生させ、その結果、これによっても容器内部の気
密封止が破れ、内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させることができないという
欠点を有していた。
容器内部側に撓んだ場合、蓋体が絶縁基体と蓋体とを接
合させている封止用ガラス層を引っ張って割れやクラッ
クを発生させ、その結果、これによっても容器内部の気
密封止が破れ、内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させることができないという
欠点を有していた。
【０００７】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体と蓋体とから成る容器内部の気
密封止を完全とし、内部に収容する半導体素子を長期間
にわたり正常、且つ安定に作動させることができる半導
体素子収納用パッケージを提供することにある。
で、その目的は絶縁基体と蓋体とから成る容器内部の気
密封止を完全とし、内部に収容する半導体素子を長期間
にわたり正常、且つ安定に作動させることができる半導
体素子収納用パッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明は絶縁基体と蓋体
とから成り、内部に半導体素子を収容するための空所を
有する半導体素子収納用パッケージであって、前記蓋体
はその厚みが0.4mm 以下で、且つ半導体素子を収容する
空所に対接する面に突起が形成されていることを特徴と
するものである。
とから成り、内部に半導体素子を収容するための空所を
有する半導体素子収納用パッケージであって、前記蓋体
はその厚みが0.4mm 以下で、且つ半導体素子を収容する
空所に対接する面に突起が形成されていることを特徴と
するものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれ
ば、半導体素子を収容するための容器を構成する蓋体の
半導体素子を収容する空所に対接する面に突起を設けた
ことから蓋体の厚みが0.4mm 以下と薄くなったとしても
外力印加によって大きく撓むことはなく、該撓みに起因
して破損することは皆無となる。
ば、半導体素子を収容するための容器を構成する蓋体の
半導体素子を収容する空所に対接する面に突起を設けた
ことから蓋体の厚みが0.4mm 以下と薄くなったとしても
外力印加によって大きく撓むことはなく、該撓みに起因
して破損することは皆無となる。
【００１０】また蓋体の大きな撓みがなくなることから
絶縁基体と蓋体とを接合させる封止用ガラス層に割れや
クラック等が発生することもなくなり、その結果、絶縁
基体と蓋体とから成る容器内部の気密封止を完全とし内
部に収容する半導体素子を長期間にわたり正常且つ安定
に作動させることが可能となる。
絶縁基体と蓋体とを接合させる封止用ガラス層に割れや
クラック等が発生することもなくなり、その結果、絶縁
基体と蓋体とから成る容器内部の気密封止を完全とし内
部に収容する半導体素子を長期間にわたり正常且つ安定
に作動させることが可能となる。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで半導体素子3 を収容するための容器
4 が構成される。
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで半導体素子3 を収容するための容器
4 が構成される。
【００１２】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その上面略
中央部に半導体素子3 を収容するための凹部1aが設けて
あり、該凹部1a底面には半導体素子3 がガラス、樹脂、
ロウ材等の接着材を介して取着固定される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その上面略
中央部に半導体素子3 を収容するための凹部1aが設けて
あり、該凹部1a底面には半導体素子3 がガラス、樹脂、
ロウ材等の接着材を介して取着固定される。
【００１３】前記絶縁基体1 は例えば酸化アルミニウム
質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリカ
(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等に適当
な有機溶剤、溶媒を添加混合してセラミック原料粉末を
調整するとともに該セラミック原料粉末を従来周知のプ
レス成形法によって成形し、しかる後、前記成形体を約
1500℃の温度で焼成することによって製作される。
質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリカ
(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等に適当
な有機溶剤、溶媒を添加混合してセラミック原料粉末を
調整するとともに該セラミック原料粉末を従来周知のプ
レス成形法によって成形し、しかる後、前記成形体を約
1500℃の温度で焼成することによって製作される。
【００１４】また前記絶縁基体1 はその上面に金属材料
から成る外部リード端子5 が封止用のガラス層6 を介し
て仮止めされており、該外部リード端子5 は内部に収容
する半導体素子3 を外部電気回路に接続する作用を為
し、その一端には半導体素子3の各電極がボンディング
イヤ7 を介して接続され、また他端は外部電気回路に半
田等のロウ材を介して接続される。
から成る外部リード端子5 が封止用のガラス層6 を介し
て仮止めされており、該外部リード端子5 は内部に収容
する半導体素子3 を外部電気回路に接続する作用を為
し、その一端には半導体素子3の各電極がボンディング
イヤ7 を介して接続され、また他端は外部電気回路に半
田等のロウ材を介して接続される。
【００１５】前記外部リード端子5 はコバール金属(Fe-
Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属材料から
成り、該コバール金属等のインゴット( 塊) を従来周知
の圧延加工法や打ち抜き加工法等を採用することによっ
て所定の板状に形成される。
Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属材料から
成り、該コバール金属等のインゴット( 塊) を従来周知
の圧延加工法や打ち抜き加工法等を採用することによっ
て所定の板状に形成される。
【００１６】尚、前記外部リード端子5 はその表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により1.0 乃至20.0μm の厚みに層着さ
せておくと、外部リード端子5 の酸化腐食を有効に防止
するとともに外部リード端子5 とボンディングワイヤ7
及び外部電気回路との電気的接続を良好となすことがで
きる。従って、前記外部リード端子5 はその表面にニッ
ケル、金等をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により1.0 乃至20.0μm の厚みに層着さ
せておくと、外部リード端子5 の酸化腐食を有効に防止
するとともに外部リード端子5 とボンディングワイヤ7
及び外部電気回路との電気的接続を良好となすことがで
きる。従って、前記外部リード端子5 はその表面にニッ
ケル、金等をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
【００１７】また前記外部リード端子5 が仮止めされた
絶縁基体1 の上面には蓋体2 が該蓋体2 の下面に被着さ
せた封止用のガラス層8 と絶縁基体1 の上面に被着させ
たガラス層6 とを溶融一体化させることによって接合さ
れ、これによって絶縁基体1と蓋体2 とから成る容器4
内部に半導体素子3 が気密に封止される。
絶縁基体1 の上面には蓋体2 が該蓋体2 の下面に被着さ
せた封止用のガラス層8 と絶縁基体1 の上面に被着させ
たガラス層6 とを溶融一体化させることによって接合さ
れ、これによって絶縁基体1と蓋体2 とから成る容器4
内部に半導体素子3 が気密に封止される。
【００１８】前記蓋体2 は酸化アルミニウム質焼結体、
ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪
素質焼結体等の電気絶縁材料から成り、例えば酸化アル
ミニウム質焼結体から成る場合には絶縁基体1 と同様の
方法、即ち、アルミナ、シリカ、カルシア、マグネシア
等に適当な有機溶剤、溶媒を添加混合してセラミック原
料粉末を調整するとともに該セラミック原料粉末を従来
周知のプレス成形法によって成形し、しかる後、これを
約1500℃の温度で焼成することによって製作される。
ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪
素質焼結体等の電気絶縁材料から成り、例えば酸化アル
ミニウム質焼結体から成る場合には絶縁基体1 と同様の
方法、即ち、アルミナ、シリカ、カルシア、マグネシア
等に適当な有機溶剤、溶媒を添加混合してセラミック原
料粉末を調整するとともに該セラミック原料粉末を従来
周知のプレス成形法によって成形し、しかる後、これを
約1500℃の温度で焼成することによって製作される。
【００１９】また前記蓋体2 は半導体素子を収容する空
所に対接する面に突起2aが形成されている。
所に対接する面に突起2aが形成されている。
【００２０】前記突起2aは蓋体2 が0.4mm 以下と薄く成
り、外力印加によって撓もうとするのを阻止する補強部
材として作用し、これによって絶縁基体1 と蓋体2 とか
ら成る容器内部に半導体素子3 を気密に収容した後、蓋
体2 に外力が印加されたとしても蓋体2 が容器内部側に
撓んで破損することは皆無となり、その結果、容器内部
の気密封止を完全として、内部に収容する半導体素子3
を長期間にわたり正常、且つ安定に作動させることがで
きる。
り、外力印加によって撓もうとするのを阻止する補強部
材として作用し、これによって絶縁基体1 と蓋体2 とか
ら成る容器内部に半導体素子3 を気密に収容した後、蓋
体2 に外力が印加されたとしても蓋体2 が容器内部側に
撓んで破損することは皆無となり、その結果、容器内部
の気密封止を完全として、内部に収容する半導体素子3
を長期間にわたり正常、且つ安定に作動させることがで
きる。
【００２１】更に前記蓋体2 は突起2aによって撓むこと
が殆どないことから蓋体2 の撓みに起因して発生する封
止用ガラス層6 、8 の破損も殆どなく、これによっても
半導体素子を収容する容器の気密封止を完全となすこと
ができる。
が殆どないことから蓋体2 の撓みに起因して発生する封
止用ガラス層6 、8 の破損も殆どなく、これによっても
半導体素子を収容する容器の気密封止を完全となすこと
ができる。
【００２２】尚、前記蓋体2 に設ける突起2aはその面積
が0.01mm2 未満であり、且つ高さが0.05mm未満であると
蓋体2 の撓みを有効に阻止するのが困難となるため面積
は0.01mm2 以上に、高さは0.05mm以上にするのが好まし
い。また突起2aは蓋体2 の中央部に正方形状、長方形
状、十字形状に設けておくと蓋体2 の撓みを極めて有効
に阻止することができる。
が0.01mm2 未満であり、且つ高さが0.05mm未満であると
蓋体2 の撓みを有効に阻止するのが困難となるため面積
は0.01mm2 以上に、高さは0.05mm以上にするのが好まし
い。また突起2aは蓋体2 の中央部に正方形状、長方形
状、十字形状に設けておくと蓋体2 の撓みを極めて有効
に阻止することができる。
【００２３】また一方、前記絶縁基体1 の上面に被着さ
せた封止用のガラス層6 及び蓋体2の下面に被着させた
ガラス層8 はそれぞれ絶縁基体1 及び蓋体2 が酸化アル
ミニウム質焼結体から成る場合には酸化鉛50.0乃至60.0
重量％、酸化珪素1.0 乃至5.0 重量％、酸化ホウ素3.0
乃至13.0重量％、酸化ビスマス3.0 乃至13.0重量％に、
フィラーとしてのコージライトを10.0乃至20.0重量％、
チタン酸錫系化合物を10.0乃至20.0重量％含有させたガ
ラスが好適に使用され、両ガラス層6 、8 を加熱溶融さ
せ一体化させることによって絶縁基体1 と蓋体2 とから
成る容器4 内部に半導体素子3 が気密に封止される。
せた封止用のガラス層6 及び蓋体2の下面に被着させた
ガラス層8 はそれぞれ絶縁基体1 及び蓋体2 が酸化アル
ミニウム質焼結体から成る場合には酸化鉛50.0乃至60.0
重量％、酸化珪素1.0 乃至5.0 重量％、酸化ホウ素3.0
乃至13.0重量％、酸化ビスマス3.0 乃至13.0重量％に、
フィラーとしてのコージライトを10.0乃至20.0重量％、
チタン酸錫系化合物を10.0乃至20.0重量％含有させたガ
ラスが好適に使用され、両ガラス層6 、8 を加熱溶融さ
せ一体化させることによって絶縁基体1 と蓋体2 とから
成る容器4 内部に半導体素子3 が気密に封止される。
【００２４】前記封止用のガラス層6 、8 はその軟化溶
融温度が約400 ℃と低く、そのため封止用ガラス層6 、
8 を溶融一体化させて絶縁基体1 と蓋体2 とから成る容
器4内部に半導体素子3 を気密に封止する際、半導体素
子3 に封止用ガラス層6 、8を溶融させるための熱が印
加されたとしても半導体素子3 に熱破壊や特性に熱変化
を生じさせることはなく、内部に収容する半導体素子3
を正常、且つ安定に作動させることが可能となる。
融温度が約400 ℃と低く、そのため封止用ガラス層6 、
8 を溶融一体化させて絶縁基体1 と蓋体2 とから成る容
器4内部に半導体素子3 を気密に封止する際、半導体素
子3 に封止用ガラス層6 、8を溶融させるための熱が印
加されたとしても半導体素子3 に熱破壊や特性に熱変化
を生じさせることはなく、内部に収容する半導体素子3
を正常、且つ安定に作動させることが可能となる。
【００２５】前記封止用のガラス層6 、8 はまたその熱
膨張係数が7.1 ×10-6/ ℃であり、絶縁基体1 及び蓋体
2 を構成する酸化アルミニウム質焼結体の熱膨張係数
(6.5〜7.5 ×10-6/ ℃) と近似することから、絶縁基体
1 と蓋体2 とを封止用のガラス層6 、8 を溶融一体化さ
せ、絶縁基体1 と蓋体2 とから成る容器4 内部に半導体
素子3 を気密に封止する際、絶縁基体1 と蓋体2 と封止
用のガラス層6 、8 との接合を極めて強固として容器4
内部に半導体素子3 を完全に気密封止することが可能と
なる。
膨張係数が7.1 ×10-6/ ℃であり、絶縁基体1 及び蓋体
2 を構成する酸化アルミニウム質焼結体の熱膨張係数
(6.5〜7.5 ×10-6/ ℃) と近似することから、絶縁基体
1 と蓋体2 とを封止用のガラス層6 、8 を溶融一体化さ
せ、絶縁基体1 と蓋体2 とから成る容器4 内部に半導体
素子3 を気密に封止する際、絶縁基体1 と蓋体2 と封止
用のガラス層6 、8 との接合を極めて強固として容器4
内部に半導体素子3 を完全に気密封止することが可能と
なる。
【００２６】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部1a底面に半導体素子3 を
取着固定するとともに該半導体素子3 の各電極をボンデ
ィングワイヤ7 により外部リード端子5 に接続させ、し
かる後、絶縁基体1 と蓋体2とをその各々の相対向する
主面に被着させておいた封止用ガラス層6 、8 を加熱溶
融させ、接合することによって絶縁基体1 と蓋体2 とか
ら成る容器4 内部に半導体素子3 を気密に封止し、これ
によって製品としての半導体装置が完成する。
ージによれば絶縁基体1 の凹部1a底面に半導体素子3 を
取着固定するとともに該半導体素子3 の各電極をボンデ
ィングワイヤ7 により外部リード端子5 に接続させ、し
かる後、絶縁基体1 と蓋体2とをその各々の相対向する
主面に被着させておいた封止用ガラス層6 、8 を加熱溶
融させ、接合することによって絶縁基体1 と蓋体2 とか
ら成る容器4 内部に半導体素子3 を気密に封止し、これ
によって製品としての半導体装置が完成する。
【００２７】尚、本発明は上述の実施例に限定さるもの
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能である。
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能である。
【００２８】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子を収容するための容器を構成する蓋
体の半導体素子を収容する空所に対接する面に突起を形
成したことから蓋体の厚みが0.4mm 以下の薄いものとな
ったとしても蓋体が外力印加によって撓むことはなく、
その結果、蓋体に撓みに起因する破損が発生することは
皆無で絶縁基体と蓋体とから成る容器の気密封止を完全
とし、内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる。
よれば、半導体素子を収容するための容器を構成する蓋
体の半導体素子を収容する空所に対接する面に突起を形
成したことから蓋体の厚みが0.4mm 以下の薄いものとな
ったとしても蓋体が外力印加によって撓むことはなく、
その結果、蓋体に撓みに起因する破損が発生することは
皆無で絶縁基体と蓋体とから成る容器の気密封止を完全
とし、内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・・絶縁基体 ２・・・・・蓋体 ２ａ・・・・突起 ３・・・・・半導体素子 ４・・・・・容器 ５・・・・・外部リード端子
Claims (1)
- 【請求項１】絶縁基体と蓋体とから成り、内部に半導体
素子を収容するための空所を有する半導体素子収納用パ
ッケージであって、前記蓋体はその厚みが0.4mm 以下
で、且つ半導体素子を収容する空所に対接する面に突起
が形成されていることを特徴とする半導体素子収納用パ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193618A JP2962939B2 (ja) | 1992-07-21 | 1992-07-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193618A JP2962939B2 (ja) | 1992-07-21 | 1992-07-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645470A true JPH0645470A (ja) | 1994-02-18 |
| JP2962939B2 JP2962939B2 (ja) | 1999-10-12 |
Family
ID=16310938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4193618A Expired - Fee Related JP2962939B2 (ja) | 1992-07-21 | 1992-07-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962939B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182236A (ja) * | 2007-01-25 | 2008-08-07 | Osram Opto Semiconductors Gmbh | 電子装置 |
| US8330360B2 (en) | 2006-12-29 | 2012-12-11 | Osram Opto Semiconductors Gmbh | Light-emitting device with supported cover |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180315894A1 (en) * | 2017-04-26 | 2018-11-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and a method of manufacturing the same |
-
1992
- 1992-07-21 JP JP4193618A patent/JP2962939B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8330360B2 (en) | 2006-12-29 | 2012-12-11 | Osram Opto Semiconductors Gmbh | Light-emitting device with supported cover |
| JP2008182236A (ja) * | 2007-01-25 | 2008-08-07 | Osram Opto Semiconductors Gmbh | 電子装置 |
| US8830695B2 (en) | 2007-01-25 | 2014-09-09 | Osram Opto Semiconductors Gmbh | Encapsulated electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2962939B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962939B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP2873130B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2997367B2 (ja) | 半導体素子収納用パッケージ | |
| JP2545400Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2545401Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2545402Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2552419Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP2931481B2 (ja) | 半導体素子収納用パッケージ | |
| JP2678509B2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2842716B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740604B2 (ja) | 半導体装置 | |
| JPH0629330A (ja) | 半導体装置 | |
| JP3426722B2 (ja) | 半導体装置 | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05121581A (ja) | 半導体素子収納用パツケージ | |
| JPH06169025A (ja) | 半導体素子収納用パッケージ | |
| JP2736452B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |