JPS6136859A - Interface controller - Google Patents
Interface controllerInfo
- Publication number
- JPS6136859A JPS6136859A JP16041484A JP16041484A JPS6136859A JP S6136859 A JPS6136859 A JP S6136859A JP 16041484 A JP16041484 A JP 16041484A JP 16041484 A JP16041484 A JP 16041484A JP S6136859 A JPS6136859 A JP S6136859A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- external device
- bit
- interface control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、データ処理システムのインクフェース制御装
置に関し、特に、データ処理システムの記憶装置と共通
入出力バス等を介して接続され、当該インタフェース制
御装置に接続されている不特定の外部装置と、前記記憶
装置とのデータ転送を制御する汎用インタフェース制御
装置に関するものである。TECHNICAL FIELD The present invention relates to an ink interface control device for a data processing system, and more particularly, to an ink interface control device connected to a storage device of a data processing system via a common input/output bus, etc. The present invention relates to a general-purpose interface control device that controls data transfer between an unspecified external device connected to the storage device and the storage device.
従来技術の説明
従来、この糧のインタフェース制御装置は、外部装置と
のインタフェースでの一度に転送できるデータビット幅
は固定であった。そのために、インタフェース制御装置
に接続される外部装置は、外部装置内でのデータ処理の
ビット幅と前記インタフェースのデータビット幅が異な
る揚台、データを分解または再編成する必要があった。Description of the Prior Art Conventionally, in this type of interface control device, the data bit width that can be transferred at one time at the interface with an external device is fixed. Therefore, it is necessary for the external device connected to the interface control device to disassemble or reorganize the data so that the bit width for data processing within the external device is different from the data bit width of the interface.
例えば、インタフェース制御装置のデータビット幅が１
６ビツトであシ、外部装置のデータ処理ビット幅が８ビ
ツトで行なわれているとする。For example, if the data bit width of the interface controller is 1
Assume that the data processing bit width of the external device is 8 bits.
外部装置からインタフェース制御装置へデータ転送する
場合、外部装置は８ビツトのデータ２個を１つの１６ビ
ツトデータとしてインタフェース制御装置へ転送しなけ
ればならない。筐だ、インタフェース制御装置から外部
装置へのデータ転送の場合、外部装置は受取った１６ビ
ツトのデータを８ビツトずつに分解した後でデータ処理
を行なわなければならなかった。When transferring data from an external device to an interface control device, the external device must transfer two 8-bit data as one 16-bit data to the interface control device. In the case of data transfer from an interface control device to an external device, the external device had to process the received 16-bit data after disassembling it into 8-bit units.
また、この外部装置を使ってデータ転送も８ビツトで行
ないたい時には、データビット幅が８ビツトであるイン
タフェース制御装置を用意しなくてはならなかった。Furthermore, if it is desired to perform data transfer in 8 bits using this external device, it is necessary to prepare an interface control device with a data bit width of 8 bits.
以上の様Ｋ、データ処理装置に外部装置を接続する場合
、その外部装置に適したデータ転送ビット幅を持つイン
タフェース制御装置を用意しなければならず、複数の種
類の外部装置を接続する場合には、各々に適したデータ
ビット幅を持つインク７エース制御装置を用意しなけれ
ばならなかった。As described above, when connecting an external device to a data processing device, it is necessary to prepare an interface control device with a data transfer bit width suitable for the external device, and when connecting multiple types of external devices, Ink7Ace controllers had to be prepared with data bit widths appropriate for each.
発明の目的
本発明は従来の上記欠点を解消する為になされたもので
あシ、従って本発明の目的は、インタフェース制御装置
忙おいて、当該インタフェースに接続されている外部装
置と当該インタフェース制御装置とのデータ転送のデー
タビット幅を可変にすることにより、１つのインタフェ
ース制御装置に、データ転送のデータビット幅が異なる
複数種類の外部装置のいずれも接続が可能とすることに
ある。OBJECT OF THE INVENTION The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional technology.Therefore, an object of the present invention is to provide an interface control device that is connected to an external device connected to the interface and the interface control device. By making the data bit width of data transfer variable, it is possible to connect any of a plurality of types of external devices having different data bit widths of data transfer to one interface control device.
発明の構成
上記目的を達成する為に、本発明に係るインタフェース
制御装置は、データ処理システムの記憶装置及び中央処
理装置に共通入出力バス又は専用入出力バスを介して接
続され、また一方外部装置とも接続され、前記外部装置
と前記外部装置とのＤＭＡ転送を制御するインタフェー
ス制ｍ装置において、前記外部装置とのインタフェース
のデータビット幅を切換えるためのデータビット幅切換
回路と、前記記憶装置と前記外部装置とのＤＭＡ転送の
データを格納するためのバッファレジスタと、前記バッ
ファレジスタへの入力データを選択する丸めのデータセ
レクト回路と、前記バッファレジスタの出力データを選
択するためのデータセレクト回路と、前記バッファレジ
スタ及びデータセレクト回路を制御するためのデータ転
送制御回路とを有して構成され、前記外部装置とのイン
タフェースのデータビット幅を可変とすることを可能と
する。Structure of the Invention In order to achieve the above object, an interface control device according to the present invention is connected to a storage device and a central processing unit of a data processing system via a common input/output bus or a dedicated input/output bus, and also connects to an external device. an interface control device that is connected to the external device and controls DMA transfer between the external device and the external device; a buffer register for storing data for DMA transfer with an external device; a rounding data select circuit for selecting input data to the buffer register; and a data select circuit for selecting output data of the buffer register; It is configured to include a data transfer control circuit for controlling the buffer register and the data selection circuit, and allows the data bit width of the interface with the external device to be made variable.
発明の詳細な説明
次に本発明をその好ましい一実施例について図面を参照
しながら詳細に説明する。DETAILED DESCRIPTION OF THE INVENTION Next, a preferred embodiment of the present invention will be described in detail with reference to the drawings.
第１図は本発明のインタフェース制御装置を用いたデー
タ処理装置の一例を示すブロック図である。FIG. 1 is a block diagram showing an example of a data processing device using an interface control device of the present invention.
本発明のインタフェース制御装置１４０は共通入出力バ
ス１１０を介して中央処理装置１２０及び記憶装置１３
０に接続されている。The interface control device 140 of the present invention connects the central processing unit 120 and the storage device 13 via the common input/output bus 110.
Connected to 0.
また、インタフェース制御装置１４０は外部装置１５０
、または１５１、または１５２に接続ケーブル１６０あ
るいは１６１あるいは１６２によシ、データ処理システ
ムの使用目的によっていずれか１つが接続される。Further, the interface control device 140 is connected to an external device 150.
, 151, or 152 by a connecting cable 160, 161, or 162, depending on the purpose of use of the data processing system.
第１図のデータ処理システムにおいて、共通入出力バス
１１０のデータビット数を仮に３２ビツト、外部装置１
５０ 、１５１ 、１５２のインタツースのデータビッ
ト幅を仮にそれぞれ、８ビツト、１６ビツト。In the data processing system shown in FIG. 1, suppose the number of data bits on the common input/output bus 110 is 32 bits,
Assume that the data bit widths of interfaces 50, 151, and 152 are 8 bits and 16 bits, respectively.
五ビットとする。It is assumed to be 5 bits.
まず初めに１インタフエース制御装置１４０に外部、装
置１５０が接続されている場合を説明する。記憶装置１
３０から外部装置１５０へのデータ転送の場合、インタ
フェース制御装置１４０は、記憶装置１３０から転送さ
れて来たｎビットのデータを８ビツトずつ４個のデータ
に分解し、順次外部装置１５０へ転送する。また、外部
装置１５０から記憶装置１３０へのデータ転送の場合、
インタフェース制御装置１４０は外部装置１５０から転
送されて来る８ビツトデータを４個結合して１つの兇ビ
ットデータとして記憶装置１３０へ転送する。First, a case where an external device 150 is connected to the 1 interface control device 140 will be described. Storage device 1
30 to the external device 150, the interface control device 140 breaks down the n-bit data transferred from the storage device 130 into four pieces of 8-bit data and sequentially transfers them to the external device 150. . Furthermore, in the case of data transfer from the external device 150 to the storage device 130,
The interface control device 140 combines four pieces of 8-bit data transferred from the external device 150 and transfers it to the storage device 130 as one 1-bit data.
次に、インタフェース制御装置１４０に外部装置１５１
が接続されている場合を説明する。記憶装置１３０から
外部装置１５１へのデータ転送の場合、インタフェース
制御装置１４０は記憶装置１３０から転送されて来た３
２ビツトデータを１６ビツトずつ２個のデータに分解し
、それぞれ順次外部装置１５１へ転送する。筐た、外部
装置１５１から記憶装置１３０へのデータ転送の場合に
は、インタフェース制御装置１４０は外部装置１５１か
ら転送されてくる１６ビツトのデータを２個結合し、一
つの３２ビツトデータとして記憶装ｆ！ｆｆ１１３０へ
転送する。Next, the external device 151 is connected to the interface control device 140.
Explain the case where is connected. In the case of data transfer from the storage device 130 to the external device 151, the interface control device 140 transfers data from the storage device 130 to the external device 151.
The 2-bit data is decomposed into two pieces of data of 16 bits each, and each piece of data is sequentially transferred to the external device 151. In the case of data transfer from the external device 151 to the storage device 130, the interface control device 140 combines two pieces of 16-bit data transferred from the external device 151 and transfers it to the storage device as one 32-bit data. f! Transfer to ff1130.
最後に、インタフェース制御装置１４０に外部装置１５
２が接続されている場合にりいて説明する。Finally, the external device 15 is connected to the interface control device 140.
The explanation will be based on the case where 2 is connected.
この時、インタフェース制御装置１４０は、前述の様な
データの分解及び結合は行なわず、記憶装置１３０から
転送されてくる３２ビツトデータはそのまま外部装置１
５２へ転送し、また、外部装置１５２から転送されてく
る３２ビツトデータは、そのまま記憶装置１３０へと転
送する。At this time, the interface control device 140 does not decompose and combine the data as described above, and directly transfers the 32-bit data transferred from the storage device 130 to the external device 1.
52 and the 32-bit data transferred from the external device 152 is transferred to the storage device 130 as is.
以上、説明した様Ｋ、本発明のインタフェース制御装置
を使用したデータ処理システムでは、一つのインタフェ
ース制御装置のみで、異なったデータビット幅のデータ
転送を行なう二つ以上の種類の外部装置を接続すること
ができる。As explained above, in a data processing system using the interface control device of the present invention, two or more types of external devices that transfer data with different data bit widths can be connected using only one interface control device. be able to.
次に本発明のインタフェース制御装置の実施例について
説明する。Next, an embodiment of the interface control device of the present invention will be described.
第２図は外部装置側インタフェースのデータビット幅を
１６ビツトと３２ビツトに切換えられる様にしたインタ
フェース制御装置の一実施例を示すブロック構成図であ
る。FIG. 2 is a block diagram showing an embodiment of an interface control device in which the data bit width of the external device side interface can be switched between 16 bits and 32 bits.
、インタフェース制御装置２０１（第１図のインタフェ
ース制御装置１４０）は共通入出力バス２００（第１図
の共通入出力バス１１０）及び外部装置２０２（第１図
の外部装置１５０ 、１５１又は１５２）に接続されて
いる。共通入出力バス２００から入力されるデータは、
共通入出カバスインタフエース制御回路２１０を介して
、上位データ２６１は上位レジスタ２２０へ、下位デー
タ２６２は下位レジスタ２２１へそれぞれ格納される。, an interface controller 201 (interface controller 140 in FIG. 1) connects a common input/output bus 200 (common input/output bus 110 in FIG. 1) and an external device 202 (external device 150, 151, or 152 in FIG. 1). It is connected. The data input from the common input/output bus 200 is
Via the common input/output bus interface control circuit 210, the upper data 261 is stored in the upper register 220, and the lower data 262 is stored in the lower register 221.
そして上位レジスタ２２０の格納データ２６３及び下位
レジスタ２２１の格納データ２６４は、セレクト回路２
３０及びドライバ／レシーバ回路２４０又はドライバ／
レシーバ回路２４１を介して外部装置２０２へ出力され
る。外部装置２０２からの入力データ２６７及び２６８
はドライバ／レシーバ回路２４０及び２４１、セレクト
回路２３１を介して、上位レジスタ２２２及び下位レジ
スタ２２３へ格納される。そして、上位レジスタ２２２
の格納データ２７２及び下位レジスタ２２３の格納デー
タ２７３は共通入出カバスインタフエース制御回路２１
０を介して共通入出力バス２００へ出力される。The data 263 stored in the upper register 220 and the data 264 stored in the lower register 221 are stored in the select circuit 2.
30 and driver/receiver circuit 240 or driver/
It is output to the external device 202 via the receiver circuit 241. Input data 267 and 268 from external device 202
is stored in the upper register 222 and lower register 223 via the driver/receiver circuits 240 and 241 and the select circuit 231. Then, the upper register 222
The stored data 272 and the stored data 273 of the lower register 223 are stored in the common input/output bus interface control circuit 21.
0 to the common input/output bus 200.
データ２６０は双方同性３２ビツトデータ、データ２６
１、２６２．２６３．２６４．２６５．２６９．２７０
，２７１゜２７２ 、 ２７３は１６ピツトデータ、デ
ータ２６７及び２６８は双方向性１６ビツトデータであ
る。１だ、データビット幅切換回路２５０はスイッチ等
によりデータビット幅を切換える回路であり、データ転
送制御回路２５１は、セレクト回路２３０及び２３１を
制御する回路である。Data 260 is bisexual 32-bit data, data 26
1, 262.263.264.265.269.270
, 271, 272, and 273 are 16-bit data, and data 267 and 268 are bidirectional 16-bit data. 1, the data bit width switching circuit 250 is a circuit that switches the data bit width using a switch or the like, and the data transfer control circuit 251 is a circuit that controls the select circuits 230 and 231.
初めに１外部装置側インタフェースのデータビット幅が
３２ビツトの場合を説明する。First, a case where the data bit width of one external device side interface is 32 bits will be explained.
データビット幅切換回路２５０により、３２ビツトモー
ドが選択されるとデータセレクト回路２３０は上位レジ
スタ２２０の格納データ２６３を常に選択し、セレクト
回路２３１はドライバ／レシーバ回路２４１のデータ２
７０を常に選択する様に、データ転送制御回路２５１に
より制御される。When the 32-bit mode is selected by the data bit width switching circuit 250, the data select circuit 230 always selects the data 263 stored in the upper register 220, and the select circuit 231 selects the data 263 stored in the driver/receiver circuit 241.
70 is always selected by the data transfer control circuit 251.
３２ビツトモードの場合、共通入出力バス２００から入
力される３２ビツトデータは上位１６ビツトのデータ２
６１は上位レジスタ２２０へ、下位１６ビツトのデータ
２６２は下位レジスタへ格納される。七し２て、上位レ
ジスタ２２０ Ｋ格納でれた上位データ２６３はセレク
ト回路２３０及びドライバ／レシーバ回路２４０を通っ
て、外部装置２０２へ出力される。また、下位レジスタ
２２１の格納データ２６４は、ドライバ／レシーバ回路
２４１を通して外部装置２０２へ出力される。In 32-bit mode, the 32-bit data input from the common input/output bus 200 is the upper 16-bit data 2.
61 is stored in the upper register 220, and the lower 16 bits of data 262 are stored in the lower register. Second, the upper data 263 stored in the upper register 220K is output to the external device 202 through the select circuit 230 and the driver/receiver circuit 240. Furthermore, the data 264 stored in the lower register 221 is output to the external device 202 through the driver/receiver circuit 241.
外部装置２０２より入力される上位１６ビツトのデータ
２６７はドライバ／レシーバ回路２４０を通して上位レ
ジスタ２２２へ格納される。また下位１６ビツトのデー
タ２６８はドライバ／レシーバ回路２４１及びセレクト
回路２３１を通して下位レジスタ２２３へ格納される。The upper 16 bits of data 267 input from the external device 202 are stored in the upper register 222 through the driver/receiver circuit 240. Further, the lower 16 bits of data 268 are stored in the lower register 223 through the driver/receiver circuit 241 and the select circuit 231.
そして、上位レジスタ２２２のＩＭデ−タ２７２及び下
位レジスタ２２３の格納データ２７３は共通入出カバス
インタフエース制御回路２１０を介して共通入出力バス
２００へ出力される。The IM data 272 of the upper register 222 and the stored data 273 of the lower register 223 are output to the common input/output bus 200 via the common input/output bus interface control circuit 210.
次に、外部装置側インタフェースのデータビット幅が１
６ビツトの場合を説明する。データビット幅切換回路２
５０により１６ビツトモードが選択されると、セレクト
回路２３０は上位レジスタ２２０の格納データ２６３及
び下位レジスタ２２１の格納データ２６４を交互に選択
し、またセレクト回路２３１はドライノ／レシーバ回路
２４０のデータ２６９を選択する様Ｋ、データ転送制御
回路２５１により制御される。Next, the data bit width of the external device side interface is 1.
The case of 6 bits will be explained. Data bit width switching circuit 2
50 selects the 16-bit mode, the select circuit 230 alternately selects the stored data 263 of the upper register 220 and the stored data 264 of the lower register 221, and the select circuit 231 selects the data 269 of the dry no/receiver circuit 240. This is controlled by the data transfer control circuit 251.
１６ビツトモードの場合、共通入出力バス２００からの
入力データ２６０は、上位１６ビツトのデータは上位レ
ジスタ２２０へ、下位１６ビツトデータ２６２は下位レ
ジスタ２２１へ格納される。In the 16-bit mode, the input data 260 from the common input/output bus 200 is stored in the upper 16-bit register 220 and the lower 16-bit data 262 in the lower register 221.
上位レジスタ２２０の格納データ２６３及び下位レジス
タ２２１の格納データ２６４は、セレクト回路２３０に
より交互に選択され、ドライバ／レシーバ回路２４０を
通して外部装置２０２へと出力される。The data 263 stored in the upper register 220 and the data 264 stored in the lower register 221 are alternately selected by the select circuit 230 and output to the external device 202 through the driver/receiver circuit 240.
外部装＠ ２０２からの１６ビツトの入力データ２６７
は、ドライバ／レシーバ回路２４０を介して、上位レジ
スタ２２２又は下位レジスタ２２３へ格納される。16-bit input data 267 from external device @ 202
is stored in the upper register 222 or the lower register 223 via the driver/receiver circuit 240.
この場合、まず、１６ビツトの入力データが上位レジス
タ２２２へ格納され、そして次の１６ビツトデータがセ
レクト回路２２３を通して下位レジスタ２２３へ格納さ
れる。そして、上位レジスタ２２２の格納データ２７２
及び下位レジスタ２２３の格納データ２７３が共通入出
カバスインタフエース制御回路を介して、共通入出力バ
ス２００へｎビット出力データ２６０として出力される
。In this case, first, 16-bit input data is stored in the upper register 222, and then the next 16-bit data is stored in the lower register 223 through the select circuit 223. Then, the data 272 stored in the upper register 222
The data 273 stored in the lower register 223 is output as n-bit output data 260 to the common input/output bus 200 via the common input/output bus interface control circuit.
以上説明した様に、第２図のインタフェース制御回路で
は、データビット幅切換回路により、外部装置側インタ
フェースのデータビット幅を３２ビツトまたは１６ビツ
トに切換えることができる。As explained above, in the interface control circuit of FIG. 2, the data bit width of the external device side interface can be switched between 32 bits and 16 bits using the data bit width switching circuit.
発明の詳細
な説明したように、本発明の様に１インタフエース制御
装置において、外部装置側インタフェースのデータビッ
ト数を可変とすることＫより、一つのインタフェース制
御装置にデータビット数の異なる外部装置を接続するこ
とができ、データ処理システムの構成を容易にする効果
が得られる。As described in detail of the invention, since the number of data bits of the interface on the external device side is made variable in one interface control device as in the present invention, one interface control device can be connected to external devices with different numbers of data bits. can be connected, which has the effect of simplifying the configuration of the data processing system.
第１図は本発明に係るインタフェース制御装置を用いた
データ処理の一例を示すブロック図である。
１１０・・・共通入出力バス、１２０・・・中央処理装
置、１３０・・・記憶装置、１４０・・・インタフェー
ス制御装置、１５０ 、 １５１ 、 １５２・・・外
部装置、１６０ 、 １６１ 、 １６２・・・接続ケ
ーブル
第２図は本発明に係るインタフェース制御装置の一実施
例を示すブロック構成図である。FIG. 1 is a block diagram showing an example of data processing using an interface control device according to the present invention. 110... Common input/output bus, 120... Central processing unit, 130... Storage device, 140... Interface control device, 150, 151, 152... External device, 160, 161, 162... - Connection cable FIG. 2 is a block diagram showing an embodiment of the interface control device according to the present invention.
Claims (1)
入出力バス又は専用入出力バスを介して接続され、また
一方外部装置とも接続され、前記記憶装置と前記外部装
置とのＤＭＡ転送を制御するインタフエース制御装置に
おいて、前記外部装置とのインタフエースのデータビツ
ト幅を切換えるためのデータビツト幅切換回路と、前記
記憶装置と前記外部装置とのＤＭＡ転送のデータを格納
するためのバツフアレジスタと、前記バツフアレジスタ
への入力データを切換えるためのデータセレクト回路と
、前記バツフアレジスタの出力データを選択するための
データセレクト回路と、前記バツフアレジスタ及びデー
タセレクト回路を制御するためのデータ転送制御回路と
を有し、前記外部装置とのインタフエースのデータビツ
ト幅を可変とすることを可能としたインタフエース制御
装置。An interface that is connected to a storage device and a central processing unit of a data processing system via a common input/output bus or a dedicated input/output bus, and is also connected to an external device, and controls DMA transfer between the storage device and the external device. The control device includes: a data bit width switching circuit for switching the data bit width of an interface with the external device; a buffer register for storing data for DMA transfer between the storage device and the external device; A data select circuit for switching input data to a buffer register, a data select circuit for selecting output data of the buffer register, and a data transfer control circuit for controlling the buffer register and data select circuit. An interface control device comprising: an interface control device capable of making variable the data bit width of an interface with the external device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16041484A JPS6136859A (en) | 1984-07-30 | 1984-07-30 | Interface controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16041484A JPS6136859A (en) | 1984-07-30 | 1984-07-30 | Interface controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136859A true JPS6136859A (en) | 1986-02-21 |
Family
ID=15714411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16041484A Pending JPS6136859A (en) | 1984-07-30 | 1984-07-30 | Interface controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136859A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039953A (en) * | 1989-06-06 | 1991-01-17 | New Japan Chem Co Ltd | Aqueous composition and aqueous surface modifier composition |
| JPH03505016A (en) * | 1989-03-15 | 1991-10-31 | エイエスティー・リサーチ，インコーポレイテッド | Controller for direct memory access |
| JP2001084215A (en) * | 1999-07-12 | 2001-03-30 | Matsushita Electric Ind Co Ltd | Data processor |
| JP2006236395A (en) * | 1994-06-03 | 2006-09-07 | Hynix Semiconductor Inc | Bus interface for computer |
-
1984
- 1984-07-30 JP JP16041484A patent/JPS6136859A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03505016A (en) * | 1989-03-15 | 1991-10-31 | エイエスティー・リサーチ，インコーポレイテッド | Controller for direct memory access |
| JPH039953A (en) * | 1989-06-06 | 1991-01-17 | New Japan Chem Co Ltd | Aqueous composition and aqueous surface modifier composition |
| JP2006236395A (en) * | 1994-06-03 | 2006-09-07 | Hynix Semiconductor Inc | Bus interface for computer |
| JP2001084215A (en) * | 1999-07-12 | 2001-03-30 | Matsushita Electric Ind Co Ltd | Data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557625B2 (en) | Information processing equipment | |
| JPS6136859A (en) | Interface controller | |
| JPS62182857A (en) | Input and output controller | |
| JPS61156363A (en) | Data processing unit | |
| JPS63127354A (en) | Bus connection system | |
| JPS61112204A (en) | Input/output for remote process | |
| JP2743780B2 (en) | Distributed processing equipment | |
| JPS6162961A (en) | Input/ouput device | |
| JPH0410031A (en) | Microprogram controller | |
| JPH08171626A (en) | Data processor | |
| JPS63263941A (en) | Line selection controller | |
| JPS6285365A (en) | Information transferring system | |
| JPS6143364A (en) | Interface controller | |
| JPH06274451A (en) | Bus system | |
| JPH03130860A (en) | Bus control system | |
| JPH08161271A (en) | Data processor | |
| JPH02278361A (en) | Change-over type multi-channel dma controller | |
| JPS6230361Y2 (en) | ||
| JPS61175750A (en) | Microprocessor system with dma function | |
| JPS62131641A (en) | Simultaneous communication system | |
| JPS60204062A (en) | Multidata processing system | |
| JPS59198044A (en) | Information transfer system | |
| JPH0311446A (en) | Connection control circuit for memory | |
| JPH06348640A (en) | Electronic circuit | |
| JPS60182834A (en) | Computer system |