JPS613575A - Solid-state image pickup device - Google Patents

Abstract

PURPOSE:To improve the horizontal resolution by 1.4 time by tilting an image pickup element to an optical system and synthesizing a picture signal for one horizontal scanning line's share from each signal of adjacent horizontal scanning lines so as to increase apparently the picture element number of one horizontal scanning line. CONSTITUTION:In a frame storage type inter-line transfer system CCD image pickup element 5, an image pickup section 5a consists of a vertical transfer section 5b and a horizontal transfer section 5c. The image pickup element 5 is arranged arund the optical axis to the optical system while being turned by 45 deg. and in reading each picture element of the image pickup section 5a in the horizontal direction (a1-a8, b1-b7-) on the basis of the optical system, a sample point on an odd number line and an even number line is shifted by 180 deg. together. Then the picture signal obtained from horizontal transfer CCD5C1, 5C2 is fed to a switch 9 via output circuits 7, 8 respectively and a signal whose horizontal resolution is improved by nearly 1.4 time is extracted from delay circuits 10, 12, 17 and switches 11, 13, 18.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は固体撮像装置に係り、固体撮像素子の各画素よ
り信号を順次読み出して画像信号を得る固体撮像装置に
関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device that obtains an image signal by sequentially reading signals from each pixel of a solid-state imaging device.

従来の技術及びその問題点 従来より複数の画素夫々で光電変換して得た光電荷を蓄
積し、この光電荷を順次読み出すことにより映像信号を
得る固体撮像素子がある。BACKGROUND ART Conventionally, there is a solid-state image sensor that accumulates photocharges obtained by photoelectric conversion in each of a plurality of pixels and sequentially reads out the photocharges to obtain a video signal.

この固体撮像素子は数ＩＩ四方の受光面に複数の画素が
形成される。例えば従来のフレーム蓄積形インターライ
ン転送方式ＣＯＤ　（チャージ・カップルド・ディバイ
ス）撮像素子は第４図に示す如く、各画素３ａ、３ｂ夫
々は光電変換部（フォト′ダイオード又はフォトトラン
ジスタ）　２ａ　、　２ｂと、斜線で示す垂直転送ＣＣ
Ｄ１ａ、１ｂとより構成され、各画素３ａ　、３ｂ等は
総て現在のＩＣ技術では例えば縦１３．５μｍ×横２３
μｍ程度の面積を有している。このため受光面に形成さ
れる画素数が不足し、垂直及び水平解像度、特に水平解
像度が不充分であるという問題点があった。In this solid-state image sensor, a plurality of pixels are formed on a light-receiving surface of several II squares. For example, in a conventional frame storage type interline transfer type COD (charge coupled device) image sensor, as shown in FIG. and vertical transfer CC indicated by diagonal lines.
D1a, 1b, and each pixel 3a, 3b, etc. has a size of, for example, 13.5 μm in height x 23 μm in width using current IC technology.
It has an area of about μm. Therefore, the number of pixels formed on the light-receiving surface is insufficient, resulting in an insufficient vertical and horizontal resolution, especially the horizontal resolution.

そこで、本発明は、ａｍ素子を光学系に対して傾け、隣
接する水平走査線夫々の信号より１水平走査線分の画像
信号を合成することにより、上記問題点を解決した撮像
素子を提供することを目的とする。Therefore, the present invention provides an image sensor that solves the above problems by tilting the AM element with respect to the optical system and combining the image signals of one horizontal scanning line from the signals of adjacent horizontal scanning lines. The purpose is to

問題点を解決するための手段及び作用 本発明は、撮像素子を光学系の光軸を中心として回転さ
せ光学系に対して傾け、撮像素子の各画素より得られる
信号を光学系を基準とする水平走査線に沿って順次読み
出して隣接する水平走査線の空間的サンプル点の位相を
ずらし、隣接する水平走査線夫々より読み出される信号
より１水平走査線分の画像信号を合成する構成としたも
のであり、第１図以下と共にその各実施例につき説明す
る。Means and Effects for Solving the Problems The present invention rotates the image sensor around the optical axis of the optical system and tilts it with respect to the optical system, and the signals obtained from each pixel of the image sensor are based on the optical system. It is configured to sequentially read out along a horizontal scanning line, shift the phase of spatial sample points of adjacent horizontal scanning lines, and synthesize image signals for one horizontal scanning line from the signals read out from each of the adjacent horizontal scanning lines. Each embodiment will be explained with reference to FIG.

実施例 第１図は本発明になる撮像装置の第１実施例のブロック
系統図を示す。同図中、５はフレーム蓄積形インターラ
イン転送方式ＣＣＤ撮像素子であり、搬像部５ａと垂直
転送部５ｂと水平転送部５Ｃとより大略構成されている
。この撮像部５ａは′第１図においては奇数ラインの画
素ａ１〜ａ４２゜偶数ラインのｂ１〜ｂ３５を示してい
る。なお、第１図では１フイ一ルド分の画素のみを示し
、次フィールドの画素は画素ａ＋　−ａ４２．　　ｂ＋
　〜ｔ）３５夫々の間に位置している。撮像素子５は光
学系に対して光軸を中心として、例えば４５度回転した
状態で配置されており、撮像部５ａの各画素の画素信号
を光学系を基準として水平方向（ａ＋〜ａＢ　。Embodiment FIG. 1 shows a block system diagram of a first embodiment of an imaging apparatus according to the present invention. In the figure, reference numeral 5 denotes a frame accumulation type interline transfer type CCD image sensor, which is roughly composed of an image carrier section 5a, a vertical transfer section 5b, and a horizontal transfer section 5C. In this image pickup section 5a, in FIG. 1, pixels a1 to a42 on odd lines and b1 to b35 on even lines are shown. In addition, in FIG. 1, only the pixels of one field are shown, and the pixels of the next field are pixels a+ -a42 . b+
~t) 35 respectively. The image sensor 5 is arranged to be rotated, for example, by 45 degrees about the optical axis with respect to the optical system, and the pixel signal of each pixel of the image sensor 5a is transmitted in the horizontal direction (a+ to aB) with the optical system as a reference.

ｂ＋　−ｂ７・・・）に読み出す場合には、奇数ライン
の空・間約サンプル点（画素ａ１〜ａ７．ａＢ〜ａ、　
、・・・の夫々の位置）と、偶数ラインの空間的サンプ
ル点く画素ｂ１〜ｂ７．ｂｇ〜ｂ１４．・・・の夫々の
位置）との位相は略１８０度ずれるよう設定されている
。即ち、奇数（又は偶数）フィールド夫々の属する奇数
ラインの画素が偶数ラインの画素の間に入り込むような
配列をとっている。従って、撮像部５ａ及び垂直転送部
５ｂとにパルス信号発生器６よりの奇数フィールド転送
用（又は偶数フィールド転送用）の垂直転送パルスφｖ
Ｏ（又はφＶε）が供給されると、画素ａ１の蓄積電荷
である画素信号は画素ｂｌ　、ａ９　＋　　ｂ９　＋ａ
＋７．　　ｂａ７．　　ａＸ５．　　ｂｓ、　　ａ３３
．　　ｂ３３．　　ａａの順に転送され、同様にして画
素ａ７の画素信号は画素ｂ７及び垂直転送部５ｂの段の
０１．（ｊｚ。b+ -b7...), sample points (pixels a1 to a7. aB to a,
, . . .) and the pixels b1 to b7 . bg~b14. ...) are set to be out of phase by approximately 180 degrees. That is, the arrangement is such that the pixels on the odd lines to which each odd (or even) field belongs are located between the pixels on the even lines. Therefore, the vertical transfer pulse φv for odd field transfer (or even field transfer) from the pulse signal generator 6 is applied to the imaging section 5a and the vertical transfer section 5b.
When O (or φVε) is supplied, the pixel signal which is the accumulated charge of pixel a1 becomes pixel bl, a9 + b9 + a
+7. ba7. aX5. bs, a33
．． b33. Similarly, the pixel signal of pixel a7 is transferred in the order of pixel b7 and 01... of the vertical transfer section 5b. (jz.

Ｃ４、０６、Ｃｇ　、　　Ｏ１２，０１６，０に、Ｃ２
５の順に転送される。また、画素ａ田〜ａ４１夫々の画
素信号はパルス信号発生器６よりのブロックゲートパル
スφＢＧ＋が供給されると水平転送部５Ｃの水平転送Ｃ
ＣＤ　５ｃ、の各段ｄ１〜ｄ６に移送され、水平転送Ｃ
ＣＤ　５ｃ、はパルス信号発生器６よりの水平転送パル
スφＨ１の供給により第１段ｄ１から第６段ｄ６方向に
画素信号を順次転送し、第６段ｄ６より画素信号が出力
される。同様にして画素ａ４２及び垂直転送部５ｂの最
終段０２１〜ａ７５夫々の画素信号はブロックゲートパ
ルスφ８Ｇ２の供給により水平転送ＣＣ，Ｄ　５Ｃ２の
各段ｅｌ　−８６に移送され、この画素信号は水平転送
パルスφＨ２の供給により第１段ｅ１から第６段ｅ６方
向に順次転送されて第６段ｅ６より出力される。C4,06,Cg, O12,016,0, C2
Transferred in the order of 5. Further, when the block gate pulse φBG+ from the pulse signal generator 6 is supplied, the pixel signals of the pixels a to a41 are horizontally transferred to the horizontal transfer circuit C of the horizontal transfer section 5C.
CD 5c, is transferred to each stage d1 to d6 of horizontal transfer C
The CD 5c sequentially transfers pixel signals from the first stage d1 to the sixth stage d6 by supplying the horizontal transfer pulse φH1 from the pulse signal generator 6, and the pixel signal is output from the sixth stage d6. Similarly, the pixel signals of the pixel a42 and the final stage 021 to a75 of the vertical transfer section 5b are transferred to each stage el-86 of the horizontal transfer CC, D5C2 by supplying the block gate pulse φ8G2, and this pixel signal is By supplying the pulse φH2, the signal is sequentially transferred from the first stage e1 to the sixth stage e6 and outputted from the sixth stage e6.

水平転送ＣＣＤ　５ｃ、より出力された画素信号は出力
回路７を通してスイッチ９の端子９ａに供給され、水平
転送ＣＣＤ５Ｃ２よりの画素信号は出力回路８を通して
端子９ｂに供給される。スイッチ９はパルス発生器６よ
りのスイッチングパルスφｓ１がＬレベルのとき端子９
ａよりの画素信号を端子９Ｃより取り出し、Ｈレベルの
とき端子９ｂよりの画素信号を取り出す。スイッチ９の
端子９Ｃより取出された画素信号は遅延回路５１０によ
って水平転送パルスφＨ１，φＨ２の周期　、ＴφＨの
半分の時間（１／２ＴφＨ）遅延されてスイッチ１１の
端子１１ａに供給されると共に、そのままスイッチ１１
の端子１１ｂに供給される。The pixel signal output from the horizontal transfer CCD 5c is supplied to the terminal 9a of the switch 9 through the output circuit 7, and the pixel signal from the horizontal transfer CCD 5C2 is supplied to the terminal 9b through the output circuit 8. The switch 9 is connected to the terminal 9 when the switching pulse φs1 from the pulse generator 6 is at L level.
The pixel signal from terminal 9C is taken out from terminal 9C, and the pixel signal from terminal 9b is taken out when it is at H level. The pixel signal taken out from the terminal 9C of the switch 9 is delayed by the period of the horizontal transfer pulses φH1, φH2 and half the time of TφH (1/2TφH) by the delay circuit 510, and is supplied to the terminal 11a of the switch 11, and is then supplied to the terminal 11a of the switch 11 as it is. switch 11
is supplied to the terminal 11b of the terminal 11b.

スイッチ１１はパルス信号発生器６より供給されるスイ
ッチングパルスφＳ２がＨレベル（又はＬレベル）のと
き端子１１ａ　（又は１１ｂ）よりの画素信号を端子１
１ｃより取り出すにのスイッチングパルスφＳ２は垂直
転送パルスφＶＯ又はφＶεを１／２分周したものであ
り、例えば奇数ライン（画素ａ１〜ａ７，８８〜ａＩ４
等）で得られた画素信号が水平転送ＣＣＤ　５（ｊ＋　
、　５’０２より出力されているときＨレベルとなる信
号である。The switch 11 transfers the pixel signal from the terminal 11a (or 11b) to the terminal 1 when the switching pulse φS2 supplied from the pulse signal generator 6 is at H level (or L level).
The switching pulse φS2 to be extracted from 1c is obtained by dividing the vertical transfer pulse φVO or φVε by 1/2.
The pixel signals obtained by the horizontal transfer CCD 5 (j+
, 5'02, this signal becomes H level.

スイッチ１１より取り出された画素信号は遅延回路１２
で垂直転送パルスφｖＯ１φＶεの周期ＴＨ’（＝１水
平走査期間）だけ遅延されてスイッチ１３の端子１３ａ
に供給されると共に、そのままスイッチ１３の端子１３
ｂに供給される。スイッチ１３にはパルス信号発生器６
よりスイッチングパルスφＳ３が供給されている。スイ
ッチングパルスφＳ３は水平転送パルスφＨ１，φＨ２
と同一周波数でデユーティ比５０％のパルスである。The pixel signal taken out from the switch 11 is sent to the delay circuit 12.
The terminal 13a of the switch 13 is delayed by the period TH' (=1 horizontal scanning period) of the vertical transfer pulse φvO1φVε.
is supplied to the terminal 13 of the switch 13 as it is.
b. The switch 13 has a pulse signal generator 6
The switching pulse φS3 is supplied from the switching pulse φS3. Switching pulse φS3 is horizontal transfer pulse φH1, φH2
It is a pulse with the same frequency as , and a duty ratio of 50%.

スイッチ１３は上記スイッチングパルスφＳ３のＨレベ
ル期間に端子１３ａよりの画素信号、を端子１３０より
取り出し、Ｌレベル期間に端子１３ｂよりの画素信号を
端子１３ｃより取り出す。The switch 13 takes out the pixel signal from the terminal 13a from the terminal 130 during the H level period of the switching pulse φS3, and takes out the pixel signal from the terminal 13b from the terminal 13c during the L level period.

スイッチ１３の端子１３０より取り出された画素信号は
遅延回路１７で時間１／４ＴφＨＭ延されてスイッチ１
８の端子１８ａに供給されると共に、そのままスイッチ
１８の端子１８ｂに供給される。スイッチ１８にはパル
ス信号発生器６よりスイッチングパルスφＳ４が供給さ
れている。このスイッチングパルスφｓ４は例えば奇数
フィールドの走査時にＨレベルとなり偶数フィールドの
走査時にＬレベルとなる如く１フィールド毎に反転する
パルスであり、スイッチ１８はそのＨレベル期間に端子
１８ａよりの画素信号を端子１８Ｇより取り出し、Ｌレ
ベル期間に端子１８ｂよりの画素信号を端子１８ｃより
取り出す。これによってフィールド毎に生じる時間１／
４ＴφＨのオフセットを補正する。この端子１８ｃより
の画素信号は端子１４を介して出力される。The pixel signal taken out from the terminal 130 of the switch 13 is delayed for a time of 1/4TφHM by the delay circuit 17 and then sent to the switch 1.
8 is supplied to the terminal 18a of the switch 18, and also supplied to the terminal 18b of the switch 18 as it is. The switch 18 is supplied with a switching pulse φS4 from the pulse signal generator 6. This switching pulse φs4 is a pulse that is inverted every field, such that it becomes H level when scanning an odd field and becomes L level when scanning an even field, and the switch 18 connects the pixel signal from the terminal 18a to the terminal during the H level period. 18G, and the pixel signal from the terminal 18b is taken out from the terminal 18c during the L level period. This results in a time of 1/
Correct the offset of 4TφH. The pixel signal from this terminal 18c is outputted via the terminal 14.

なお、スイッチ１３の代わりに単なる加算器を用いても
同様の効果が期待できる。Note that the same effect can be expected even if a simple adder is used instead of the switch 13.

ここで、例えばグレースケール撮像時の奇数フィールド
の読出しについて説明する。パルス信号発生器６は第２
図（Ａ）に示す如ぎ、その周波数ＦφＶ９周期ＴφＶが Ｆφｖ　＝　１　／Ｔφｖ　　　　　　　　　　＝　（
１）Ｔφｖ　＝Ｔ＋　−（ＴＳ　／ＮＨ）　　　　　・
・・■　　　　　　　）但しＴＨは水平走査期間、Ｔｓ
は水平映像期間、ＮＨは１ライン当りの光電変換素子数 で表わされる垂直転送パルスφＶＯと、パルスφＶＯと
同一周期でこれより位相が遅れた第２図（Ｂ）に示すブ
ロックゲートパルスφ８Ｇ２と、パルスφＶＯと同一周
期でこれより位相が進んだブロックゲートパルスφ８Ｇ
＋を発生する。つまりパルスφＶＯ，φＢＧ＋、φＢＱ
ｚは相互の位相関係が一定で水平走査期間に対して１画
素分に相当する時間だけ周期が短かいパルスである。ま
た、パルス信号発生器６はブロックゲートパルスφＢＧ
２の発生より微小時間後からパルスφＶＯの立上がり直
前までの所定期間に第２図（Ｄ）に示す水平転送パルス
φＨ２を発生し、またブロックゲートパルスφＢＧ＋の
発生より微小時間後（パルスφＶＯの立上がり直後）か
ら次のブロックゲートパルスφ８Ｇ＋の発生に先行する
所定期間に水平転送パルスφＨ１を発生する。上記ブロ
ックゲートパルスφ８Ｇ２　（又はφｅｃ＋）より水平
転送パルスφＨ２″（又はφＨ１）の発生開始までの微
小時間は、水平転送ＣＣＤ’５Ｃ２、５ｃ、夫々で画素
信号の電荷に影響がでない程度に短かいＩＩ間である。Here, for example, reading of odd fields during grayscale imaging will be described. The pulse signal generator 6 is the second
As shown in Figure (A), the frequency FφV9 period TφV is Fφv = 1 /Tφv = (
1) Tφv = T+ − (TS /NH) ・
...■) However, TH is the horizontal scanning period, Ts
is a horizontal video period, NH is a vertical transfer pulse φVO expressed by the number of photoelectric conversion elements per line, and a block gate pulse φ8G2 shown in FIG. Block gate pulse φ8G which has the same period as pulse φVO and whose phase is more advanced than pulse φVO.
+ is generated. In other words, pulses φVO, φBG+, φBQ
z is a pulse whose mutual phase relationship is constant and whose cycle is short by a time corresponding to one pixel with respect to the horizontal scanning period. Further, the pulse signal generator 6 generates a block gate pulse φBG.
The horizontal transfer pulse φH2 shown in FIG. 2(D) is generated during a predetermined period from a minute time after the generation of block gate pulse 2 to just before the rise of pulse φVO, and a minute time after the generation of block gate pulse φBG+ (at the rise of pulse φVO). Horizontal transfer pulse φH1 is generated during a predetermined period preceding the generation of the next block gate pulse φ8G+. The minute time from the block gate pulse φ8G2 (or φec+) to the start of generation of the horizontal transfer pulse φH2'' (or φH1) is short enough to not affect the charge of the pixel signal in each of the horizontal transfer CCD'5C2 and 5c. It is between II.

この水平転送パルスφ１−１１．φＨ２夫々の発生期間
における周期ＴφＨは次式の如く表わされる。This horizontal transfer pulse φ1-11. The period TφH during each generation period of φH2 is expressed as in the following equation.

ＴφＨ＝Ｔｓ／ＮＨ・・・■ 但しＮＨは１ラインの対画素数（この場合ＮＨ＝８）、
φＨ１，φＨ２の発生期間は常に一定であり、その発生
期間は水平映像期間より大である。TφH=Ts/NH...■ However, NH is the number of pixels per line (NH=8 in this case),
The period of occurrence of φH1 and φH2 is always constant, and the period of occurrence is longer than the horizontal video period.

更に、パルス信号発生器６は、水平転送部５Ｃに隣接す
るラインａ３６〜ａ４！の画素信号の転送時において、
水平転送パルスφＨ２の発生開始よりＴφＨ遅れて立上
がり、かつパルスφＨ２の発生終了と同時に立下がり、
次のラインｂ２９〜ｂ３５の画素信号の転送時ではパル
スφＨ２の発生開始より２ＴφＨ遅れて立上がり同様に
してライン毎に立上がりがＴφＨずつ順次遅れていくス
イッチングパルスφＳｌを発生する。つまりスイッチン
グパルスφｓ＋は、周期がφＶＯ，φ８Ｇ１゜φＢＧ２
夫々と同一でデユーティ比がライン毎に変化するもので
、ラインａ３１１〜ａ４２近傍のラインの読み出し時に
は第２図（Ｆ）に示す如き波形であり、ラインｌ１ｌｓ
〜ｂ２＋近傍のラインでは第２図（Ｇ）に示す如くなり
、ライン８１〜−ａ８近傍のラインでは第２図（Ｈ）に
示す如くなる。Further, the pulse signal generator 6 connects the lines a36 to a4! adjacent to the horizontal transfer section 5C! When transferring pixel signals,
It rises with a delay of TφH from the start of generation of horizontal transfer pulse φH2, and falls simultaneously with the end of generation of pulse φH2,
When transferring the pixel signals of the next lines b29 to b35, a switching pulse φSl is generated whose rise is delayed by 2TφH from the start of generation of the pulse φH2, and similarly, the rise is sequentially delayed by TφH for each line. In other words, the switching pulse φs+ has a period of φVO, φ8G1°φBG2
The duty ratio is the same for each line, and the duty ratio changes for each line.When reading lines near lines a311 to a42, the waveform is as shown in FIG. 2(F), and the line l1ls
The line in the vicinity of ~b2+ is as shown in FIG. 2(G), and the line in the vicinity of line 81 to -a8 is as shown in FIG. 2(H).

ライン８３８〜ａ４２の画素信号については、ブロック
ゲートパルスφＢＧ２のパルスＰ１により画素ａ４２の
画素信号がＣＣＤ　５Ｃ２の段ｅＩに垂直転送され、こ
の後第２図（Ｆ）のスイッチングパルスφｓ１がＬレベ
ルの期間に供給される水平転送パルスφＨ２によって画
素ａ４２の画素信号は段ｅ６まで転送（空送り）される
。この後パルスφＳｌがＨレベルとなると共にこの画素
ａ４２の画素信号はＣＣＤ　５Ｃ２より出力されスイッ
チ９より出力される。また、ブロックゲートパルスφＢ
ＣＩのパルスＰ２によって画素８３６〜ａ４１夫々の画
素信号はＣ，ＣＤ　５Ｃ＋の各段に移相され、水平転送
パルスφＨ１の発生開始と同時にスイッチングパルスφ
Ｓ１がＬレベルとなることにより、画素ａ４１．ａａ、
・・・ａ３７．ａ３３夫々の画素信号が順次スイッチ９
より出力される。つまり、ライン８３Ｂ”−’ａ４２近
傍のラインの画素信号の波形が第２図（Ｉ）に示す如き
ものとすると、期間Ｔ＋はＣ０Ｄ５Ｃ２より出力された
信号であり、期ｍＴ２はＣＣＤ　５ｃ、より出力された
ものである。Regarding the pixel signals of lines 838 to a42, the pixel signal of pixel a42 is vertically transferred to the stage eI of CCD 5C2 by the pulse P1 of the block gate pulse φBG2, and then the switching pulse φs1 of FIG. 2(F) goes to the L level. The pixel signal of the pixel a42 is transferred (idle feed) to the stage e6 by the horizontal transfer pulse φH2 supplied during the period. Thereafter, the pulse φSl becomes H level and the pixel signal of this pixel a42 is output from the CCD 5C2 and then from the switch 9. In addition, block gate pulse φB
The pixel signals of the pixels 836 to a41 are phase-shifted to each stage of C, CD5C+ by the CI pulse P2, and at the same time as the horizontal transfer pulse φH1 starts to be generated, the switching pulse φ
When S1 becomes L level, pixel a41. aa,
...a37. The pixel signals of each a33 are sequentially sent to the switch 9.
It is output from In other words, if the waveform of the pixel signal of the line near line 83B''-'a42 is as shown in FIG. 2(I), period T+ is the signal output from C0D5C2, and period mT2 is the signal output from CCD 5c. It is what was done.

同様にしてラインｂｌｓ〜ｂ２１の画素信号はＣＣＤ５
ｃ、　、　５ｃ２の段ｄ４〜ｄ６　、　　ｅ＋　〜ｅ４
に移送されるが、この場合にはスイッチング信号φＳｔ
は第２図（、Ｇ　）に示す如くなり、これによって画素
ｂ２１．ｂ２０．・・・、　　ｂｕ６．　　ｂｌ４で得
られた画素信号が順次スイッチ９より出力される。この
。Similarly, the pixel signals of lines bls to b21 are transmitted to the CCD5.
c, , stages d4 to d6 of 5c2, e+ to e4
In this case, the switching signal φSt
becomes as shown in FIG. 2 (,G), and as a result, pixels b21. b20. ..., bu6. The pixel signals obtained in bl4 are sequentially output from the switch 9. this.

ときの画素信号波形が第２図（１）の如き場合、期間Ｔ
３はＣＣＤ　５Ｃ２より出力され期間Ｔ４はＣ（、Ｄ５
ｃ、より出力される。またラインａ、〜ａ８の画素信号
はＣＣＤ　５ｃＩ、　５Ｃ２の段ｄａ　。If the pixel signal waveform is as shown in Fig. 2 (1), the period T
3 is output from CCD 5C2, and period T4 is C(,D5
c, is output from. Also, pixel signals of lines a and a8 are sent to stages da of CCDs 5cI and 5C2.

８１〜ｅ６に移送されるが、この場合にはスイッチング
信号φＳ１は第２図（Ｈ）に示１如くなり、これによっ
て画素ａＢ、ａｙ、・・・、ａｌ、ａ＋で得られた画素
信号が順次ス゛イツチ９より出力される。このときの画
素信号波形が第２図（Ｉ）の如　　　　□き場合、期間
Ｔ５はＣＣＤ　５ｃ２より画素信号が出力され、期間Ｔ
６はＣＣＤ　５ｃ、より出力される。81 to e6, but in this case, the switching signal φS1 becomes as shown in FIG. The signals are sequentially output from the switch 9. If the pixel signal waveform at this time is as shown in Figure 2 (I), the pixel signal is output from the CCD 5c2 during the period T5, and during the period T
6 is output from the CCD 5c.

この後、偶数ライン（ｂｌ”−ｆｌｙ、ｂ６〜ｂ１４等
）の画素信号は遅延回路１０で１／２ＴφＨだけ遅延せ
しめられる。更に、スイッチ１１よりの画素信号とこの
信号をＴφＶだけ遅延した画像信号とが画面の垂直相関
性を仮定しスイッチング信号φｓ３によって交互に切換
出力される。これによって、ラインｂ２］〜ｂｆｆｉの
画像情報として画素ｂ５．　　ａｕ、　　ｂ３４．　　
ａ４１．　　ｂ３３．　　ａ＠、　　ｂ３２゜ａｎ、’
ｂ３ｔ、　　ａ３Ｂ、　　ｂａ）、　　ａ：＋７．　　
ｂｓ、　　ａａａの画素信号が順次出力され、またライ
ンａ１〜ａ７の画像信号として画素ｂｙ　、　　ａｙ　
＋’　　ｂａ、＋　　ａｓ　。After this, the pixel signals of even lines (bl"-fly, b6 to b14, etc.) are delayed by 1/2TφH in the delay circuit 10. Furthermore, the pixel signal from the switch 11 and the image signal obtained by delaying this signal by TφV are alternately switched and outputted by the switching signal φs3 assuming vertical correlation of the screen.As a result, pixels b5.au, b34.
a41. b33. a@, b32゜an,'
b3t, a3B, ba), a:+7.
Pixel signals of bs and aaa are sequentially output, and pixel signals of by and ay are output as image signals of lines a1 to a7.
+' ba, + as.

ｂｓ、　　ａｓ、　　ｂａ、　　ａ４．　　ｂａ、　　
ａ３．　　ｂｌ。bs, as, ba, a4. ba,
a3. bl.

ａｌ、ｂ、、ａｌの画素信号が順次出力される。Pixel signals al, b, , al are sequentially output.

このように撮像素子５を光軸より回転させることによっ
て１ライン当りの画素の数は略１４７となるが、隣接す
るラインの各画素の位置は互いに１８０度ずれるため隣
接する２ラインの画素によって画面の垂直相関性を仮定
することにより１ライン分の画像情報を得ることができ
る。つまり１ラインの画素の数を２倍化でき、従って従
来に比して１ラインの画素の数は見掛上１．４倍程度と
なり、水平解像度は従来の１．４倍程度に・向上する。By rotating the image sensor 5 from the optical axis in this way, the number of pixels per line becomes approximately 147, but since the positions of each pixel in adjacent lines are shifted by 180 degrees from each other, the pixels in two adjacent lines Image information for one line can be obtained by assuming vertical correlation of . In other words, the number of pixels in one line can be doubled, so the number of pixels in one line is approximately 1.4 times that of the conventional method, and the horizontal resolution is improved to approximately 1.4 times that of the conventional method. .

第３図は本発明装置の第２実施例のブロック系統図を示
す。同図中、第１図と同一部分には同一符号を付し、そ
の説明を省略する。第３図中、１５はフィールド蓄積形
インターライン転送方式ＣＣＤ撮像素子であり、画素ｆ
＋　％　ｆ３５．　０ｔ〜＜１３５で構成される撮像部
１５ａと、垂直転送部１５ｂと、水平転送ＣＯＤ　１５
Ｇ＋　、　１５Ｃ２よりなる水平転送部１５ｃとより構
成されている。この撮像素子１５は光学系に対して光軸
を中心に略４５度回転せしめられている。即ち一方のフ
ィールドに属する画素が他方のフィールドに属する画素
の間に入り込むような配列である。この撮像素子１５は
垂直転送パルスφＶＯが供給されると奇数フィールドで
は画素ｆ１　とＯ＋、ｆｚとＩＪ２　。FIG. 3 shows a block system diagram of a second embodiment of the device of the present invention. In the figure, the same parts as in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted. In FIG. 3, 15 is a field accumulation type interline transfer type CCD image sensor, and the pixel f
+% f35. An imaging unit 15a composed of 0t to <135, a vertical transfer unit 15b, and a horizontal transfer COD 15
G+, and a horizontal transfer section 15c consisting of 15C2. This image sensor 15 is rotated approximately 45 degrees about the optical axis with respect to the optical system. That is, the arrangement is such that pixels belonging to one field fit between pixels belonging to the other field. When this image sensor 15 is supplied with the vertical transfer pulse φVO, the pixels f1 and O+, and fz and IJ2 in the odd field.

・・・ｆｙ＋とｇＩ夫々の蓄積電荷が加算されて転送さ
れる。上記画素ｔ１　とｇｌの加算画素信号はパルスφ
ｖｏによって画素Ｉ９．　　ｆｙ、　　ｆ２１１．　　
ｆ３３゜［４１と順次転送され、画素ｆ７と０７の加算
画素信号は垂直転送部１５ｂの段ＣＩ、Ｃ３，Ｃ５゜Ｃ
ＩＯの順に転送される。また、偶数フィールドでは垂直
転送パルスφＶＥが供給されると、画素ｇ１とｆｓ、　
’（１２とｆ＋ｏ　、　−、ｇａとｆＩ４，０°。...The accumulated charges of fy+ and gI are added and transferred. The sum pixel signal of the above pixels t1 and gl is the pulse φ
pixel I9. fy, f211.
The added pixel signals of pixels f7 and 07 are sequentially transferred from f33°[41 to stages CI, C3, C5°C of the vertical transfer section 15b.
Transferred in IO order. Furthermore, in an even field, when the vertical transfer pulse φVE is supplied, pixels g1 and fs,
'(12 and f+o, -, ga and fI4,0°.

（＋２７とｆ３５夫々の蓄積電荷が加算されてＱｙ　。(The accumulated charges of +27 and f35 are added to give Qy.

ｇ鋳、　　ｇ２＋、　　０２Ｂ、　　０２９〜（＋３５
とともに転送される。画素ｇ１　とｆｓの加算画素信号
はパルスφＶＥによって０９　、　　（ＪＩ７．　　（
１２５，０３３と転送される。水平転送部１５ｃは第１
図示の水平転送部５Ｃと同様に動作する。つまり、奇数
フィールドの各ラインの空間的サンプル点（例えば画素
ｆ１とＯ＋、ｆ２と（１２、・・・の中心位置）と偶数
フィールドの各ラインの空間的サンプル点（例えば画素
Ｑ＋　トｆａ、　　０２と　ｆｓ、・・・の中心位置）
との位相は略１８０痕ずれるよう設定されている。g casting, g2+, 02B, 029~(+35
will be transferred along with the The sum pixel signal of pixel g1 and fs is 09, (JI7. (
It is transferred as 125,033. The horizontal transfer section 15c is the first
It operates in the same way as the illustrated horizontal transfer unit 5C. In other words, the spatial sample points of each line of the odd field (for example, the center positions of pixels f1 and O+, f2 and (12, . . . )) and the spatial sample points of each line of the even field (for example, the center positions of pixels f1 and O+, f2 and (12, . . . ) and fs, ... center position)
The phase is set to be shifted by approximately 180 traces.

パルス信号発生器６は例えば垂直転送パルスφＶＯを発
生している奇数フィールドの走査時にＨレベルとなり偶
数フィールドの走査時にＬレベルとなるスイッチング信
号φｓ４を発生してスイッチ１１に供給し、そのスイッ
チングを制御する。The pulse signal generator 6 generates, for example, a switching signal φs4 which becomes H level when scanning an odd field while generating a vertical transfer pulse φVO and becomes L level when scanning an even field, and supplies it to the switch 11 to control the switching. do.

これによってスイッチ１１からは奇数フィールドの画素
信号が偶数フィールドの画素信号に比して１／２ＴφＨ
だけ遅延された画素信号が取り出される。このスイッチ
１１より取り出された画素信号は例えばフィールドメモ
リ等を用いた遅延回路１６において１フイ一ルド期間だ
け遅延された後スイッチ１３の端子１３ａに供給される
と共に、そのままスイッチ１３の端子１３ｂに供給され
る。As a result, from the switch 11, the pixel signal of the odd field is 1/2TφH compared to the pixel signal of the even field.
The pixel signal delayed by the amount of time is extracted. The pixel signal taken out from this switch 11 is delayed by one field period in a delay circuit 16 using, for example, a field memory, and then supplied to the terminal 13a of the switch 13, and then supplied to the terminal 13b of the switch 13 as it is. be done.

スイッチ１３はスイッチングパルスφｓ３によってＴＨ
毎に端子１３ａ、１３ｂとを切換接続する。The switch 13 is set to TH by the switching pulse φs3.
The terminals 13a and 13b are switched and connected each time.

これによって例えば偶数フィールドの第１ライン（画素
ｇ１とｆｓ、Ｌ；ｈとｆ＋ｏ、Ｑｓとｆｌ＋。This causes, for example, the first line of an even field (pixels g1 and fs, L; h and f+o, Qs and fl+.

ｇ４とｆ１２＋Ｑｓとｆ＋３．Ｑｓとｆ＋＋、ｇｌ）の
画像信号として画素ｏ７．ｏ７とｆ７．ｆ１４と＋１６
．０６とｆ６．ｆ１３と！ｌｓ、ｇｓとｆｓ　。g4 and f12+Qs and f+3. Qs, f++, gl) as image signals of pixel o7. o7 and f7. f14 and +16
．． 06 and f6. With f13! ls, gs and fs.

ｆ１２と（１４，（１４とｆ４．ｆｎとＱｓ、Ｑｓとｆ
ｓ、　　ｈ　Ｊニー　０２　、　（１２トｆ２．　　ｆ
ｓ　トＱ＋　＋　　　　　　。f12 and (14, (14 and f4. fn and Qs, Qs and f
s, h J knee 02, (12t f2. f
stoQ+ +.

ｇｌ　とｆ１夫々の加算画素信号が順・次取り出され端
子１４より出力される。なお、遅延回路１６及びスイッ
チ１３を省略しても、人間の目で積分され同様の効果を
期待・できる。The added pixel signals of gl and f1 are taken out one after another and outputted from the terminal 14. Note that even if the delay circuit 16 and the switch 13 are omitted, the same effect can be expected as the integration is performed by the human eye.

この場合、第１実施例と同様に杢平解像度が従来のフィ
ールド蓄積形の撮像素子のものに比して１．４倍程度向
上することになる。また、例えば画素ｆ１とｇｌの如く
、光学系に対して斜めに配置された隣接する２つの画素
の加算画素信号が取り出されるため、水平方向のアパー
チャ効果が大となり、フィールド遅延回路１６等を用い
ない場合の限界水平解像度付近でのフィールドフリッカ
が減少する。また、第１実施例では同一フィールド内の
隣接２ラインによって１ライン分の画像情報を得るのに
対し、第２実施例では１フレーム内の隣接２ラインによ
って１ライン分の画像情報を得るため垂直解像度が若干
低下するが、限界水平解像度付近でのフィールドフリッ
カは低減され、また偽信号の発生も少ない。In this case, as in the first embodiment, the square resolution will be improved by about 1.4 times compared to that of the conventional field storage type image sensor. Furthermore, since the sum pixel signals of two adjacent pixels arranged diagonally with respect to the optical system, such as pixels f1 and gl, are extracted, the aperture effect in the horizontal direction becomes large, and the field delay circuit 16 or the like is used. Reduces field flicker near the critical horizontal resolution when not in use. Furthermore, in the first embodiment, one line's worth of image information is obtained from two adjacent lines within the same field, whereas in the second embodiment, one line's worth of image information is obtained from two adjacent lines within one frame. Although the resolution is slightly lowered, field flicker near the limit horizontal resolution is reduced and false signals are also less likely to occur.

なお、本発明はインタニライン転送方式ＣＯＤ拠像素子
に限らず、他のどのような固体撮像素子を用いた装置に
も適用できる。例えばＭＯ８形撮像素子を用いた場合に
は水平及び垂直走査信号の発生を所定の順序とするだけ
で上記実施例に示す如き処理を行なう必要はない。Note that the present invention is applicable not only to an intaniline transfer type COD imaging device but also to a device using any other solid-state imaging device. For example, when an MO8 type image pickup device is used, it is not necessary to perform the processing shown in the above embodiments simply by generating the horizontal and vertical scanning signals in a predetermined order.

発明の効果 上述の如く、本発明になる固体撮像装置は、撮像素子を
光学系の光軸を中心として回転させ光学系に対して傾け
、撮像素子の各画素より得られる信号を光学系を基準と
する水平走査線に沿って順次読み出して隣接する水平走
査線の空間的サンプル点の位相をずらし、隣接する水平
走査線夫々より読み出される信号より１水平走査線分の
画像信号を合成するため、１水平走査線の画素数を見掛
上従来の１．４倍程度増加させ、水平解像度を１．４倍
程度向上されることができ、また、上記隣接する水平走
査線が１フレーム内で隣接するものとした場合５、つま
りフィールドメモリのものにおいては水平力つのアバニ
チャ効果が大となり、フィールド遅延回路・を省略した
場合でも限界水平解像度付近でのフィールドフリッカの
発生する割合禄少ない等の特長を有している。Effects of the Invention As described above, the solid-state imaging device of the present invention rotates the imaging element around the optical axis of the optical system and tilts it with respect to the optical system, and the signals obtained from each pixel of the imaging element are referenced to the optical system. In order to sequentially read along a horizontal scanning line, shift the phase of spatial sample points of adjacent horizontal scanning lines, and synthesize image signals for one horizontal scanning line from the signals read from each of the adjacent horizontal scanning lines, The number of pixels in one horizontal scanning line can be increased by approximately 1.4 times compared to the conventional method, and the horizontal resolution can be improved by approximately 1.4 times. In case 5, that is, in the field memory type, the horizontal force aberration effect becomes large, and even if the field delay circuit is omitted, the probability of field flicker occurring near the limit horizontal resolution is small. have.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図及び第３図は本発明装置の各実施例のブロック系
統図、第２図は第１図示の装置の各部の信号波形図、第
４図は撮像素子の一例の構造を示す図である。 ２ａ、２ｂ・・・光電変換素子、３ａ、３ｂ・・・画素
、５．１５・・・撮像素子、５ａ、１５ａ・・・撮像部
、５ｂ、１５ｂ・・・垂直転送部、５０，１５０・・・
水平転送部、６・・・パルス発生器、７，８・・・増幅
器、９゜１１．１３．１８・・・スイッチ、１０．１２
．１６゜１７・・・遅延回路、１４・・・端子。1 and 3 are block diagrams of each embodiment of the device of the present invention, FIG. 2 is a signal waveform diagram of each part of the device shown in FIG. 1, and FIG. 4 is a diagram showing the structure of an example of an image sensor. be. 2a, 2b...Photoelectric conversion element, 3a, 3b...Pixel, 5.15...Imaging element, 5a, 15a...Imaging section, 5b, 15b...Vertical transfer section, 50,150.・・・
Horizontal transfer section, 6... Pulse generator, 7, 8... Amplifier, 9°11.13.18... Switch, 10.12
．． 16゜17...Delay circuit, 14...Terminal.

Claims (3)

【特許請求の範囲】[Claims] （１）撮像素子を光学系の光軸を中心として回転させ該
光学系に対して傾け、該撮像素子の各画素より得られる
信号を該光学系を基準とする水平走査線に沿って順次読
み出して隣接する水平走査線の空間的サンプル点の位相
をずらし、該隣接する水平走査線夫々より読み出される
信号より１水平走査線分の画像信号を合成することを特
徴とする固体撮像装置。(1) The image sensor is rotated around the optical axis of the optical system and tilted with respect to the optical system, and the signals obtained from each pixel of the image sensor are sequentially read out along a horizontal scanning line with the optical system as a reference. A solid-state imaging device characterized in that the phases of spatial sample points of adjacent horizontal scanning lines are shifted, and an image signal for one horizontal scanning line is synthesized from signals read from each of the adjacent horizontal scanning lines. （２）該隣接する水平走査線は、１フィールド内で隣接
することを特徴とする特許請求の範囲第１項記載の固体
撮像装置。(2) The solid-state imaging device according to claim 1, wherein the adjacent horizontal scanning lines are adjacent within one field. （３）該隣接する水平走査線は、１フレーム内で隣接す
ることを特徴とする特許請求の範囲第１項記載の固体撮
像装置。(3) The solid-state imaging device according to claim 1, wherein the adjacent horizontal scanning lines are adjacent within one frame.