JPS613575A - Solid-state image pickup device - Google Patents
Solid-state image pickup deviceInfo
- Publication number
- JPS613575A JPS613575A JP59124808A JP12480884A JPS613575A JP S613575 A JPS613575 A JP S613575A JP 59124808 A JP59124808 A JP 59124808A JP 12480884 A JP12480884 A JP 12480884A JP S613575 A JPS613575 A JP S613575A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- pulse
- pixel
- image pickup
- horizontal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体撮像装置に係り、固体撮像素子の各画素よ
り信号を順次読み出して画像信号を得る固体撮像装置に
関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device that obtains an image signal by sequentially reading signals from each pixel of a solid-state imaging device.
従来の技術及びその問題点
従来より複数の画素夫々で光電変換して得た光電荷を蓄
積し、この光電荷を順次読み出すことにより映像信号を
得る固体撮像素子がある。BACKGROUND ART Conventionally, there is a solid-state image sensor that accumulates photocharges obtained by photoelectric conversion in each of a plurality of pixels and sequentially reads out the photocharges to obtain a video signal.
この固体撮像素子は数II四方の受光面に複数の画素が
形成される。例えば従来のフレーム蓄積形インターライ
ン転送方式COD (チャージ・カップルド・ディバイ
ス)撮像素子は第4図に示す如く、各画素3a、3b夫
々は光電変換部(フォト′ダイオード又はフォトトラン
ジスタ) 2a 、 2bと、斜線で示す垂直転送CC
D1a、1bとより構成され、各画素3a 、3b等は
総て現在のIC技術では例えば縦13.5μm×横23
μm程度の面積を有している。このため受光面に形成さ
れる画素数が不足し、垂直及び水平解像度、特に水平解
像度が不充分であるという問題点があった。In this solid-state image sensor, a plurality of pixels are formed on a light-receiving surface of several II squares. For example, in a conventional frame storage type interline transfer type COD (charge coupled device) image sensor, as shown in FIG. and vertical transfer CC indicated by diagonal lines.
D1a, 1b, and each pixel 3a, 3b, etc. has a size of, for example, 13.5 μm in height x 23 μm in width using current IC technology.
It has an area of about μm. Therefore, the number of pixels formed on the light-receiving surface is insufficient, resulting in an insufficient vertical and horizontal resolution, especially the horizontal resolution.
そこで、本発明は、am素子を光学系に対して傾け、隣
接する水平走査線夫々の信号より1水平走査線分の画像
信号を合成することにより、上記問題点を解決した撮像
素子を提供することを目的とする。Therefore, the present invention provides an image sensor that solves the above problems by tilting the AM element with respect to the optical system and combining the image signals of one horizontal scanning line from the signals of adjacent horizontal scanning lines. The purpose is to
問題点を解決するための手段及び作用
本発明は、撮像素子を光学系の光軸を中心として回転さ
せ光学系に対して傾け、撮像素子の各画素より得られる
信号を光学系を基準とする水平走査線に沿って順次読み
出して隣接する水平走査線の空間的サンプル点の位相を
ずらし、隣接する水平走査線夫々より読み出される信号
より1水平走査線分の画像信号を合成する構成としたも
のであり、第1図以下と共にその各実施例につき説明す
る。Means and Effects for Solving the Problems The present invention rotates the image sensor around the optical axis of the optical system and tilts it with respect to the optical system, and the signals obtained from each pixel of the image sensor are based on the optical system. It is configured to sequentially read out along a horizontal scanning line, shift the phase of spatial sample points of adjacent horizontal scanning lines, and synthesize image signals for one horizontal scanning line from the signals read out from each of the adjacent horizontal scanning lines. Each embodiment will be explained with reference to FIG.
実施例
第1図は本発明になる撮像装置の第1実施例のブロック
系統図を示す。同図中、5はフレーム蓄積形インターラ
イン転送方式CCD撮像素子であり、搬像部5aと垂直
転送部5bと水平転送部5Cとより大略構成されている
。この撮像部5aは′第1図においては奇数ラインの画
素a1〜a42゜偶数ラインのb1〜b35を示してい
る。なお、第1図では1フイ一ルド分の画素のみを示し
、次フィールドの画素は画素a+ −a42. b+
〜t)35夫々の間に位置している。撮像素子5は光
学系に対して光軸を中心として、例えば45度回転した
状態で配置されており、撮像部5aの各画素の画素信号
を光学系を基準として水平方向(a+〜aB 。Embodiment FIG. 1 shows a block system diagram of a first embodiment of an imaging apparatus according to the present invention. In the figure, reference numeral 5 denotes a frame accumulation type interline transfer type CCD image sensor, which is roughly composed of an image carrier section 5a, a vertical transfer section 5b, and a horizontal transfer section 5C. In this image pickup section 5a, in FIG. 1, pixels a1 to a42 on odd lines and b1 to b35 on even lines are shown. In addition, in FIG. 1, only the pixels of one field are shown, and the pixels of the next field are pixels a+ -a42 . b+
~t) 35 respectively. The image sensor 5 is arranged to be rotated, for example, by 45 degrees about the optical axis with respect to the optical system, and the pixel signal of each pixel of the image sensor 5a is transmitted in the horizontal direction (a+ to aB) with the optical system as a reference.
b+ −b7・・・)に読み出す場合には、奇数ライン
の空・間約サンプル点(画素a1〜a7.aB〜a、
、・・・の夫々の位置)と、偶数ラインの空間的サンプ
ル点く画素b1〜b7.bg〜b14.・・・の夫々の
位置)との位相は略180度ずれるよう設定されている
。即ち、奇数(又は偶数)フィールド夫々の属する奇数
ラインの画素が偶数ラインの画素の間に入り込むような
配列をとっている。従って、撮像部5a及び垂直転送部
5bとにパルス信号発生器6よりの奇数フィールド転送
用(又は偶数フィールド転送用)の垂直転送パルスφv
O(又はφVε)が供給されると、画素a1の蓄積電荷
である画素信号は画素bl 、a9 + b9 +a
+7. ba7. aX5. bs、 a33
. b33. aaの順に転送され、同様にして画
素a7の画素信号は画素b7及び垂直転送部5bの段の
01.(jz。b+ -b7...), sample points (pixels a1 to a7. aB to a,
, . . .) and the pixels b1 to b7 . bg~b14. ...) are set to be out of phase by approximately 180 degrees. That is, the arrangement is such that the pixels on the odd lines to which each odd (or even) field belongs are located between the pixels on the even lines. Therefore, the vertical transfer pulse φv for odd field transfer (or even field transfer) from the pulse signal generator 6 is applied to the imaging section 5a and the vertical transfer section 5b.
When O (or φVε) is supplied, the pixel signal which is the accumulated charge of pixel a1 becomes pixel bl, a9 + b9 + a
+7. ba7. aX5. bs, a33
.. b33. Similarly, the pixel signal of pixel a7 is transferred in the order of pixel b7 and 01... of the vertical transfer section 5b. (jz.
C4、06、Cg 、 O12,016,0に、C2
5の順に転送される。また、画素a田〜a41夫々の画
素信号はパルス信号発生器6よりのブロックゲートパル
スφBG+が供給されると水平転送部5Cの水平転送C
CD 5c、の各段d1〜d6に移送され、水平転送C
CD 5c、はパルス信号発生器6よりの水平転送パル
スφH1の供給により第1段d1から第6段d6方向に
画素信号を順次転送し、第6段d6より画素信号が出力
される。同様にして画素a42及び垂直転送部5bの最
終段021〜a75夫々の画素信号はブロックゲートパ
ルスφ8G2の供給により水平転送CC,D 5C2の
各段el −86に移送され、この画素信号は水平転送
パルスφH2の供給により第1段e1から第6段e6方
向に順次転送されて第6段e6より出力される。C4,06,Cg, O12,016,0, C2
Transferred in the order of 5. Further, when the block gate pulse φBG+ from the pulse signal generator 6 is supplied, the pixel signals of the pixels a to a41 are horizontally transferred to the horizontal transfer circuit C of the horizontal transfer section 5C.
CD 5c, is transferred to each stage d1 to d6 of horizontal transfer C
The CD 5c sequentially transfers pixel signals from the first stage d1 to the sixth stage d6 by supplying the horizontal transfer pulse φH1 from the pulse signal generator 6, and the pixel signal is output from the sixth stage d6. Similarly, the pixel signals of the pixel a42 and the final stage 021 to a75 of the vertical transfer section 5b are transferred to each stage el-86 of the horizontal transfer CC, D5C2 by supplying the block gate pulse φ8G2, and this pixel signal is By supplying the pulse φH2, the signal is sequentially transferred from the first stage e1 to the sixth stage e6 and outputted from the sixth stage e6.
水平転送CCD 5c、より出力された画素信号は出力
回路7を通してスイッチ9の端子9aに供給され、水平
転送CCD5C2よりの画素信号は出力回路8を通して
端子9bに供給される。スイッチ9はパルス発生器6よ
りのスイッチングパルスφs1がLレベルのとき端子9
aよりの画素信号を端子9Cより取り出し、Hレベルの
とき端子9bよりの画素信号を取り出す。スイッチ9の
端子9Cより取出された画素信号は遅延回路510によ
って水平転送パルスφH1,φH2の周期 、TφHの
半分の時間(1/2TφH)遅延されてスイッチ11の
端子11aに供給されると共に、そのままスイッチ11
の端子11bに供給される。The pixel signal output from the horizontal transfer CCD 5c is supplied to the terminal 9a of the switch 9 through the output circuit 7, and the pixel signal from the horizontal transfer CCD 5C2 is supplied to the terminal 9b through the output circuit 8. The switch 9 is connected to the terminal 9 when the switching pulse φs1 from the pulse generator 6 is at L level.
The pixel signal from terminal 9C is taken out from terminal 9C, and the pixel signal from terminal 9b is taken out when it is at H level. The pixel signal taken out from the terminal 9C of the switch 9 is delayed by the period of the horizontal transfer pulses φH1, φH2 and half the time of TφH (1/2TφH) by the delay circuit 510, and is supplied to the terminal 11a of the switch 11, and is then supplied to the terminal 11a of the switch 11 as it is. switch 11
is supplied to the terminal 11b of the terminal 11b.
スイッチ11はパルス信号発生器6より供給されるスイ
ッチングパルスφS2がHレベル(又はLレベル)のと
き端子11a (又は11b)よりの画素信号を端子1
1cより取り出すにのスイッチングパルスφS2は垂直
転送パルスφVO又はφVεを1/2分周したものであ
り、例えば奇数ライン(画素a1〜a7,88〜aI4
等)で得られた画素信号が水平転送CCD 5(j+
、 5’02より出力されているときHレベルとなる信
号である。The switch 11 transfers the pixel signal from the terminal 11a (or 11b) to the terminal 1 when the switching pulse φS2 supplied from the pulse signal generator 6 is at H level (or L level).
The switching pulse φS2 to be extracted from 1c is obtained by dividing the vertical transfer pulse φVO or φVε by 1/2.
The pixel signals obtained by the horizontal transfer CCD 5 (j+
, 5'02, this signal becomes H level.
スイッチ11より取り出された画素信号は遅延回路12
で垂直転送パルスφvO1φVεの周期TH’(=1水
平走査期間)だけ遅延されてスイッチ13の端子13a
に供給されると共に、そのままスイッチ13の端子13
bに供給される。スイッチ13にはパルス信号発生器6
よりスイッチングパルスφS3が供給されている。スイ
ッチングパルスφS3は水平転送パルスφH1,φH2
と同一周波数でデユーティ比50%のパルスである。The pixel signal taken out from the switch 11 is sent to the delay circuit 12.
The terminal 13a of the switch 13 is delayed by the period TH' (=1 horizontal scanning period) of the vertical transfer pulse φvO1φVε.
is supplied to the terminal 13 of the switch 13 as it is.
b. The switch 13 has a pulse signal generator 6
The switching pulse φS3 is supplied from the switching pulse φS3. Switching pulse φS3 is horizontal transfer pulse φH1, φH2
It is a pulse with the same frequency as , and a duty ratio of 50%.
スイッチ13は上記スイッチングパルスφS3のHレベ
ル期間に端子13aよりの画素信号、を端子130より
取り出し、Lレベル期間に端子13bよりの画素信号を
端子13cより取り出す。The switch 13 takes out the pixel signal from the terminal 13a from the terminal 130 during the H level period of the switching pulse φS3, and takes out the pixel signal from the terminal 13b from the terminal 13c during the L level period.
スイッチ13の端子130より取り出された画素信号は
遅延回路17で時間1/4TφHM延されてスイッチ1
8の端子18aに供給されると共に、そのままスイッチ
18の端子18bに供給される。スイッチ18にはパル
ス信号発生器6よりスイッチングパルスφS4が供給さ
れている。このスイッチングパルスφs4は例えば奇数
フィールドの走査時にHレベルとなり偶数フィールドの
走査時にLレベルとなる如く1フィールド毎に反転する
パルスであり、スイッチ18はそのHレベル期間に端子
18aよりの画素信号を端子18Gより取り出し、Lレ
ベル期間に端子18bよりの画素信号を端子18cより
取り出す。これによってフィールド毎に生じる時間1/
4TφHのオフセットを補正する。この端子18cより
の画素信号は端子14を介して出力される。The pixel signal taken out from the terminal 130 of the switch 13 is delayed for a time of 1/4TφHM by the delay circuit 17 and then sent to the switch 1.
8 is supplied to the terminal 18a of the switch 18, and also supplied to the terminal 18b of the switch 18 as it is. The switch 18 is supplied with a switching pulse φS4 from the pulse signal generator 6. This switching pulse φs4 is a pulse that is inverted every field, such that it becomes H level when scanning an odd field and becomes L level when scanning an even field, and the switch 18 connects the pixel signal from the terminal 18a to the terminal during the H level period. 18G, and the pixel signal from the terminal 18b is taken out from the terminal 18c during the L level period. This results in a time of 1/
Correct the offset of 4TφH. The pixel signal from this terminal 18c is outputted via the terminal 14.
なお、スイッチ13の代わりに単なる加算器を用いても
同様の効果が期待できる。Note that the same effect can be expected even if a simple adder is used instead of the switch 13.
ここで、例えばグレースケール撮像時の奇数フィールド
の読出しについて説明する。パルス信号発生器6は第2
図(A)に示す如ぎ、その周波数FφV9周期TφVが
Fφv = 1 /Tφv = (
1)Tφv =T+ −(TS /NH) ・
・・■ )但しTHは水平走査期間、Ts
は水平映像期間、NHは1ライン当りの光電変換素子数
で表わされる垂直転送パルスφVOと、パルスφVOと
同一周期でこれより位相が遅れた第2図(B)に示すブ
ロックゲートパルスφ8G2と、パルスφVOと同一周
期でこれより位相が進んだブロックゲートパルスφ8G
+を発生する。つまりパルスφVO,φBG+、φBQ
zは相互の位相関係が一定で水平走査期間に対して1画
素分に相当する時間だけ周期が短かいパルスである。ま
た、パルス信号発生器6はブロックゲートパルスφBG
2の発生より微小時間後からパルスφVOの立上がり直
前までの所定期間に第2図(D)に示す水平転送パルス
φH2を発生し、またブロックゲートパルスφBG+の
発生より微小時間後(パルスφVOの立上がり直後)か
ら次のブロックゲートパルスφ8G+の発生に先行する
所定期間に水平転送パルスφH1を発生する。上記ブロ
ックゲートパルスφ8G2 (又はφec+)より水平
転送パルスφH2″(又はφH1)の発生開始までの微
小時間は、水平転送CCD’5C2、5c、夫々で画素
信号の電荷に影響がでない程度に短かいII間である。Here, for example, reading of odd fields during grayscale imaging will be described. The pulse signal generator 6 is the second
As shown in Figure (A), the frequency FφV9 period TφV is Fφv = 1 /Tφv = (
1) Tφv = T+ − (TS /NH) ・
...■) However, TH is the horizontal scanning period, Ts
is a horizontal video period, NH is a vertical transfer pulse φVO expressed by the number of photoelectric conversion elements per line, and a block gate pulse φ8G2 shown in FIG. Block gate pulse φ8G which has the same period as pulse φVO and whose phase is more advanced than pulse φVO.
+ is generated. In other words, pulses φVO, φBG+, φBQ
z is a pulse whose mutual phase relationship is constant and whose cycle is short by a time corresponding to one pixel with respect to the horizontal scanning period. Further, the pulse signal generator 6 generates a block gate pulse φBG.
The horizontal transfer pulse φH2 shown in FIG. 2(D) is generated during a predetermined period from a minute time after the generation of block gate pulse 2 to just before the rise of pulse φVO, and a minute time after the generation of block gate pulse φBG+ (at the rise of pulse φVO). Horizontal transfer pulse φH1 is generated during a predetermined period preceding the generation of the next block gate pulse φ8G+. The minute time from the block gate pulse φ8G2 (or φec+) to the start of generation of the horizontal transfer pulse φH2'' (or φH1) is short enough to not affect the charge of the pixel signal in each of the horizontal transfer CCD'5C2 and 5c. It is between II.
この水平転送パルスφ1−11.φH2夫々の発生期間
における周期TφHは次式の如く表わされる。This horizontal transfer pulse φ1-11. The period TφH during each generation period of φH2 is expressed as in the following equation.
TφH=Ts/NH・・・■
但しNHは1ラインの対画素数(この場合NH=8)、
φH1,φH2の発生期間は常に一定であり、その発生
期間は水平映像期間より大である。TφH=Ts/NH...■ However, NH is the number of pixels per line (NH=8 in this case),
The period of occurrence of φH1 and φH2 is always constant, and the period of occurrence is longer than the horizontal video period.
更に、パルス信号発生器6は、水平転送部5Cに隣接す
るラインa36〜a4!の画素信号の転送時において、
水平転送パルスφH2の発生開始よりTφH遅れて立上
がり、かつパルスφH2の発生終了と同時に立下がり、
次のラインb29〜b35の画素信号の転送時ではパル
スφH2の発生開始より2TφH遅れて立上がり同様に
してライン毎に立上がりがTφHずつ順次遅れていくス
イッチングパルスφSlを発生する。つまりスイッチン
グパルスφs+は、周期がφVO,φ8G1゜φBG2
夫々と同一でデユーティ比がライン毎に変化するもので
、ラインa311〜a42近傍のラインの読み出し時に
は第2図(F)に示す如き波形であり、ラインl1ls
〜b2+近傍のラインでは第2図(G)に示す如くなり
、ライン81〜−a8近傍のラインでは第2図(H)に
示す如くなる。Further, the pulse signal generator 6 connects the lines a36 to a4! adjacent to the horizontal transfer section 5C! When transferring pixel signals,
It rises with a delay of TφH from the start of generation of horizontal transfer pulse φH2, and falls simultaneously with the end of generation of pulse φH2,
When transferring the pixel signals of the next lines b29 to b35, a switching pulse φSl is generated whose rise is delayed by 2TφH from the start of generation of the pulse φH2, and similarly, the rise is sequentially delayed by TφH for each line. In other words, the switching pulse φs+ has a period of φVO, φ8G1°φBG2
The duty ratio is the same for each line, and the duty ratio changes for each line.When reading lines near lines a311 to a42, the waveform is as shown in FIG. 2(F), and the line l1ls
The line in the vicinity of ~b2+ is as shown in FIG. 2(G), and the line in the vicinity of line 81 to -a8 is as shown in FIG. 2(H).
ライン838〜a42の画素信号については、ブロック
ゲートパルスφBG2のパルスP1により画素a42の
画素信号がCCD 5C2の段eIに垂直転送され、こ
の後第2図(F)のスイッチングパルスφs1がLレベ
ルの期間に供給される水平転送パルスφH2によって画
素a42の画素信号は段e6まで転送(空送り)される
。この後パルスφSlがHレベルとなると共にこの画素
a42の画素信号はCCD 5C2より出力されスイッ
チ9より出力される。また、ブロックゲートパルスφB
CIのパルスP2によって画素836〜a41夫々の画
素信号はC,CD 5C+の各段に移相され、水平転送
パルスφH1の発生開始と同時にスイッチングパルスφ
S1がLレベルとなることにより、画素a41.aa、
・・・a37.a33夫々の画素信号が順次スイッチ9
より出力される。つまり、ライン83B”−’a42近
傍のラインの画素信号の波形が第2図(I)に示す如き
ものとすると、期間T+はC0D5C2より出力された
信号であり、期mT2はCCD 5c、より出力された
ものである。Regarding the pixel signals of lines 838 to a42, the pixel signal of pixel a42 is vertically transferred to the stage eI of CCD 5C2 by the pulse P1 of the block gate pulse φBG2, and then the switching pulse φs1 of FIG. 2(F) goes to the L level. The pixel signal of the pixel a42 is transferred (idle feed) to the stage e6 by the horizontal transfer pulse φH2 supplied during the period. Thereafter, the pulse φSl becomes H level and the pixel signal of this pixel a42 is output from the CCD 5C2 and then from the switch 9. In addition, block gate pulse φB
The pixel signals of the pixels 836 to a41 are phase-shifted to each stage of C, CD5C+ by the CI pulse P2, and at the same time as the horizontal transfer pulse φH1 starts to be generated, the switching pulse φ
When S1 becomes L level, pixel a41. aa,
...a37. The pixel signals of each a33 are sequentially sent to the switch 9.
It is output from In other words, if the waveform of the pixel signal of the line near line 83B''-'a42 is as shown in FIG. 2(I), period T+ is the signal output from C0D5C2, and period mT2 is the signal output from CCD 5c. It is what was done.
同様にしてラインbls〜b21の画素信号はCCD5
c、 、 5c2の段d4〜d6 、 e+ 〜e4
に移送されるが、この場合にはスイッチング信号φSt
は第2図(、G )に示す如くなり、これによって画素
b21.b20.・・・、 bu6. bl4で得
られた画素信号が順次スイッチ9より出力される。この
。Similarly, the pixel signals of lines bls to b21 are transmitted to the CCD5.
c, , stages d4 to d6 of 5c2, e+ to e4
In this case, the switching signal φSt
becomes as shown in FIG. 2 (,G), and as a result, pixels b21. b20. ..., bu6. The pixel signals obtained in bl4 are sequentially output from the switch 9. this.
ときの画素信号波形が第2図(1)の如き場合、期間T
3はCCD 5C2より出力され期間T4はC(、D5
c、より出力される。またラインa、〜a8の画素信号
はCCD 5cI、 5C2の段da 。If the pixel signal waveform is as shown in Fig. 2 (1), the period T
3 is output from CCD 5C2, and period T4 is C(,D5
c, is output from. Also, pixel signals of lines a and a8 are sent to stages da of CCDs 5cI and 5C2.
81〜e6に移送されるが、この場合にはスイッチング
信号φS1は第2図(H)に示1如くなり、これによっ
て画素aB、ay、・・・、al、a+で得られた画素
信号が順次ス゛イツチ9より出力される。このときの画
素信号波形が第2図(I)の如 □き場合、期間
T5はCCD 5c2より画素信号が出力され、期間T
6はCCD 5c、より出力される。81 to e6, but in this case, the switching signal φS1 becomes as shown in FIG. The signals are sequentially output from the switch 9. If the pixel signal waveform at this time is as shown in Figure 2 (I), the pixel signal is output from the CCD 5c2 during the period T5, and during the period T
6 is output from the CCD 5c.
この後、偶数ライン(bl”−fly、b6〜b14等
)の画素信号は遅延回路10で1/2TφHだけ遅延せ
しめられる。更に、スイッチ11よりの画素信号とこの
信号をTφVだけ遅延した画像信号とが画面の垂直相関
性を仮定しスイッチング信号φs3によって交互に切換
出力される。これによって、ラインb2]〜bffiの
画像情報として画素b5. au、 b34.
a41. b33. a@、 b32゜an、’
b3t、 a3B、 ba)、 a:+7.
bs、 aaaの画素信号が順次出力され、またライ
ンa1〜a7の画像信号として画素by 、 ay
+’ ba、+ as 。After this, the pixel signals of even lines (bl"-fly, b6 to b14, etc.) are delayed by 1/2TφH in the delay circuit 10. Furthermore, the pixel signal from the switch 11 and the image signal obtained by delaying this signal by TφV are alternately switched and outputted by the switching signal φs3 assuming vertical correlation of the screen.As a result, pixels b5.au, b34.
a41. b33. a@, b32゜an,'
b3t, a3B, ba), a:+7.
Pixel signals of bs and aaa are sequentially output, and pixel signals of by and ay are output as image signals of lines a1 to a7.
+' ba, + as.
bs、 as、 ba、 a4. ba、
a3. bl。bs, as, ba, a4. ba,
a3. bl.
al、b、、alの画素信号が順次出力される。Pixel signals al, b, , al are sequentially output.
このように撮像素子5を光軸より回転させることによっ
て1ライン当りの画素の数は略147となるが、隣接す
るラインの各画素の位置は互いに180度ずれるため隣
接する2ラインの画素によって画面の垂直相関性を仮定
することにより1ライン分の画像情報を得ることができ
る。つまり1ラインの画素の数を2倍化でき、従って従
来に比して1ラインの画素の数は見掛上1.4倍程度と
なり、水平解像度は従来の1.4倍程度に・向上する。By rotating the image sensor 5 from the optical axis in this way, the number of pixels per line becomes approximately 147, but since the positions of each pixel in adjacent lines are shifted by 180 degrees from each other, the pixels in two adjacent lines Image information for one line can be obtained by assuming vertical correlation of . In other words, the number of pixels in one line can be doubled, so the number of pixels in one line is approximately 1.4 times that of the conventional method, and the horizontal resolution is improved to approximately 1.4 times that of the conventional method. .
第3図は本発明装置の第2実施例のブロック系統図を示
す。同図中、第1図と同一部分には同一符号を付し、そ
の説明を省略する。第3図中、15はフィールド蓄積形
インターライン転送方式CCD撮像素子であり、画素f
+ % f35. 0t〜<135で構成される撮像部
15aと、垂直転送部15bと、水平転送COD 15
G+ 、 15C2よりなる水平転送部15cとより構
成されている。この撮像素子15は光学系に対して光軸
を中心に略45度回転せしめられている。即ち一方のフ
ィールドに属する画素が他方のフィールドに属する画素
の間に入り込むような配列である。この撮像素子15は
垂直転送パルスφVOが供給されると奇数フィールドで
は画素f1 とO+、fzとIJ2 。FIG. 3 shows a block system diagram of a second embodiment of the device of the present invention. In the figure, the same parts as in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted. In FIG. 3, 15 is a field accumulation type interline transfer type CCD image sensor, and the pixel f
+% f35. An imaging unit 15a composed of 0t to <135, a vertical transfer unit 15b, and a horizontal transfer COD 15
G+, and a horizontal transfer section 15c consisting of 15C2. This image sensor 15 is rotated approximately 45 degrees about the optical axis with respect to the optical system. That is, the arrangement is such that pixels belonging to one field fit between pixels belonging to the other field. When this image sensor 15 is supplied with the vertical transfer pulse φVO, the pixels f1 and O+, and fz and IJ2 in the odd field.
・・・fy+とgI夫々の蓄積電荷が加算されて転送さ
れる。上記画素t1 とglの加算画素信号はパルスφ
voによって画素I9. fy、 f211.
f33゜[41と順次転送され、画素f7と07の加算
画素信号は垂直転送部15bの段CI、C3,C5゜C
IOの順に転送される。また、偶数フィールドでは垂直
転送パルスφVEが供給されると、画素g1とfs、
’(12とf+o 、 −、gaとfI4,0°。...The accumulated charges of fy+ and gI are added and transferred. The sum pixel signal of the above pixels t1 and gl is the pulse φ
pixel I9. fy, f211.
The added pixel signals of pixels f7 and 07 are sequentially transferred from f33°[41 to stages CI, C3, C5°C of the vertical transfer section 15b.
Transferred in IO order. Furthermore, in an even field, when the vertical transfer pulse φVE is supplied, pixels g1 and fs,
'(12 and f+o, -, ga and fI4,0°.
(+27とf35夫々の蓄積電荷が加算されてQy 。(The accumulated charges of +27 and f35 are added to give Qy.
g鋳、 g2+、 02B、 029〜(+35
とともに転送される。画素g1 とfsの加算画素信号
はパルスφVEによって09 、 (JI7. (
125,033と転送される。水平転送部15cは第1
図示の水平転送部5Cと同様に動作する。つまり、奇数
フィールドの各ラインの空間的サンプル点(例えば画素
f1とO+、f2と(12、・・・の中心位置)と偶数
フィールドの各ラインの空間的サンプル点(例えば画素
Q+ トfa、 02と fs、・・・の中心位置)
との位相は略180痕ずれるよう設定されている。g casting, g2+, 02B, 029~(+35
will be transferred along with the The sum pixel signal of pixel g1 and fs is 09, (JI7. (
It is transferred as 125,033. The horizontal transfer section 15c is the first
It operates in the same way as the illustrated horizontal transfer unit 5C. In other words, the spatial sample points of each line of the odd field (for example, the center positions of pixels f1 and O+, f2 and (12, . . . )) and the spatial sample points of each line of the even field (for example, the center positions of pixels f1 and O+, f2 and (12, . . . ) and fs, ... center position)
The phase is set to be shifted by approximately 180 traces.
パルス信号発生器6は例えば垂直転送パルスφVOを発
生している奇数フィールドの走査時にHレベルとなり偶
数フィールドの走査時にLレベルとなるスイッチング信
号φs4を発生してスイッチ11に供給し、そのスイッ
チングを制御する。The pulse signal generator 6 generates, for example, a switching signal φs4 which becomes H level when scanning an odd field while generating a vertical transfer pulse φVO and becomes L level when scanning an even field, and supplies it to the switch 11 to control the switching. do.
これによってスイッチ11からは奇数フィールドの画素
信号が偶数フィールドの画素信号に比して1/2TφH
だけ遅延された画素信号が取り出される。このスイッチ
11より取り出された画素信号は例えばフィールドメモ
リ等を用いた遅延回路16において1フイ一ルド期間だ
け遅延された後スイッチ13の端子13aに供給される
と共に、そのままスイッチ13の端子13bに供給され
る。As a result, from the switch 11, the pixel signal of the odd field is 1/2TφH compared to the pixel signal of the even field.
The pixel signal delayed by the amount of time is extracted. The pixel signal taken out from this switch 11 is delayed by one field period in a delay circuit 16 using, for example, a field memory, and then supplied to the terminal 13a of the switch 13, and then supplied to the terminal 13b of the switch 13 as it is. be done.
スイッチ13はスイッチングパルスφs3によってTH
毎に端子13a、13bとを切換接続する。The switch 13 is set to TH by the switching pulse φs3.
The terminals 13a and 13b are switched and connected each time.
これによって例えば偶数フィールドの第1ライン(画素
g1とfs、L;hとf+o、Qsとfl+。This causes, for example, the first line of an even field (pixels g1 and fs, L; h and f+o, Qs and fl+.
g4とf12+Qsとf+3.Qsとf++、gl)の
画像信号として画素o7.o7とf7.f14と+16
.06とf6.f13と!ls、gsとfs 。g4 and f12+Qs and f+3. Qs, f++, gl) as image signals of pixel o7. o7 and f7. f14 and +16
.. 06 and f6. With f13! ls, gs and fs.
f12と(14,(14とf4.fnとQs、Qsとf
s、 h Jニー 02 、 (12トf2. f
s トQ+ + 。f12 and (14, (14 and f4. fn and Qs, Qs and f
s, h J knee 02, (12t f2. f
stoQ+ +.
gl とf1夫々の加算画素信号が順・次取り出され端
子14より出力される。なお、遅延回路16及びスイッ
チ13を省略しても、人間の目で積分され同様の効果を
期待・できる。The added pixel signals of gl and f1 are taken out one after another and outputted from the terminal 14. Note that even if the delay circuit 16 and the switch 13 are omitted, the same effect can be expected as the integration is performed by the human eye.
この場合、第1実施例と同様に杢平解像度が従来のフィ
ールド蓄積形の撮像素子のものに比して1.4倍程度向
上することになる。また、例えば画素f1とglの如く
、光学系に対して斜めに配置された隣接する2つの画素
の加算画素信号が取り出されるため、水平方向のアパー
チャ効果が大となり、フィールド遅延回路16等を用い
ない場合の限界水平解像度付近でのフィールドフリッカ
が減少する。また、第1実施例では同一フィールド内の
隣接2ラインによって1ライン分の画像情報を得るのに
対し、第2実施例では1フレーム内の隣接2ラインによ
って1ライン分の画像情報を得るため垂直解像度が若干
低下するが、限界水平解像度付近でのフィールドフリッ
カは低減され、また偽信号の発生も少ない。In this case, as in the first embodiment, the square resolution will be improved by about 1.4 times compared to that of the conventional field storage type image sensor. Furthermore, since the sum pixel signals of two adjacent pixels arranged diagonally with respect to the optical system, such as pixels f1 and gl, are extracted, the aperture effect in the horizontal direction becomes large, and the field delay circuit 16 or the like is used. Reduces field flicker near the critical horizontal resolution when not in use. Furthermore, in the first embodiment, one line's worth of image information is obtained from two adjacent lines within the same field, whereas in the second embodiment, one line's worth of image information is obtained from two adjacent lines within one frame. Although the resolution is slightly lowered, field flicker near the limit horizontal resolution is reduced and false signals are also less likely to occur.
なお、本発明はインタニライン転送方式COD拠像素子
に限らず、他のどのような固体撮像素子を用いた装置に
も適用できる。例えばMO8形撮像素子を用いた場合に
は水平及び垂直走査信号の発生を所定の順序とするだけ
で上記実施例に示す如き処理を行なう必要はない。Note that the present invention is applicable not only to an intaniline transfer type COD imaging device but also to a device using any other solid-state imaging device. For example, when an MO8 type image pickup device is used, it is not necessary to perform the processing shown in the above embodiments simply by generating the horizontal and vertical scanning signals in a predetermined order.
発明の効果
上述の如く、本発明になる固体撮像装置は、撮像素子を
光学系の光軸を中心として回転させ光学系に対して傾け
、撮像素子の各画素より得られる信号を光学系を基準と
する水平走査線に沿って順次読み出して隣接する水平走
査線の空間的サンプル点の位相をずらし、隣接する水平
走査線夫々より読み出される信号より1水平走査線分の
画像信号を合成するため、1水平走査線の画素数を見掛
上従来の1.4倍程度増加させ、水平解像度を1.4倍
程度向上されることができ、また、上記隣接する水平走
査線が1フレーム内で隣接するものとした場合5、つま
りフィールドメモリのものにおいては水平力つのアバニ
チャ効果が大となり、フィールド遅延回路・を省略した
場合でも限界水平解像度付近でのフィールドフリッカの
発生する割合禄少ない等の特長を有している。Effects of the Invention As described above, the solid-state imaging device of the present invention rotates the imaging element around the optical axis of the optical system and tilts it with respect to the optical system, and the signals obtained from each pixel of the imaging element are referenced to the optical system. In order to sequentially read along a horizontal scanning line, shift the phase of spatial sample points of adjacent horizontal scanning lines, and synthesize image signals for one horizontal scanning line from the signals read from each of the adjacent horizontal scanning lines, The number of pixels in one horizontal scanning line can be increased by approximately 1.4 times compared to the conventional method, and the horizontal resolution can be improved by approximately 1.4 times. In case 5, that is, in the field memory type, the horizontal force aberration effect becomes large, and even if the field delay circuit is omitted, the probability of field flicker occurring near the limit horizontal resolution is small. have.
第1図及び第3図は本発明装置の各実施例のブロック系
統図、第2図は第1図示の装置の各部の信号波形図、第
4図は撮像素子の一例の構造を示す図である。
2a、2b・・・光電変換素子、3a、3b・・・画素
、5.15・・・撮像素子、5a、15a・・・撮像部
、5b、15b・・・垂直転送部、50,150・・・
水平転送部、6・・・パルス発生器、7,8・・・増幅
器、9゜11.13.18・・・スイッチ、10.12
.16゜17・・・遅延回路、14・・・端子。1 and 3 are block diagrams of each embodiment of the device of the present invention, FIG. 2 is a signal waveform diagram of each part of the device shown in FIG. 1, and FIG. 4 is a diagram showing the structure of an example of an image sensor. be. 2a, 2b...Photoelectric conversion element, 3a, 3b...Pixel, 5.15...Imaging element, 5a, 15a...Imaging section, 5b, 15b...Vertical transfer section, 50,150.・・・
Horizontal transfer section, 6... Pulse generator, 7, 8... Amplifier, 9°11.13.18... Switch, 10.12
.. 16゜17...Delay circuit, 14...Terminal.
Claims (3)
光学系に対して傾け、該撮像素子の各画素より得られる
信号を該光学系を基準とする水平走査線に沿って順次読
み出して隣接する水平走査線の空間的サンプル点の位相
をずらし、該隣接する水平走査線夫々より読み出される
信号より1水平走査線分の画像信号を合成することを特
徴とする固体撮像装置。(1) The image sensor is rotated around the optical axis of the optical system and tilted with respect to the optical system, and the signals obtained from each pixel of the image sensor are sequentially read out along a horizontal scanning line with the optical system as a reference. A solid-state imaging device characterized in that the phases of spatial sample points of adjacent horizontal scanning lines are shifted, and an image signal for one horizontal scanning line is synthesized from signals read from each of the adjacent horizontal scanning lines.
することを特徴とする特許請求の範囲第1項記載の固体
撮像装置。(2) The solid-state imaging device according to claim 1, wherein the adjacent horizontal scanning lines are adjacent within one field.
ることを特徴とする特許請求の範囲第1項記載の固体撮
像装置。(3) The solid-state imaging device according to claim 1, wherein the adjacent horizontal scanning lines are adjacent within one frame.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59124808A JPS613575A (en) | 1984-06-18 | 1984-06-18 | Solid-state image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59124808A JPS613575A (en) | 1984-06-18 | 1984-06-18 | Solid-state image pickup device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS613575A true JPS613575A (en) | 1986-01-09 |
Family
ID=14894630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59124808A Pending JPS613575A (en) | 1984-06-18 | 1984-06-18 | Solid-state image pickup device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS613575A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5627571A (en) * | 1979-08-14 | 1981-03-17 | Nec Corp | High-resolution image pickup unit |
JPS57193184A (en) * | 1981-05-25 | 1982-11-27 | Toshiba Corp | Solid-state image pickup device |
JPS5888976A (en) * | 1981-11-20 | 1983-05-27 | Nec Corp | Charge transfer image pickup device |
JPS58111491A (en) * | 1981-12-25 | 1983-07-02 | Nippon Kogaku Kk <Nikon> | Solid-state image pickup device |
JPS58209271A (en) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | Two-dimensional solid-state image pickup device |
JPS58223970A (en) * | 1982-06-23 | 1983-12-26 | Hitachi Ltd | Solid-state image pickup device |
-
1984
- 1984-06-18 JP JP59124808A patent/JPS613575A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5627571A (en) * | 1979-08-14 | 1981-03-17 | Nec Corp | High-resolution image pickup unit |
JPS57193184A (en) * | 1981-05-25 | 1982-11-27 | Toshiba Corp | Solid-state image pickup device |
JPS5888976A (en) * | 1981-11-20 | 1983-05-27 | Nec Corp | Charge transfer image pickup device |
JPS58111491A (en) * | 1981-12-25 | 1983-07-02 | Nippon Kogaku Kk <Nikon> | Solid-state image pickup device |
JPS58209271A (en) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | Two-dimensional solid-state image pickup device |
JPS58223970A (en) * | 1982-06-23 | 1983-12-26 | Hitachi Ltd | Solid-state image pickup device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6519000B1 (en) | Image pickup apparatus with mode switching between a still picture mode and a moving picture mode | |
EP0120678B1 (en) | Color solid-state image sensor | |
US6992714B1 (en) | Image pickup apparatus having plural pixels arranged two-dimensionally, and selective addition of different pixel color signals to control spatial color arrangement | |
JP3088591B2 (en) | Solid-state imaging device and driving method | |
US5274476A (en) | CCD image sensor with photodiodes in a zig-zag pattern and particular transfer gate electrodes formed over channel stop regions and VCCD regions | |
US4875101A (en) | Solid state photovoltaic imaging device with excess charge eliminator | |
JPH0522668A (en) | Solid-state image pickup device | |
JP2776292B2 (en) | Solid-state imaging device | |
US7379107B2 (en) | Image sensor for still or video photography | |
US6687026B1 (en) | Optical scanning apparatus with switchable resolution | |
JP2702982B2 (en) | Imaging device | |
US20070085924A1 (en) | Control circuit for reading out signal charges from main and subsidiary pixels of a solid-state image sensor separately from each other in interlace scanning | |
JP2888719B2 (en) | Driving method of solid-state imaging device | |
JP3008578B2 (en) | Solid-state imaging device | |
JPS613575A (en) | Solid-state image pickup device | |
EP0495521B1 (en) | Solid state imager | |
US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
JPH01165270A (en) | Mos type solid-state image pickup device | |
JP2812990B2 (en) | Solid-state image sensor and signal processing circuit for solid-state image sensor | |
JP3149909B2 (en) | Image sensor | |
JP2703944B2 (en) | Driving method of solid-state imaging device | |
JP2889103B2 (en) | Driving method of solid-state imaging device | |
JP4284783B2 (en) | Solid-state imaging device | |
JPH01125072A (en) | Solid-state image pickup device | |
JPH10327293A (en) | Picture reader |