JPS6134800A - Reading exclusive-use semiconductor memory device - Google Patents
Reading exclusive-use semiconductor memory deviceInfo
- Publication number
- JPS6134800A JPS6134800A JP15481184A JP15481184A JPS6134800A JP S6134800 A JPS6134800 A JP S6134800A JP 15481184 A JP15481184 A JP 15481184A JP 15481184 A JP15481184 A JP 15481184A JP S6134800 A JPS6134800 A JP S6134800A
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- checking
- cell array
- columns
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電気的に書込可能な読み出し専用半導体記憶装
置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an electrically writable read-only semiconductor memory device.
(従来の技術)
電気的に書込可能な読出し専用半導体記憶装置(以下F
ROMという)は使用する人が、任意の内容を簡単に書
込め、且つ安価であるという特iKよシ広く使用されて
いる。複数の論理集積回路で構成されていた論理回路を
LつのFROMに置換えるような使い方もされているが
、との場合、規模は小さくても高速性が強く要請されて
いる。(Prior art) Electrically writable read-only semiconductor memory device (hereinafter referred to as F
ROM (ROM) is widely used especially in iK because the user can easily write arbitrary contents and it is inexpensive. It is also being used to replace a logic circuit composed of a plurality of logic integrated circuits with L FROMMs, but in this case, there is a strong demand for high speed even if the scale is small.
第2図は従来のバイポーラPI’(、OMの一例のブロ
ック図である。FIG. 2 is a block diagram of an example of a conventional bipolar PI' (OM).
この例のバイポーラFROMは、オープン・ベース・ト
ランジスタをメモリ・セルとした256ピ、トウ8出力
のFROMである。ただし、第1図において、書込み系
−回路は省略している。The bipolar FROM in this example is a 256-pin, toe-8 output FROM that uses open base transistors as memory cells. However, in FIG. 1, the write system circuit is omitted.
メモリ・セル−アレイ101は8行32列で構成され、
8行の側はXアドレス入力端子AXO,AXl。The memory cell array 101 consists of 8 rows and 32 columns.
On the 8th row side are X address input terminals AXO and AXl.
AX2からの信号で選択される。32列の側は、8出力
に分れているので1出力分の4列がYアドレス入力端子
AYo、AYIからの信号で選択される。コレで選ばれ
たメモリセルの信号は、出力端子0□〜08に現われる
。チップ・セレクト端子C8を低レベルとすれば中の状
態に関係なく全出力がオフとなる。It is selected by the signal from AX2. Since the 32nd column side is divided into eight outputs, four columns corresponding to one output are selected by signals from the Y address input terminals AYo and AYI. The signals of the memory cells selected here appear at output terminals 0□-08. When the chip select terminal C8 is set to a low level, all outputs are turned off regardless of the internal state.
アドレス入力から出力までの遅延時間tAAが最大とな
る経路は、Xアドレス側ではXアドレス端\
子AXo 、AXI、AX2 からインA−夕123
〜125とインバータ133〜135、更にXデコーダ
106を通り、Xドライバーインバータ140〜147
゜メモリーセル・アレイ 」OL1更にYデコーダ」【
【〜l【8.出力インノく一タ【5【〜158 tl−
通って出力端子01〜08に達する経路である。即ちイ
ンバータを4回通る。The route with the maximum delay time tAA from address input to output is
Child AXo, AXI, AX2 to InA-Yu 123
125, inverters 133 to 135, and further passes through the X decoder 106 to the X driver inverters 140 to 147.
゜Memory cell array "OL1 and Y decoder" [
[~l[8. Output Inno Kuichita [5 [~158 tl-
This is a route that passes through the output terminals 01 to 08 to reach the output terminals 01 to 08. That is, it passes through the inverter four times.
一方、Xアドレス側では、Yアドレス端子AYO。On the other hand, on the X address side, the Y address terminal AYO.
AYlからインバータ121.122とインバータ13
1 、132を通シ、YデコーダIll〜tts。From AYl to inverter 121, 122 and inverter 13
1, 132 through Y decoders Ill-tts.
出力インバータ[51〜158を通って出方端子01〜
08に達する経路で、インバータは3回しか通らない。Output inverter [output terminal 01~ through 51~158
The route to reach 08 passes through the inverter only three times.
従って、遅延時間tAAはXアドレス側の方がインバー
タ1段分だけ速い。しかし、このFROM全体としての
遅延時間は遅い方のXアドレス側の値で決まる。従って
、高速化を計るためにFixアドレス側をなくし、Xア
ドレス側のみとすればよい。このようにするためにはメ
モリーセル・アレイの構成をL行×n列(nは任意、第
1図の例と同機能とするにはn=256)とする。当然
の事ながら、アドレス入力端子はYアドレスだけで、X
アドレス端子は無くなシ、メモリ・セル−アレイの「1
行」は通常動作時は常に選ばれた状態である。一方、F
ROMのメモリ・セルは出荷前は全セルが未書込みであ
るため、メモリ・セルを書込んだシ読出したりする周辺
回路が正常圧動作する事を出荷前に十分チェックするに
は特別な工夫が必要でおる。Therefore, the delay time tAA is faster on the X address side by one inverter stage. However, the delay time of this FROM as a whole is determined by the value on the slower X address side. Therefore, in order to increase the speed, the Fix address side may be eliminated and only the X address side may be provided. In order to do this, the configuration of the memory cell array is set to L rows and n columns (n is arbitrary; n=256 to achieve the same function as the example of FIG. 1). Naturally, the address input terminal is only the Y address, and the
There is no address terminal.
"row" is always selected during normal operation. On the other hand, F
All ROM memory cells are unwritten before shipping, so special measures must be taken to thoroughly check that the peripheral circuitry that writes and reads the memory cells operates at normal pressure before shipping. It's necessary.
通常、メモリ・セル・アレイを構成するメモリ・セルの
列に平行に2列以上のチェック用セル列を含むチェック
用セル・アレイを設け、検査時に選択的に読出し、正し
く読めるかどうかを検査する。1列では十分な検査はで
きない。メモリ・セル・アレイとチェック用セル・アレ
イの関係は第1図に示されている。8行32列のメモリ
・セル・アレイ 101の行及び列と平行に各々2列の
チェック用セル・アレイ102及びi03が設けである
。図中の104u2列入っているチェック用セル・プレ
イ 102の選択回路で、l、9.[05は同様に10
3の選択回路である。このチェック用セル・アレイ 1
02.103は必要な部分の書込みが、製造過程で行な
われている。このチェック用セル・プレイは出荷前等の
検査時に、入出力端子に検査用制御電圧を加えて、選択
的に読出し、デコーダが正常に動作するかをチェックす
る。使用する端子性正規の端子と共用とするので、通常
の使用時に正常動作を妨けないよう、検査用制御電圧は
、正規の論理レベルの許容電圧範囲の外側の一定の電圧
(例えば、バイポーラTTL−FROMでは例えば【0
■)を使用し、この電圧が加わらない限シチェック用選
択回路104及び105は働かないようになっている。Usually, a check cell array including two or more check cell columns is provided in parallel to the memory cell columns that make up the memory cell array, and the cells are selectively read out during testing to check whether they can be read correctly. . A single line cannot perform a sufficient inspection. The relationship between the memory cell array and the check cell array is shown in FIG. Two check cell arrays 102 and i03 are provided parallel to the rows and columns of the memory cell array 101 with 8 rows and 32 columns. In the selection circuit of check cell play 102, which contains two columns 104u in the figure, l, 9. [05 is also 10
3 selection circuit. This check cell array 1
For 02.103, the necessary portions were written during the manufacturing process. This check cell play is performed by applying a test control voltage to the input/output terminals and selectively reading the data at the time of testing before shipping, etc., to check whether the decoder operates normally. Since the terminals used are shared with the regular terminals, the test control voltage must be a constant voltage outside the allowable voltage range of the regular logic level (for example, bipolar TTL) so as not to disturb normal operation during normal use. -For example, in FROM
(2) is used, and the check selection circuits 104 and 105 do not work unless this voltage is applied.
第1図に示すFROMの場合、検査用制御電圧を端子A
YQに与えるとチェック用セル・アレイ 102に入っ
ている2列のうちの片方が選択され、端子AYlに与え
れば同チェックゆセル列のもの片方が選ばれる。端子A
X1ならチェック用セル・アレイ [03の片方、端子
AX2なら同セル列のもう片方が選ばれる。この例のよ
うに、従来複数の列を含むチェック用セル・アレイがあ
るFROMでは、この列の選択をするにあたシ、ある列
とある特定の端子を一対一に対応させていた。従って、
チェック用セル・アレイが例えば2列ある場合には2個
の入力端子を検査用の制御電圧印加端子とする必要がお
る。但し。In the case of the FROM shown in Figure 1, the test control voltage is connected to terminal A.
When applied to YQ, one of the two columns in the check cell array 102 is selected, and when applied to terminal AYl, one of the two columns in the same check cell array is selected. Terminal A
If it is X1, one side of the check cell array [03 is selected; if it is terminal AX2, the other side of the same cell array is selected. As in this example, in a conventional FROM having a check cell array including a plurality of columns, a column is selected in a one-to-one correspondence with a specific terminal. Therefore,
If the check cell array has two columns, for example, it is necessary to use two input terminals as test control voltage application terminals. however.
例えば第1図のYデコーダ1目〜1【8が正常動作する
かどうかを検査する場合、Y側のアドレス入力端子AY
Oe AYlには正規の論理レベルを入れるので制御
用としてL使えない。従って、Yデコーダ+11〜11
8の動作と直接関係のないX側のアドレス入力端子AX
o、AX1.AX2のどれかを検査の制御用端子として
使う。また、通常のPRUMKlつはあるチップ・セレ
クト端子(第1図では端子C8)もアドレスとは無関係
であるから使える。すなわち、Yデコーダをチェックす
るためのチェック用セル列がn列ある場合には、チェツ
ク中セレクト端子、X側アドレス端子合わせて少なくと
もn個必要である。For example, when inspecting whether Y decoders 1 to 1 [8 in Fig. 1 are operating normally, the Y side address input terminal AY
Since a normal logic level is input to Oe AYl, L cannot be used for control. Therefore, Y decoder +11 to 11
Address input terminal AX on the X side, which is not directly related to the operation of 8.
o, AX1. Use one of AX2 as a control terminal for inspection. Further, a certain chip select terminal (terminal C8 in FIG. 1) of the normal PRUMK1 can also be used because it has nothing to do with the address. That is, if there are n check cell columns for checking the Y decoder, at least n check terminals and X-side address terminals are required in total.
しかし、先に述べたような高速性を追及したFROMの
場合、メモリ・セル・アレイがL行n列(nは任意、例
えば256)で構成されるため、第1図で言うXデコー
ダ106は無くなシ、従って、Xアドレス入力端子もな
くなる。上で述べたようにYデコーダのチェック用に2
列以上のチェック用セル・アレイを用いる場合、テップ
・セレクト端子、Xアドレス入力端子含めて2個以上が
必要であるが、この場合、チップ・セレクト端子りつし
か使えない。従って、選択可能なチェック用セル列t−
2列以上置く事ができない。However, in the case of a FROM that pursues high speed as described above, the memory cell array is composed of L rows and n columns (n is arbitrary, for example, 256), so the X decoder 106 in FIG. Therefore, the X address input terminal also disappears. 2 for checking the Y decoder as mentioned above.
When using a check cell array with more than one column, two or more are required including the tip select terminal and the X address input terminal, but in this case, only one chip select terminal can be used. Therefore, selectable check cell string t-
Cannot be placed in more than 2 rows.
(発明が解決しようとする問題点)
以上述べたように、従来技術では、高速性を追及してメ
モリ・セル・プレイの行又は列を1行又は1列としたF
ROMでは、選択可能なチェック用セル列全2行以上設
ける事ができないので、出荷前に十分なデコーダの検査
ができないという問題があった。(Problems to be Solved by the Invention) As described above, in the prior art, in pursuit of high speed, the F
In a ROM, since it is not possible to provide two or more selectable check cell columns, there is a problem in that the decoder cannot be sufficiently inspected before shipping.
本発明の目的は、上記の問題を解決し、高速で且つ、出
荷前に正常に動作するかを十分にチェックできる書込み
可能な読出し専用半導体記憶装置を提供する事にある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a writable read-only semiconductor memory device that can be operated at high speed and that can be thoroughly checked for normal operation before shipping.
(問題点を解決するための手段)
本発明の読出し専用半導体記憶装置は、電気的に書込み
可能な素子を一単位とするメモリ・セルを行列に配置し
て成るメモリ・セルφアレイと、該メモリ・セル・アレ
イの行または列方向に平行に必要な部分が既に書込まれ
たチェック用セル列を複数個含んで構成されるチェック
用セル・アレイと、書込み、読出し、検査時にそれぞれ
必要とする周辺回路と、該周辺回路に接続する複数個の
入力、出力用の端子とを含んで構成される読出し専用半
導体記憶装置において、前記入力、出力用端子のうちの
少くとも一つに接続し、該接続された端子に印加され、
かつ論理レベルとして許容される電圧範囲以外の一定範
囲の検査用制御電圧の値を検出し、この値に応じて前記
複数個のチェック用セル列のうちの任意の一つを選択す
るチェック用セル列選択回路を設けることにより構成さ
れる。(Means for Solving the Problems) A read-only semiconductor memory device of the present invention includes a memory cell φ array in which memory cells each having an electrically writable element as one unit are arranged in a matrix, and A check cell array consists of a plurality of check cell columns in which necessary parts are already written parallel to the row or column direction of the memory cell array, and a check cell array that includes a plurality of check cell columns in which necessary parts are already written in parallel to the row or column direction of the memory cell array, and In a read-only semiconductor memory device comprising a peripheral circuit and a plurality of input and output terminals connected to the peripheral circuit, , applied to the connected terminal,
and a check cell that detects a value of a test control voltage in a certain range other than the voltage range allowed as a logic level, and selects any one of the plurality of check cell strings according to this value. It is constructed by providing a column selection circuit.
本発明は、メモリーセル・アレイは、その行か列の片方
の数が−行か一列である読出し専用半導体記憶装置にお
いて、特に有効である。The present invention is particularly effective in a read-only semiconductor memory device in which a memory cell array has one row and one row.
(実施例) 次に実施例について図面を用いて説明する。(Example) Next, examples will be described using the drawings.
第2図は本発明の一実施例の回路図である。FIG. 2 is a circuit diagram of one embodiment of the present invention.
この実施例では、メモリーセル争アレイ20」は」行2
56列であシ、行と平行にチェック用セル列F1とF2
の2列を含むチェック用セル・アレイ203があシ、他
にYデコーダ2目〜218やインバータ221〜226
,231〜236,251〜258等の周辺回路と複数
の入力・出力用の端子。In this embodiment, memory cell array 20 has row 2
56 columns, check cell columns F1 and F2 parallel to the rows
There is a check cell array 203 including two columns of
, 231-236, 251-258, etc. and a plurality of input/output terminals.
AYo、AY5,0.〜o8.C8がある。書込系の回
路は省略しである。チップ・セレクト端子C8が検査用
制御電圧の入力端子を兼ね、この端子に本発明のチェッ
ク用セル列選択回路に1がつながっている。チップ争セ
レクト端子C8には他に検査時にこのFROMを活性(
読出しが行なえる状態)にするための検査時活性化回路
に2もつ々がっている。図中、Qh(h=r〜3.目l
〜【4)はトランジスタであシ、ペース・エミッタ間電
圧が07V以上でオンする。Dk(k=1,21〜24
)はレベル・シフト−ダイオードで−°りにつき0.7
Vレベル・シフトする。Zz(t=1〜8)は定電圧ダ
イオードであシ、7■以上でオンする(電流を流す)。AYo,AY5,0. ~o8. There is C8. The writing circuit is omitted. The chip select terminal C8 also serves as an input terminal for the test control voltage, and 1 is connected to this terminal to the check cell column selection circuit of the present invention. The chip select terminal C8 is also used to activate this FROM during inspection.
The two are connected to a test activation circuit for setting the data in a readable state. In the figure, Qh (h=r~3.l
~[4] is a transistor and turns on when the voltage between the pace and the emitter is 07V or more. Dk (k=1, 21~24
) is level shift - diode - 0.7 per degree
V level shift. Zz (t=1 to 8) is a constant voltage diode, which turns on (current flows) at 7 or more.
Cm(m=0〜255)はメモリ・セルで1.8n (
rl”1000〜1255 、2000〜2255 )
はチェック用セルアレイ中のセルで、検査に都合が良い
ように書込まれている。Cm (m=0~255) is 1.8n (
rl"1000~1255, 2000~2255)
is a cell in the check cell array, and is written to be convenient for inspection.
次に、このFROMの動作全説明する。この例では、論
理レベルとしてTTLレベルを用いているので高レベル
は3V付近、低レベルは0■付近である。Next, the entire operation of this FROM will be explained. In this example, since the TTL level is used as the logic level, the high level is around 3V and the low level is around 0.
通常の論理レベルの動作時には、チップ・セレクト端子
C8KはOv〜3vの電圧しかかからないので、これに
つながる定電圧ダイオードはすべてオンできず、従って
、インバータ220の出力はチップ・セレクト端子C8
が□vなら高レベル(FROMは活性化)、3■なら低
レベル(FROMは不活性化)となる。この時メモリ・
セルCo〜C255につながるトランジスタQlは、ト
ランジスタQllがオフしているため、オン状態でアシ
、メモリ・セルの読出しができる状態となっている。During normal logic level operation, only a voltage of Ov to 3V is applied to the chip select terminal C8K, so all the constant voltage diodes connected to it cannot be turned on, and therefore the output of the inverter 220 is transferred to the chip select terminal C8.
If it is □v, it is a high level (FROM is activated), and if it is 3■, it is a low level (FROM is inactivated). At this time, memory
Since the transistor Qll connected to the cells Co to C255 is turned off, the transistor Ql is in an on state so that the memory cell can be read.
チェック用セル列Fl、F2につながるトランジスタQ
2.Q3は、ベース電流が来ないため共にオフしておシ
、チxyり用セル51000−81255 。Transistor Q connected to check cell rows Fl and F2
2. Since the base current does not come to Q3, both are turned off.Chixy cell 51000-81255.
8 zooo = 82255は読出せない状態となっ
ている。8 zoooo = 82255 is in a state where it cannot be read.
検査をするためにはチップ・セレクト端子C8に9■以
上の検査用制御電圧をかける。インバータ220の出力
は定電圧ダイオードz8がオンし、トランジスタQ14
がオンするため、論理高レベルとなシ、このFROMは
活性化される。また、トランジスタQllがオンするた
めトランジスタQ1がオフし、正規のメモリセル(Co
−0255)は読めなくなる。代F)Kいずれかのチ
ェック用セル列が選ばれ、読めるようになる。チップ・
セレクト端子C−8にかかる検査用制御電圧が9■なら
、この端子からトランジスタQ12のペースまでの間に
定電圧ダイオード1つとレベルシフトダイオード3つが
入るためトランジスタQ12はオンせず(9V−7V−
0,7Vx3(0,7V)、定電圧タイオートz2はオ
ンするため、トランジスタQ2にはペース電流が流れオ
ンし、チェック用セル列FLが読める状態になる。トラ
ンジスタQ3のベースとチップセレクト端子C8の間に
は定電圧ダイオードが2つ入っているため、オンはでき
ず、チェック用セル列F2は読めない。すなわち、チェ
ック用セル列F」が選択された状態となる。検査用制御
電圧を16Vにすると、今度はトランジスタQ12にペ
ース電流が流れ、オンするためトランジスタQ2はオフ
し、チェック用セル列PLは非選択となる。In order to perform a test, a control voltage for testing of 9.times. or more is applied to the chip select terminal C8. The output of the inverter 220 is turned on by the constant voltage diode z8, and the transistor Q14
is turned on, and this FROM is activated with a logic high level. Also, since the transistor Qll is turned on, the transistor Q1 is turned off, and the normal memory cell (Co
-0255) becomes unreadable. One of the check cell columns (F)K is selected and becomes readable. Chip/
If the test control voltage applied to the select terminal C-8 is 9■, one constant voltage diode and three level shift diodes are inserted between this terminal and the pace of the transistor Q12, so the transistor Q12 is not turned on (9V-7V-
0.7Vx3 (0.7V), the constant voltage tie auto z2 is turned on, so a pace current flows through the transistor Q2, turning it on, and the check cell column FL becomes ready to be read. Since there are two constant voltage diodes between the base of the transistor Q3 and the chip select terminal C8, they cannot be turned on and the check cell column F2 cannot be read. In other words, the "check cell column F" is selected. When the test control voltage is set to 16V, a pace current flows through the transistor Q12 and turns it on, so that the transistor Q2 is turned off and the check cell column PL becomes non-selected.
一方、トランジスタQ13のベースとチップ・セレクト
端子C8との間には定電圧ダイオード2つとレベル・7
フトーダイオード3つが入っているため、トランジスタ
Q13はオフで(16V−7vx2−0.7Vx3<0
.7V)、トランジスタQ3のペースには定電圧ダイオ
ードz4m”5及びレベル・シフト・ダイオードD1を
通って電流が来るためトランジスタQ3はオンしチェッ
ク用セル列F2が選択される。このように、検査用制御
電圧を印加する端子として、チップのセレクト端子C8
1つのみを使って、2列あるチェック用セル列の任意の
1つを選択できた。このような選択をするためには従来
技術では、検査用制御電圧を印加する端子の数が2つ必
要であるが本発明により1つにできた。この実施例で用
いたチェック用セル列選択回路は、3つ以上のチェック
用セル列の選択ができるように容易に拡張できる。On the other hand, between the base of transistor Q13 and chip select terminal C8, there are two constant voltage diodes and a level 7
Since there are three foot diodes, transistor Q13 is off (16V-7vx2-0.7Vx3<0
.. 7V), current flows through the constant voltage diode z4m''5 and level shift diode D1 to the pace of transistor Q3, so transistor Q3 is turned on and check cell column F2 is selected. The select terminal C8 of the chip is used as a terminal to which a control voltage is applied.
Using only one, you could select any one of the two check cell columns. In order to make such a selection, the number of terminals to which the inspection control voltage is applied is required to be two in the prior art, but the number can be reduced to one according to the present invention. The check cell column selection circuit used in this embodiment can be easily expanded to select three or more check cell columns.
尚、本実施例では1行256列構成のものについて述べ
たが、この構成でなくても、検査用制御電圧を印加する
端子の数ヶ少なくする必要がある時にも本発明は適用さ
れる。Although this embodiment has been described with a configuration of 1 row and 256 columns, the present invention can also be applied to cases where it is necessary to reduce the number of terminals to which test control voltages are applied.
(発明の効果)
以上述べたように、本発明によれば、例えば高速化のた
めに検査用制御電圧を印加できる端子の数が極端に少な
くなった場合にも、十分に出荷前の検査ができる読出し
専用半導体記憶装置を得る事ができる。(Effects of the Invention) As described above, according to the present invention, even if the number of terminals to which test control voltages can be applied is extremely reduced due to speeding up, for example, pre-shipment testing can be carried out sufficiently. It is possible to obtain a read-only semiconductor memory device that can perform the following steps.
第1図は本発明の一実施例のブロック図、第2図は従来
のFROMの一例のブロック図である。
101・・・・・・メモリ・セル・アレ’f、102,
103・・・・・・チェック用セル・プレイ、104,
105・・・・・・チェック用セル・アレイの選択回路
、106・・・・・・Xデコーダ、」【1〜」18・・
・・・・Xデコーダ、120〜125,131〜135
.140〜149・・・・・・インバータ、151〜1
58・・・・・・出力用インバータ、201・・・・・
・メモリ・セル・アレイ、203・・・・・・チェック
用セル・アレイ、21」〜218・・・・・・Xデコー
ダ、220〜226.231〜236・・・・・・イン
バータ、251〜258・・・・・・出力用インバータ
、AXo〜AX2・・・・・・Xアドレス入力端子、A
Yo−AY5・・・・・・Yアドレス入力端子、CO”
” 255・・・・・・メモリセル、C8・・・・・
・チップ・セレクト端子、Dl、D21〜D24・・・
・・・レベル−771・ダイオード、Fl。
F2・・・・・・チェック用セル列、Kl・・・・・・
チェック用セル列選択回路、K2・・・・・・検査時活
性化回路%Q1〜Q3及びQllゞQ14°°°°°゛
トランジスタ% 81000〜512551S200
0〜52255°−−−−−−y−ニック用セルs Z
t〜Z8・・・・・・定電圧ダイオード。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of an example of a conventional FROM. 101...Memory cell array'f, 102,
103...Cell play for checking, 104,
105... Check cell array selection circuit, 106... X decoder, ``[1~'' 18...
...X decoder, 120-125, 131-135
.. 140-149...Inverter, 151-1
58... Output inverter, 201...
・Memory cell array, 203... Check cell array, 21" to 218... X decoder, 220 to 226. 231 to 236... Inverter, 251 to 258...Output inverter, AXo to AX2...X address input terminal, A
Yo-AY5...Y address input terminal, CO"
"255...Memory cell, C8...
・Chip select terminal, Dl, D21-D24...
...Level-771 diode, Fl. F2...Check cell column, Kl...
Checking cell column selection circuit, K2...Activation circuit during inspection %Q1-Q3 and QlliQ14°°°°°゛Transistor% 81000-512551S200
0~52255°---Y-nick cell s Z
t~Z8... Constant voltage diode.
Claims (1)
ルを行列に配置して成るメモリ・セル・アレイと、該メ
モリ・セル・アレイの行または列方向に平行に必要な部
分が既に書込まれたチェック用セル列を複数個含んで構
成されるチェック用セル・アレイと、書込み、読出し、
検査時にそれぞれ必要とする周辺回路と、該周辺回路に
接続する複数個の入力、出力用の端子とを含んで構成さ
れる読出し専用半導体記憶装置において、前記入力、出
力用端子のうちの少くとも一つに接続し、該接続された
端子に印加され、かつ論理レベルとして許容される電圧
範囲以外の一定範囲の検査用制御電圧の値を検出し、こ
の値に応じて前記複数個のチェック用セル列のうちの任
意の一つを選択するチェック用セル列選択回路を設けた
ことを特徴とする読出し専用半導体記憶装置。A memory cell array consisting of memory cells each having an electrically writable element arranged in rows and columns, and a necessary portion of the memory cell array parallel to the row or column direction that has already been programmed. A check cell array including a plurality of checked cell columns, and a write, read,
In a read-only semiconductor memory device that includes peripheral circuits each required during inspection and a plurality of input and output terminals connected to the peripheral circuits, at least one of the input and output terminals is The control voltage for checking is applied to the connected terminal and detects the value of the test control voltage in a certain range other than the voltage range allowed as a logic level, and according to this value, the control voltage for checking is applied to the connected terminal. A read-only semiconductor memory device comprising a check cell column selection circuit for selecting any one of the cell columns.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15481184A JPS6134800A (en) | 1984-07-25 | 1984-07-25 | Reading exclusive-use semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15481184A JPS6134800A (en) | 1984-07-25 | 1984-07-25 | Reading exclusive-use semiconductor memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6134800A true JPS6134800A (en) | 1986-02-19 |
Family
ID=15592392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15481184A Pending JPS6134800A (en) | 1984-07-25 | 1984-07-25 | Reading exclusive-use semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6134800A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6254900A (en) * | 1985-04-26 | 1987-03-10 | エステーミクロエレクトロニクス ソシエテ アノニム | Programmable read only memory |
JPH01191399A (en) * | 1988-01-26 | 1989-08-01 | Seiko Instr & Electron Ltd | Fuse memory semiconductor element |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5585957A (en) * | 1978-11-25 | 1980-06-28 | Fujitsu Ltd | Logic circuit for test bit selection |
JPS59180896A (en) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | Programmable element |
-
1984
- 1984-07-25 JP JP15481184A patent/JPS6134800A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5585957A (en) * | 1978-11-25 | 1980-06-28 | Fujitsu Ltd | Logic circuit for test bit selection |
JPS59180896A (en) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | Programmable element |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6254900A (en) * | 1985-04-26 | 1987-03-10 | エステーミクロエレクトロニクス ソシエテ アノニム | Programmable read only memory |
JPH01191399A (en) * | 1988-01-26 | 1989-08-01 | Seiko Instr & Electron Ltd | Fuse memory semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5132937A (en) | Semiconductor memory device having on-chip test circuit and operating method thereof | |
US4365319A (en) | Semiconductor memory device | |
US5331594A (en) | Semiconductor memory device having word line and bit line test circuits | |
US4428068A (en) | IC with built-in electrical quality control flag | |
EP0031386B1 (en) | Semiconductor memory device | |
KR900008637B1 (en) | Semiconductor memory device having redundancy circuit | |
EP0410413B1 (en) | Semiconductor memory apparatus with a spare memory cell array | |
US6781916B2 (en) | Integrated volatile and non-volatile memory | |
JPS62293598A (en) | Semiconductor storage device | |
KR100200891B1 (en) | Semiconductor memory device | |
KR950034277A (en) | Redundancy Circuit for Memory Circuits | |
US8681553B2 (en) | System and method for memory array decoding | |
KR20130123182A (en) | Anti-fuse circuit capable of monitoring anti-fuse cell data, and semiconductor device including the same | |
US10998071B2 (en) | Systems and methods to test a memory device | |
KR0168988B1 (en) | Semiconductor memory | |
US5963490A (en) | Static semiconductor memory device having a variable power supply voltage applied to a memory cell depending on the state in use and method of testing the same | |
JPS6134800A (en) | Reading exclusive-use semiconductor memory device | |
JPH07141320A (en) | Electric-current reading method and microcontroller | |
EP0640917A2 (en) | Roll call circuit for semi-conductor memory | |
JP2635065B2 (en) | Semiconductor memory circuit | |
JPS59113600A (en) | Highly reliable storage circuit device | |
JPH077600B2 (en) | Memory circuit device | |
JPS633400B2 (en) | ||
US5973971A (en) | Device and method for verifying independent reads and writes in a memory array | |
KR0177764B1 (en) | Voltage stress putting method for semiconductor memory |