JPS6132441A - 誘電体分離領域の形成方法 - Google Patents
誘電体分離領域の形成方法Info
- Publication number
- JPS6132441A JPS6132441A JP15360484A JP15360484A JPS6132441A JP S6132441 A JPS6132441 A JP S6132441A JP 15360484 A JP15360484 A JP 15360484A JP 15360484 A JP15360484 A JP 15360484A JP S6132441 A JPS6132441 A JP S6132441A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- silicon
- substrate
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、一つのシリコン基板上に多数の素子を形成す
る際に、熱酸化により、各素子形成領域間に、素子間分
離のための絶縁性の埋設酸化物分離領域を形成する方法
に関する０ 口、従来の技術 上記の熱酸化による誘電体分離領域の従来の形成方法は
、シリコン基板表面に、厚さ６００Ａ程度のシリコン酸
化膜を形成し、その上を窒化シリコンの膜で覆い、つぎ
に、前記シリコン基板上の分離領域を形成する部分の窒
化膜全除去し、残シの窒化膜をマスクとして熱酸化を行
って厚い熱酸化膜を形成し、この熱酸化膜によシ各素子
形成領域の間を分離しておった。
る際に、熱酸化により、各素子形成領域間に、素子間分
離のための絶縁性の埋設酸化物分離領域を形成する方法
に関する０ 口、従来の技術 上記の熱酸化による誘電体分離領域の従来の形成方法は
、シリコン基板表面に、厚さ６００Ａ程度のシリコン酸
化膜を形成し、その上を窒化シリコンの膜で覆い、つぎ
に、前記シリコン基板上の分離領域を形成する部分の窒
化膜全除去し、残シの窒化膜をマスクとして熱酸化を行
って厚い熱酸化膜を形成し、この熱酸化膜によシ各素子
形成領域の間を分離しておった。
ハ０発明が解決しようとする問題点
上記従来の方法では、窒化シリコン膜と基板との間のシ
リコン酸化膜は、窒化シリコン膜とシリコン基板との熱
膨張率の差によって生じる応力を吸収するパッド（緩衝
膜）の役割を果し、シリコン基板に高密度の欠陥を生じ
るのを防いでいるが、しかし、他面において、いわゆる
”鳥のくちばし１と称される不具合が生じる。すなわち
、′鳥のくちばし１とは、第２図の断面図に示すように
、シリコン基板１上のパッドである二酸化シリコン２の
中に、水蒸気や、酸素や、水酸基などの酸化用の酸化種
が横方向に拡散し、窒化シリコンのマスク８の下に、分
離用の酸化膜９の食い込みが生じることをいい、これは
次の処理工程でマスクの整合に関して製造上の制限を与
えたシ、さらにはトランジスタや抵抗などの各素子の寸
法に影響があるばかシでなく、素子の集積化、微細化に
おいて障害となる。したがって、このような１鳥のくち
ばし１の生じない熱酸化が課題となる。
リコン酸化膜は、窒化シリコン膜とシリコン基板との熱
膨張率の差によって生じる応力を吸収するパッド（緩衝
膜）の役割を果し、シリコン基板に高密度の欠陥を生じ
るのを防いでいるが、しかし、他面において、いわゆる
”鳥のくちばし１と称される不具合が生じる。すなわち
、′鳥のくちばし１とは、第２図の断面図に示すように
、シリコン基板１上のパッドである二酸化シリコン２の
中に、水蒸気や、酸素や、水酸基などの酸化用の酸化種
が横方向に拡散し、窒化シリコンのマスク８の下に、分
離用の酸化膜９の食い込みが生じることをいい、これは
次の処理工程でマスクの整合に関して製造上の制限を与
えたシ、さらにはトランジスタや抵抗などの各素子の寸
法に影響があるばかシでなく、素子の集積化、微細化に
おいて障害となる。したがって、このような１鳥のくち
ばし１の生じない熱酸化が課題となる。
二０問題点を解決するための技術手段
上記問題点に対し、本発明では、シリコン基板と窒化膜
の間に、パッドとして水素化窒化シリコンの層を形成し
て１鳥のくちばし１の生じない、または発生程度を軽減
せしめた、熱酸化による酸化膜の分離領域を形成する。
の間に、パッドとして水素化窒化シリコンの層を形成し
て１鳥のくちばし１の生じない、または発生程度を軽減
せしめた、熱酸化による酸化膜の分離領域を形成する。
ホ、実施例
つぎに本発明を実施例によシ説明する０第１図（ａ）〜
（ｇ）は本発明の一実施例を説明するための工程順の基
板断面図である。まず第１図（ａ）のように、単結晶シ
リコン基板１の上に、熱酸化により薄い二酸化シリコン
膜２を成長させる〇二酸化シリコン膜２の厚さは、次の
諸条件によって訣まる０（１）後に形成するｐｗ、ｓ分
離領域の二酸化シリコンの厚さと許容されるマスク下へ
の酸化食込み量。（２）基板シリコンの面方位やゲッタ
リングなどの欠陥消滅、あるいは欠陥発生抑制技術の適
用状態と要求される半導体装置の製造後の良品収率０（
３）後工程で窒化シリコン膜などを反応性イオンエ、チ
ング法（Ｒ，Ｉｎ）などによって食刻する場合は、シリ
コン基板１に損傷を与えないための保護膜となルうる程
度０ これらの条件のもとで成長させる酸化膜厚は、数１ＯＡ
から３００Ａ程度のものであシ、例えば２０Ａ程度の熱
酸化膜は、９００℃の酸化炉でアルゴンによって希釈さ
れた酸素を酸化種とじてから、後工程において窒化シリ
コンなどをウニ。
（ｇ）は本発明の一実施例を説明するための工程順の基
板断面図である。まず第１図（ａ）のように、単結晶シ
リコン基板１の上に、熱酸化により薄い二酸化シリコン
膜２を成長させる〇二酸化シリコン膜２の厚さは、次の
諸条件によって訣まる０（１）後に形成するｐｗ、ｓ分
離領域の二酸化シリコンの厚さと許容されるマスク下へ
の酸化食込み量。（２）基板シリコンの面方位やゲッタ
リングなどの欠陥消滅、あるいは欠陥発生抑制技術の適
用状態と要求される半導体装置の製造後の良品収率０（
３）後工程で窒化シリコン膜などを反応性イオンエ、チ
ング法（Ｒ，Ｉｎ）などによって食刻する場合は、シリ
コン基板１に損傷を与えないための保護膜となルうる程
度０ これらの条件のもとで成長させる酸化膜厚は、数１ＯＡ
から３００Ａ程度のものであシ、例えば２０Ａ程度の熱
酸化膜は、９００℃の酸化炉でアルゴンによって希釈さ
れた酸素を酸化種とじてから、後工程において窒化シリ
コンなどをウニ。
トエ、チング法で食刻するなどして、上記条件を満たす
ことができれば、この薄い酸化膜２はつけなくてもよい
。つぎに同図（ｂ）のように、薄い酸化［２の上に水素
化窒化シリコン（Ｓ Ｚｘ Ｎｙ Ｈｚ ） ３を付着
させる。この付着は、モノシラン（ＳｉＨ，）。
ことができれば、この薄い酸化膜２はつけなくてもよい
。つぎに同図（ｂ）のように、薄い酸化［２の上に水素
化窒化シリコン（Ｓ Ｚｘ Ｎｙ Ｈｚ ） ３を付着
させる。この付着は、モノシラン（ＳｉＨ，）。
アンモニア（ＮＨ，）、窒素（Ｎ、）などのガスを用い
てプラズマＣＶＤ法によって行なう。このとき、シリコ
ン基板は、６５０℃未満、例えば４００℃程度に加熱し
である。つぎに同図（ｃ）のように、水素化窒化シリコ
ンが付着しているシリコン基板の上に、窒化シリコン４
を付着させる。この付着紘ジクロルシラン（８ｉＨ，Ｃ
４）、或はモノシラノ（ＳｉＨ４）とアンモニア（Ｎ
Ｈｓ ）などのガスを用いて減圧ＣＶＤ法によって行な
う。このとき、シリコン基板１は、６５０℃以上、例え
ば、８００℃程度に加熱しである。したがって、この加
熱によプ水素化窒化シリコン３の中の多くの水素が離脱
して、水素化窒化シリコン３は密度の低い窒化シリコン
に近い性質の膜３ａに変質する。つぎに同図（ｄ）のよ
うに、写真食刻技術を用いて、ホトレジスト膜５にパタ
ーンを形成する。つぎに同図（ｅ）のように、シリコン
基板１上に形成した各層を食刻し、シリコン表面を無比
させるとともに、フォトレジスト５を剥離する。つぎに
同図（ｆ）のように、第１図（ｅ）までにできた各層を
マスクとしてシリコン基板１を食刻する０それから、同
図（ｇ）のように。
てプラズマＣＶＤ法によって行なう。このとき、シリコ
ン基板は、６５０℃未満、例えば４００℃程度に加熱し
である。つぎに同図（ｃ）のように、水素化窒化シリコ
ンが付着しているシリコン基板の上に、窒化シリコン４
を付着させる。この付着紘ジクロルシラン（８ｉＨ，Ｃ
４）、或はモノシラノ（ＳｉＨ４）とアンモニア（Ｎ
Ｈｓ ）などのガスを用いて減圧ＣＶＤ法によって行な
う。このとき、シリコン基板１は、６５０℃以上、例え
ば、８００℃程度に加熱しである。したがって、この加
熱によプ水素化窒化シリコン３の中の多くの水素が離脱
して、水素化窒化シリコン３は密度の低い窒化シリコン
に近い性質の膜３ａに変質する。つぎに同図（ｄ）のよ
うに、写真食刻技術を用いて、ホトレジスト膜５にパタ
ーンを形成する。つぎに同図（ｅ）のように、シリコン
基板１上に形成した各層を食刻し、シリコン表面を無比
させるとともに、フォトレジスト５を剥離する。つぎに
同図（ｆ）のように、第１図（ｅ）までにできた各層を
マスクとしてシリコン基板１を食刻する０それから、同
図（ｇ）のように。
熱酸化により二酸化シリコンによる誘電体分離領域６を
形成する◇なお、上記（Ｃ）の窒化シリコン４の形成前
にアニール処理を施すこともあり、また（ｇ）の食刻を
省略して直接熱酸化を施すこともおる。
形成する◇なお、上記（Ｃ）の窒化シリコン４の形成前
にアニール処理を施すこともあり、また（ｇ）の食刻を
省略して直接熱酸化を施すこともおる。
へ０発明の効果
本発明方法によれば、窒化シリコンとシリコン基板との
熱膨張率の違いによるシリコン基板の歪を吸収するため
の緩衝膜（パッド）として、従来の二酸化シリコン層を
ｂａｏｏＡ以下に薄くし、実際の酸化による分離領域形
成の除の横方向への拡散を少くして１鳥のぐちはし−の
発生を極力小さくすると共に、水素化窒化シリコンを、
窒化シリコンと０を含む３００Ａ以下の厚さの二酸化シ
リコン層の間に介在させて、熱膨張車の差によるシリコ
ン基板の歪を吸収させ、よって基板に多くの欠陥が生じ
るのを防止した分離領域の形成方法が得られる。
熱膨張率の違いによるシリコン基板の歪を吸収するため
の緩衝膜（パッド）として、従来の二酸化シリコン層を
ｂａｏｏＡ以下に薄くし、実際の酸化による分離領域形
成の除の横方向への拡散を少くして１鳥のぐちはし−の
発生を極力小さくすると共に、水素化窒化シリコンを、
窒化シリコンと０を含む３００Ａ以下の厚さの二酸化シ
リコン層の間に介在させて、熱膨張車の差によるシリコ
ン基板の歪を吸収させ、よって基板に多くの欠陥が生じ
るのを防止した分離領域の形成方法が得られる。
第１図（ａ）〜（ｇ）は本発明の一実施例を製造工程順
に説明するだめの基板の部分断面図、第２図は従来の分
離領域を説明するだめの基板の断面図でおる０ １・・・・・・シリコン基板、２・・・・・・パッド用
二酸化シリコン層、３・−・・・・水素化窒化シリコン
層、３ａ・・・・・・熱処理で変質した水素化窒化シリ
コンＪｍ、４ ｔ８・・・・・・窒化シリコン層、５・
・・・・・フォトレジスト膜、６．９・・・・・・分離
領域の二酸化シリコン層。 某２ 図
に説明するだめの基板の部分断面図、第２図は従来の分
離領域を説明するだめの基板の断面図でおる０ １・・・・・・シリコン基板、２・・・・・・パッド用
二酸化シリコン層、３・−・・・・水素化窒化シリコン
層、３ａ・・・・・・熱処理で変質した水素化窒化シリ
コンＪｍ、４ ｔ８・・・・・・窒化シリコン層、５・
・・・・・フォトレジスト膜、６．９・・・・・・分離
領域の二酸化シリコン層。 某２ 図
Claims (1)
- 【特許請求の範囲】 １、シリコン基板の表面に厚さが０を含む３００Å以下
の酸化膜を介して水素化窒化シリコンの層を付着し、前
記水素化窒化シリコンの層の上に直接またはアニールを
経た後窒化シリコンの層を付着し、つぎに前記シリコン
基板上の誘電体分離領域を形成すべき部分の水素化窒化
シリコンおよび窒化シリコンなどの各層を除去して前記
シリコン基板を露出させ、つぎに、この露出面を直接ま
たは食刻した後酸化させて誘電体分離領域を形成するこ
とを特徴とする誘電体分離領域の形成方法。 ２、上記水素化窒化シリコン層は、６５０℃未満の基板
温度で付着し、かつ、上記窒化シリコンの層は６５０℃
以上の基板温度で付着することを特徴とする特許請求の
範囲第１項に記載の誘電体分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360484A JPS6132441A (ja) | 1984-07-24 | 1984-07-24 | 誘電体分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360484A JPS6132441A (ja) | 1984-07-24 | 1984-07-24 | 誘電体分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6132441A true JPS6132441A (ja) | 1986-02-15 |
Family
ID=15566114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15360484A Pending JPS6132441A (ja) | 1984-07-24 | 1984-07-24 | 誘電体分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051923A (ja) * | 1995-12-29 | 1997-07-29 | ||
| JP2007315062A (ja) * | 2006-05-26 | 2007-12-06 | Sekisui Chem Co Ltd | 屋根上バルコニー |
-
1984
- 1984-07-24 JP JP15360484A patent/JPS6132441A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051923A (ja) * | 1995-12-29 | 1997-07-29 | ||
| JP2007315062A (ja) * | 2006-05-26 | 2007-12-06 | Sekisui Chem Co Ltd | 屋根上バルコニー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472459A (en) | Local oxidation of silicon substrate using LPCVD silicon nitride | |
| JPS6359251B2 (ja) | ||
| JPS6132441A (ja) | 誘電体分離領域の形成方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPH0329296B2 (ja) | ||
| JPS6234152B2 (ja) | ||
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPS612317A (ja) | 半導体装置の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS6261353A (ja) | 相補型ｍｏｓ半導体素子の製造方法 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPS5943547A (ja) | 半導体装置の製造方法 | |
| JPH0376577B2 (ja) | ||
| JPS60127741A (ja) | 半導体装置の製法 | |
| JPS6325700B2 (ja) | ||
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH0431175B2 (ja) | ||
| JPH0936323A (ja) | 半導体装置の製造方法 | |
| JPS6156433A (ja) | 半導体装置の製造方法 | |
| JPH1187336A (ja) | 半導体装置の製造方法 | |
| JPH0654790B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS6339103B2 (ja) |