JPS6132115A - Apparatus control system - Google Patents

Abstract

PURPOSE:To collect a defect data and to analyze a cause centralizing at a center by storing a change in a key input signal of an operation display section in time series in an apparatus control system using a microprocessor. CONSTITUTION:A read/write memory 5 consists of an NXM-bit, where N is the number of input signals and M is the number of stages to be stored. Suppose that a pointer P is in the 2nd column, signals (''1'', ''2'', ''3''-) are in states (phi, 1, phi-), and when the signal ''3'' changes from ''phi'' to ''1'' in this state (phi, 1, 1-), it is stored in the ''2'' column being the present pointer position and the pointer P is advanced in preparation with the next input signal change, and the ''3'' column is pointed out. When the signal ''3'' changes from ''1'' to ''phi'', the state (phi, 1, phi-) is stored in the ''3'' column, and the pointer P is advanced to the ''4'' column. If a defect mode takes place while the pointer 6 is in the ''6'' column, the input signal change is recognized by checking sequentially the stored content from the ''6'' column in reverse order where the pointer P is stopped.

Description

【発明の詳細な説明】 （技術分野） 本発明は、マイクロプロセッサを使用して入出力信号の
制御を実行している機器制御方式に関し、特にデイバッ
グ工程、フィールドでの機器不良解析の工程の短縮化を
狙いとした制御方式に係るものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a device control method that uses a microprocessor to control input/output signals, and particularly to a device control method that uses a microprocessor to control input/output signals. This relates to a control method aimed at shortening the time.

（従来技術） 従来よりマイクロプロセッサを１つ又は数個複写機の如
き民生機器に搭載して各種の制御を行なうようにしてい
る。(Prior Art) Conventionally, one or several microprocessors have been installed in consumer equipment such as copying machines to perform various controls.

そして従来、キー人力が原因と考えられる不良モードに
ついては、オペレーターの操作手順を推察し、再現実験
を繰り返すディバック工程が行なわれていた。また他の
入力信号の発生パターンで発生すると考えられる不良モ
ードについては、発生パターンを推察し、同様に再現実
験を繰り返す手段をとっていた。そのためディバッグ工
程、フィールドでの不良解析において、不良モードを発
生させろ原因の究明が容易でなかった。In the past, for failure modes that were thought to be caused by manual keystrokes, a debugging process was performed in which the operator's operating procedures were inferred and repeated reproduction experiments were performed. In addition, for failure modes that are thought to occur with other input signal generation patterns, we have taken steps to infer the generation patterns and repeat similar reproduction experiments. Therefore, in the debugging process and failure analysis in the field, it is not easy to investigate the cause of the failure mode.

（目的） 本発明は、従来技術のこの様な欠点ななくし、不良モー
ドを発生させる原因の究明を容易ならしめる機器制御方
式を提供することを目的とするものである。(Objective) It is an object of the present invention to provide a device control method that eliminates these drawbacks of the prior art and facilitates investigation of the causes of failure modes.

（構成） そのために本発明では、少なくとも操作表示部のキー入
力信号の変化を時系列で記憶する記憶素子を設けたこと
を特徴としたものである。(Structure) For this purpose, the present invention is characterized in that a memory element is provided for storing at least changes in key input signals of the operation display section in chronological order.

以下本発明の詳細な説明する。The present invention will be explained in detail below.

第１図は本発明で使用するマイクロＣＰＵを使用した複
写機の全体システム構成である。FIG. 1 shows the overall system configuration of a copying machine using a micro CPU used in the present invention.

ｌは複写機プログラムを実行するマイクロｃＰＵ、２は
前記マイクロＣＰＵＩのアドレス、データ及びコントロ
ールバス、　３．　４．　５及び６は前記バス２を通し
て、前記マイクロＣＰＵ１ｖｃ接続された読み出し専用
メモリ（ＲＯＭ）、読み書き両用メモリ（ＲＡＭ）、本
発明の要旨である入力信号変化を時系列で記憶する読み
書き両用メモリ（Ｒ，ＡＭ）、及び入出力ボートである
。1 is a micro cPU that executes a copying machine program; 2 is an address, data and control bus of the micro CPU; 3. 4. 5 and 6 are connected to the micro CPU 1vc through the bus 2, including a read-only memory (ROM), a read/write memory (RAM), and a read/write memory (R, AM), and an input/output port.

第２図は前記入力信号変化を時系列で記憶する読み書き
両用メモリ５の詳細を示したものであり、入力信号の本
数なＮ″、記憶する段数なＭ”とすると’ＮＸＭ”ビッ
トで構成される。上記段数は第２図では列で表現してお
り、入力信号の変化を時系列で記憶できる回数である。FIG. 2 shows the details of the read/write memory 5 that stores the input signal changes in time series, and is composed of 'NXM' bits, where N'' is the number of input signals and M is the number of storage stages. The number of stages is expressed in columns in FIG. 2, and is the number of times changes in the input signal can be stored in time series.

上記メモリの次の記憶位置な示すためにポインターＰを
設けている。このポインターＰ　（７）　動作及びメモ
リ上に入力信号の変化を時系列で記憶する方法を第４図
で説明する。A pointer P is provided to indicate the next storage location in the memory. The operation of this pointer P (7) and the method of storing changes in input signals in memory in time series will be explained with reference to FIG.

第４図では信号４〜（Ｎ−１）の部分は省略しである。In FIG. 4, the portions of signals 4 to (N-1) are omitted.

今、ポインターＰが２”列にあると仮定する。信号（′
１″″２”３”・ｎ１・・）の状態は（φ、１．φ・・
・・・団・）である。この状態から信号″３”が１φ”
から′１″に変化すると（φ。Now, assume that pointer P is in column 2”. Signal (′
The state of 1""2"3"・n1...) is (φ, 1.φ...
...dan). From this state, the signal “3” becomes 1φ”
When it changes from to '1'' (φ.

１、ｌ、・・・・・・・・・）現在のポインター位置で
ある６２″列に記憶し、次の入力信号変化にそなえてポ
インターＰを歩進させ３”列を指し示す様にてろ。次に
信号″３”が′ｌ”から６φ”に変化すると（φＩ　　
ｌｅ　　φ、・旧・・・・・）′３”列目に記憶シ、ポ
インターＰｉｋ−′″４”列目に歩進させる。1, l, ......) Store in the 62'' column, which is the current pointer position, and advance the pointer P to point to the 3'' column in preparation for the next input signal change. Next, when the signal “3” changes from “l” to 6φ” (φI
le φ, old...) is stored in the ``3'' column, and the pointer Pik is incremented to the ``4'' column.

そしてこの４”列目において、信号１１”が１φ”から
ｌ”に変化すると（１″、″′ｌ”。Then, in this 4th column, when the signal 11'' changes from 1φ'' to l''(1'',``'l''.

１φ”・・・・・・・・・）となり、この列に記憶する
と同時にポインターＰな５”列に歩進させる。そしてさ
らにこの列で信号″１”が再びｌ”から”φ”に変化し
たとすると、これなとの列に記憶させポインターＰ＆１
つ歩進させる。1φ"...), and is stored in this column and at the same time advances the pointer P to the 5" column. Further, if the signal "1" changes from "l" to "φ" again in this column, it is stored in this column and the pointer P&1
Make one step forward.

以下同様に繰り返すが第４図では上述の通り、′５”列
目まで記憶完了していることを示している。第３図は上
記説明の動作を実行する概略フローチャートである。不
良発生が無く、入力信号の変化も無い場合は何も実行し
ない。入力信号の変化が有る場合は、上記説明の動作を
実行する。又、不良発生の場合、以下に説明する不良解
析のために上記ポインターＰを固定する。なお、前記Ｒ
ＡＭ５の記憶段数が′Ｍ″列に限定されるため、循環使
用し、常に最新の”Ｍ″回の入力信号変化が判る様にし
ている。The same process is repeated below, but as mentioned above, FIG. 4 shows that storage up to the '5'' column has been completed. FIG. 3 is a schematic flowchart for executing the operation described above. , if there is no change in the input signal, nothing is executed.If there is a change in the input signal, the operation described above is executed.Also, if a failure occurs, the above pointer P is used for failure analysis as explained below. is fixed.In addition, the above R
Since the number of storage stages of the AM5 is limited to 'M' columns, it is used cyclically so that the latest 'M' input signal changes can always be known.

次に不良解析について述べろ。Next, let's talk about failure analysis.

今、第４図に示すようにポインター６が６６”列目に停
止している状態で不良モードが発生したとするとポイン
ターＰが停止している”６”列目から逆順に５゜４゜３
．　２．　　ｌ、　Ｍ、　Ｍ−１，・・・の記憶内容を
順次調べることにより第５図に示す入力信号変化図の入
力信号変化を知ることが出来る。但しこの図で発生時間
軸については適当にとっている。例えば信号が各々操作
表示部のキー入力信号に対応させたとすれば、上記入力
信号の変化により操作手順が判り不良の解析又は再現実
験の効率が非常に良くなる。Now, as shown in Fig. 4, if a failure mode occurs while the pointer 6 is stopped at the 66th column, then in reverse order from the 6th column where the pointer P is stopped, it is 5°4°3.
．． 2. By sequentially examining the stored contents of 1, M, M-1, . . . , it is possible to know the input signal changes in the input signal change diagram shown in FIG. However, in this figure, the time axis of occurrence has been set appropriately. For example, if each signal corresponds to a key input signal on the operation display section, the operating procedure can be determined by changes in the input signals, and the efficiency of defect analysis or reproduction experiments will be greatly improved.

もちろん操作表示部のキー入力信号のみならず、それ以
外の入力信号を含めてすべての入力信号の変化をＲＡＭ
５に時系列で記憶させれば、尚好都合である。Of course, changes in all input signals, including not only key input signals on the operation display section but also other input signals, are stored in the RAM.
It would be more convenient if 5 were stored in chronological order.

又、本発明は、複写機のみならず、その他マイクロプロ
セッサを搭載している各種民生機器に応用され得る。Further, the present invention can be applied not only to copying machines but also to various consumer devices equipped with a microprocessor.

（効果） 本発明は、以上述べた通りのものであり、本発明によれ
ば、回線を用いて不良発生の状況、即ち第４図で示すデ
ータを伝送することによりセンター等で一括集中して不
良データの収集、原因の解析が出来るため、ディバッグ
工程が大幅に短縮出来る効果を奏する。(Effects) The present invention is as described above, and according to the present invention, by transmitting the fault occurrence situation, that is, the data shown in FIG. Since defect data can be collected and causes can be analyzed, the debugging process can be significantly shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明に係る複写機の全体システム構成図、
第２図は、本発明の要部となるＲＡＭの内容を示す図、
第３図は、本発明に係る制御動作のフローチャート、第
４図は、第２図に示すＲＡＭ内のデータを示す図、第５
図は第４図と対応した入力信号変化状態を示す波形図で
ある。 ５・・・・・・記憶素子。 吟Ｚす 第１図 ２ｒｌＡ 第３図 ＄４図 第５囚FIG. 1 is an overall system configuration diagram of a copying machine according to the present invention;
FIG. 2 is a diagram showing the contents of the RAM, which is the main part of the present invention;
FIG. 3 is a flowchart of the control operation according to the present invention, FIG. 4 is a diagram showing data in the RAM shown in FIG. 2, and FIG.
This figure is a waveform diagram showing input signal change states corresponding to FIG. 4. 5... Memory element. GinZsu Figure 1 2rlA Figure 3 $4 Figure 5 Prisoner

Claims (2)

【特許請求の範囲】[Claims] （１）マイクロプロセッサを使用して入出力信号の制御
を実行する機器において、少なくとも操作表示部のキー
入力信号の変化を時系列で記憶する記憶素子を設けるこ
とを特徴とする機器制御方式。(1) A device control method that uses a microprocessor to control input/output signals, and is characterized in that a device is provided with a storage element that stores at least changes in key input signals on an operation display unit in time series. （２）上記記憶素子に入力信号の変化を記憶するために
、記憶素子を循環使用し、不良モード発生により記憶動
作を停止するようにしたことを特徴とする特許請求の範
囲第（１）項記載の機器制御方式。(2) In order to store changes in the input signal in the storage element, the storage element is used cyclically, and the storage operation is stopped when a failure mode occurs. The device control method described.