JPS61296389A - Display unit - Google Patents
Display unitInfo
- Publication number
- JPS61296389A JPS61296389A JP60139493A JP13949385A JPS61296389A JP S61296389 A JPS61296389 A JP S61296389A JP 60139493 A JP60139493 A JP 60139493A JP 13949385 A JP13949385 A JP 13949385A JP S61296389 A JPS61296389 A JP S61296389A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- screen
- character
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
画面の文字表示順序を記憶する画面構成決定用メモリと
、文字コードを記憶する表示用メモリをそなえ、画面構
成決定用メモリの内容にもとづいて表示用メモリの内容
を読出すことにより、分割画面表示を行なう構成が示さ
れている。[Detailed Description of the Invention] [Summary] A screen configuration determination memory that stores the character display order on the screen and a display memory that stores character codes are provided, and the display memory is configured based on the contents of the screen configuration determination memory. A configuration is shown in which split screen display is performed by reading out the contents.
本発明は、ラスクスキャン型ディスプレイ等の逐次走査
を行なうディスプレイ表示装置に関する。The present invention relates to a display device that performs sequential scanning, such as a rask scan type display.
計算機の文字表示装置として従来よりラスクスキャン型
ディスプレイが一般に使用されている。2. Description of the Related Art Rusk scan type displays have been commonly used as character display devices for computers.
このラスクスキャン型ディスプレイの回路構成例を第2
図に示す。第2図において、1は図示しないCPUに至
るバス、2は文字コードを記憶する表示用メモリ、3は
表示用メモリのアドレスを発生するカウンタ、4はバス
からのアドレス信号のレシーバ、5はバスとのデータの
送受信を行うためのレシーバおよびドライバ、6は文字
パターンを発生しビデオ信号に変換するためのビデオ信
号発生部、7はマルチプレクサ、8はCRTディスプレ
イである。An example of the circuit configuration of this Rusk scan type display is shown in the second example.
As shown in the figure. In FIG. 2, 1 is a bus leading to a CPU (not shown), 2 is a display memory that stores character codes, 3 is a counter that generates an address for the display memory, 4 is a receiver for address signals from the bus, and 5 is a bus 6 is a video signal generator for generating a character pattern and converting it into a video signal; 7 is a multiplexer; and 8 is a CRT display.
CPUからの表示すべき文字コード及びアングラインな
どの文字属性情報は、バス1.ドライバ/レシーバ5を
通り、表示用メモリ2に格納される。Character attribute information such as character codes and angle lines to be displayed from the CPU is sent to bus 1. It passes through the driver/receiver 5 and is stored in the display memory 2.
その際の表示用メモリ2のアドレスは、バス1、レシー
バ4、マルチプレクサ7を通し指定される。The address of the display memory 2 at this time is specified through the bus 1, receiver 4, and multiplexer 7.
カウンタ3は、CRTディスプレイ8の表示に必要な同
期信号と表示用メモリ2のアドレス信号を発生し、該ア
ドレス信号によりアクセスされた表示用メモリ2の内容
つまり、文字コード等はビデオ信号発生部6に入り、こ
こで文字等のパターンを示すビデオ信号となってCRT
ディスプレイ8に入力しその管面にパターンを表示させ
る。The counter 3 generates a synchronization signal necessary for display on the CRT display 8 and an address signal for the display memory 2, and the contents of the display memory 2 accessed by the address signal, that is, character codes, etc., are transferred to the video signal generator 8. Here, it becomes a video signal showing patterns such as characters, and is transferred to a CRT.
The data is input to the display 8 and the pattern is displayed on the screen.
従来方式では表示用メモリとディスプレイ画面とは1対
1に対応している。第3図はこの模様を示すものである
。第3図(alは、゛表示用メモリの内容、第3図(b
)はCRTの管面に表示されるディスプレイ画面を示す
。この図に示すように表示用メモリ2には、画面の第1
行第1列から順に文字群の文字コードが順番に詰ってい
る。CPUは、表示させたい文字の位置から表示用メモ
リのアドレスを計算し、文字種を示す文字コードを表示
用メモリに書き込む処理を行う。In the conventional system, there is a one-to-one correspondence between the display memory and the display screen. Figure 3 shows this pattern. Figure 3 (al is the content of the display memory, Figure 3 (b)
) indicates a display screen displayed on the CRT tube surface. As shown in this figure, the display memory 2 stores the first
The character codes of the character groups are packed in order starting from the first column of the row. The CPU calculates the address of the display memory from the position of the character to be displayed, and writes a character code indicating the character type into the display memory.
近年、計算機は2つ以上のJOBの処理を行い、1つの
ディスプレイ装置に2つ以上の処理内容を画面分割して
表示することが行われてきている。In recent years, it has become common for computers to process two or more jobs and display the two or more processing contents on a single display device in a divided screen.
この処理の様子を第4図に示す。従来方式では、CPU
は処理内容に応じ、表示データAと表示データBを各々
作成し、ディスプレイ装置に表示する際に、表示用メモ
リ上で合成する処理を行う。The state of this processing is shown in FIG. In the conventional method, the CPU
creates display data A and display data B according to the processing content, and performs a process of combining them on a display memory when displaying them on a display device.
この処理は、非常に繁雑であり、cpuの負荷を増大さ
せるものである。This processing is very complicated and increases the load on the CPU.
そのため、この繁雑な画面分割処理を単純化し、CPU
の負荷を軽減させることが望まれている。Therefore, we simplified this complicated screen splitting process and
It is desired to reduce the burden on
上記の点を解決するために、本発明によるディスプレイ
表示装置は、ディスプレイ装置の走査にあわせて計数す
るカウンタ(3)と、該カウンタ(3)の出力によりア
クセスされ画面の文字表示順序を記憶する第1のメモリ
(9)と、
該第1のメモリ(9)の出力によりアクセスされ文字コ
ードを記憶する第2のメモリ(2)と、該第2のメモリ
(2)からの出力を文字パターン等の図形に変換する手
段(6)とをそなえ、上記第1のメモリ(9)の内容に
もとづいて画面分割表示を行うことを特徴とする。In order to solve the above problems, the display device according to the present invention includes a counter (3) that counts according to the scanning of the display device, and an output of the counter (3) that is accessed and stores the character display order on the screen. a first memory (9); a second memory (2) that is accessed by the output of the first memory (9) and stores a character code; It is characterized in that it is provided with means (6) for converting into figures such as, etc., and performs screen split display based on the contents of the first memory (9).
本発明においては、画面の文字表示順序を記憶する画面
構成決定用メモリを、文字コードを記憶する表示用メモ
リとは別に設け、この画面構成決定用メモリの内容にも
とづいて表示用メモリからの読出しを制御するようにし
ている。これにより、CPUは分割画面を意識すること
なく、表示用メモリの変更を行なうことができる。In the present invention, a screen configuration determination memory that stores the character display order on the screen is provided separately from a display memory that stores character codes, and reading from the display memory is performed based on the contents of the screen configuration determination memory. I'm trying to control it. This allows the CPU to change the display memory without being aware of the split screen.
第1図は、本発明による1実施例のブロック図であり、
上記した第2図と同一番号のものは同一名称のものであ
る。第1図において、9は画面構成決定用メモリ、10
はドライバ/レシーバ、11はマルチプレクサである。FIG. 1 is a block diagram of one embodiment according to the present invention,
Components with the same numbers as those in FIG. 2 above have the same names. In FIG. 1, 9 is a memory for determining the screen configuration; 10 is a memory for determining the screen configuration;
is a driver/receiver, and 11 is a multiplexer.
従来方式の第2図との相違点は、画面構成を決定するメ
モリ9を設け、ハス1とメモリ9の間で送受信を行うた
めのドライバ/レシーバ10、メモリ9のアドレスを指
定するだめのマルチプレクサ11を設けたことである。The difference from the conventional method shown in FIG. 2 is that a memory 9 is provided to determine the screen configuration, a driver/receiver 10 is used to transmit and receive data between the lotus 1 and the memory 9, and a multiplexer is used to specify the address of the memory 9. 11 was established.
次に本発明の実施例について説明する。カラン数するカ
ウンタであり、ビームの位置情報をあられすものである
。カウンタ3からのビーム位置情報は、マルチプレクサ
11を通し、メモリ9へ与えられる。メモリ9は、カウ
ンタ3のビーム位置情報に基づき現在表示すべき文字コ
ードが格納されている表示用メモリ2のアドレスを発生
する。Next, examples of the present invention will be described. It is a counter that calculates the number of cycles and displays information on the beam position. Beam position information from counter 3 is provided to memory 9 through multiplexer 11. The memory 9 generates an address of the display memory 2 in which the character code to be currently displayed is stored based on the beam position information of the counter 3.
して格納しておいたものである。これについては後述す
る。表示用メモリ2はマルチプレクサ7を通してメモリ
9からのアドレスを受信し、表示すべき文字コードを発
生ずる。この文字コードはビデオ信号発生部6で文字パ
ターンに変換され、CRTの管面へ表示される。This is what I stored. This will be discussed later. Display memory 2 receives the address from memory 9 through multiplexer 7 and generates a character code to be displayed. This character code is converted into a character pattern by the video signal generator 6 and displayed on the screen of the CRT.
次にメモリ9へ格納されるアドレスデータについて説明
する。−例として第5図のようにディスプレイ画面がm
列n行の文字表示を行っており、表示用メモリ2へはA
番地らA+n−1番地までao””n−1までの文字コ
ードが順次格納されていると仮定するjbとき、デ4ス
プレィ画面の第に行第1列からa0〜a、−1の文字を
順番に表示したい場合、次に示すように行う。Next, address data stored in the memory 9 will be explained. -For example, as shown in Figure 5, the display screen is
Characters are displayed in column n rows, and A is stored in display memory 2.
Assuming that the character codes from address A+n-1 to ao""n-1 are stored sequentially, the characters a0 to a, -1 from the first row and first column of the D4 display screen are stored sequentially. If you want to display them in order, do as shown below.
(1)第に行第1列の文字表示位置に対するメモリ9の
アドレスは、(k−1)Xn番地であり、この−アドレ
スへ文字コードaOが格納されている表示用メモリ2の
アドレスAを格納する。(1) The address of the memory 9 for the character display position in the first row and first column is address (k-1) Store.
(2)同様にして、第に行第2列の文字表示位置に対し
ては(k−1)Xn+1番地へ表示用メモリ2のアドレ
スA+1を格納する。(2) Similarly, for the character display position in the second row and second column, address A+1 of the display memory 2 is stored at address (k-1)Xn+1.
(3)以下順に、kxn−1番地まで順次カウントアン
プしA+n−1までを格納する。(3) Count amplify sequentially up to address kxn-1 and store up to A+n-1.
以上の手順により第に行第1列から第に行第n列までの
1行の表示ができる。また他の行についても同じである
。このとき表示用メモリ2に格納されているao”’a
n−1の文字コードはメモリ9へ格納するデータAの値
を変更しさえすれば、表示用メモリ2のどこの番地に格
納されても良い。また、表示用メモリの内容を変更しな
くても、メモリ9の内容を変更すれば、画面上のどこの
位置にも表示可能である。これらのことにより、本発明
において、第4図のような分割画面を表示する場合、分
割画面Aと分割画面Bの表示データが表示用メモリの中
へ格納されてさえいれば、メモリ9の内容の変更により
、簡単に表示可能である。第6図に画面分割を行った場
合の例を示す。この図においてa□”anは分割画面A
の文字、データb、 −bノは分割画面Bの文字データ
である。a。By the above procedure, it is possible to display one row from the first row and the first column to the nth row and the nth column. The same applies to other lines. At this time, the ao"'a stored in the display memory 2
The character code n-1 may be stored at any address in the display memory 2 as long as the value of data A stored in the memory 9 is changed. Moreover, even if the contents of the display memory are not changed, by changing the contents of the memory 9, the image can be displayed at any position on the screen. Due to these, in the present invention, when displaying a split screen as shown in FIG. It can be easily displayed by changing the . FIG. 6 shows an example of screen division. In this figure, a□”an is split screen A.
The characters, data b, and -b are the character data of split screen B. a.
〜an の文字データは表示用メモリのA番地以降す、
−b、 は表示用メモリのB番地以降に順次格納さ
れていたと仮定する。このとき第に行について、第1列
から第1列までは分割画面A、第i+1列〜第β列まで
は分割画面B、第1+1列〜第n列まで分割画面Bの表
示を行うとき、メモリ9の内容は第5図の場合と同様に
、(k−1)xn番地〜(k−1)xn+ i −1番
地までA−A+i−1を格納し、(k−1)Xn+i番
地〜(k−1)Xn+i+ff−1番地までB−B+j
2−1を格納し、また(k−1)xn+i〜ト1番地〜
に番地−1番地までA+i+ff−A+n−1を格納り
は表示用メモリ上の別の領域で管理でき、画面の構成の
管理はメモリ9が行うため、従来方式のようにCPUは
分割画面を意識することなく、表示用メモリの変更を行
うことができる。また本方式によれば、画面の2分割だ
けでな(多数の分割も可能である。The character data of ~an is from address A in the display memory.
-b, are assumed to have been stored sequentially from address B onwards in the display memory. At this time, for the first row, when displaying split screen A from the first column to the first column, split screen B from the i+1st column to the βth column, and split screen B from the 1+1st column to the nth column, As in the case of FIG. 5, the contents of the memory 9 store A-A+i-1 from addresses (k-1)xn to (k-1)xn+i-1, and from addresses (k-1)Xn+i to (k-1) B-B+j to address Xn+i+ff-1
2-1 is stored, and (k-1)xn+i ~ address 1 ~
The storage of A+i+ff-A+n-1 up to address -1 can be managed in a separate area on the display memory, and the screen configuration is managed by memory 9, so the CPU is not aware of the split screen as in the conventional system. You can change the display memory without having to do so. Furthermore, according to this method, it is possible to divide the screen not only into two, but also into multiple divisions.
本発明によれば、CPUに大きな負荷をかけることなく
、画面分割処理を行なうことが可能となり、システムの
性能を向上させることができる。According to the present invention, screen division processing can be performed without placing a large load on the CPU, and system performance can be improved.
第1図は本発明による1実施例のブロック図、第2図は
従来のディスプレイの回路構成例を示す図、第3図は従
来方式の画面表示を示す図、第4図は画面分割表示の1
例を示す図、第5図と第6図はメモリと画面の対応を示
す図である。
第1図において、2は表示用メモリ、3はカウンタ、6
はビデオ信号発生部、7はマルチプレクサ、8はCRT
ディスプレイ、9は画面構成決定用メモリ、11はマル
チプレクサである。
本発明−31茨庵Ffi+のプロ・ツク配ptyシスブ
し物目婿シ1隊嵐枦12元1忘凸第2 犯
イ芝釆オにtl)鞄面港ヤ、乞示す記
皐3圏
〔7□’)’lph容〕
〔米爪用y[す2・内ゑミ〕メ七り乙ε面の対応・艶示
すt
第 5 目
〔画引〕Fig. 1 is a block diagram of one embodiment of the present invention, Fig. 2 is a diagram showing an example of the circuit configuration of a conventional display, Fig. 3 is a diagram showing a conventional screen display, and Fig. 4 is a diagram of a screen display using a split screen. 1
Figures 5 and 6 showing examples are diagrams showing the correspondence between memory and screen. In FIG. 1, 2 is a display memory, 3 is a counter, and 6 is a display memory.
is a video signal generator, 7 is a multiplexer, and 8 is a CRT.
A display, 9 a memory for determining screen configuration, and 11 a multiplexer. This invention-31 Ibaran Ffi+'s professional distribution pty system, 1 team, 12 yuan, 1 forgetting, 2 criminals, Shiba, tl) Bag-face port, begging, 3 areas of record [ 7□')'lph volume〕
[For rice nails y [S2/inner emmi] t to show the correspondence and luster of the 7-ri Otsu side 5th [Picture guide]
Claims (1)
3)と、該カウンタ(3)の出力によりアクセスされ画
面の文字表示順序を記憶する第1のメモリ(9)と、 該第1のメモリ(9)の出力によりアクセスされ文字コ
ードを記憶する第2のメモリ(2)と、該第2のメモリ
(2)からの出力を文字パターン等の図形に変換する手
段(6)とをそなえ、 上記第1のメモリ(9)の内容にもとづいて画面分割表
示を行なうことを特徴とするディスプレイ表示装置。[Claims] A counter that counts in accordance with the scanning of a display device (
3), a first memory (9) that is accessed by the output of the counter (3) and stores the character display order on the screen, and a first memory (9) that is accessed by the output of the first memory (9) and stores the character code. 2 memory (2) and means (6) for converting the output from the second memory (2) into figures such as character patterns, A display device characterized by performing split display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60139493A JPS61296389A (en) | 1985-06-26 | 1985-06-26 | Display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60139493A JPS61296389A (en) | 1985-06-26 | 1985-06-26 | Display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61296389A true JPS61296389A (en) | 1986-12-27 |
Family
ID=15246547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60139493A Pending JPS61296389A (en) | 1985-06-26 | 1985-06-26 | Display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61296389A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607474A (en) * | 1983-06-27 | 1985-01-16 | 株式会社東芝 | Crt display unit |
JPS60162290A (en) * | 1984-02-02 | 1985-08-24 | 松下電器産業株式会社 | Crt display unit |
-
1985
- 1985-06-26 JP JP60139493A patent/JPS61296389A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607474A (en) * | 1983-06-27 | 1985-01-16 | 株式会社東芝 | Crt display unit |
JPS60162290A (en) * | 1984-02-02 | 1985-08-24 | 松下電器産業株式会社 | Crt display unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0012793A2 (en) | Method of displaying graphic pictures by a raster display apparatus and apparatus for carrying out the method | |
JPS61296389A (en) | Display unit | |
US4956640A (en) | Method and apparatus for controlling video display priority | |
JPS6194090A (en) | Graphic display unit | |
JP2767815B2 (en) | Image data conversion circuit | |
JPS6218595A (en) | Display unit | |
JPS6098485A (en) | Display unit | |
SU824305A1 (en) | Storage | |
JPS6364798B2 (en) | ||
JPS61219082A (en) | Display controller | |
JPS6078481A (en) | Character display | |
JPS632117B2 (en) | ||
SU1469519A1 (en) | Device for representing color graphic data on electron-beam tube screen | |
JPS58202489A (en) | Display unit | |
JPH0219460B2 (en) | ||
JPH0443595B2 (en) | ||
JPS607474A (en) | Crt display unit | |
JPS58203489A (en) | Display unit | |
JPS61190390A (en) | Cursor display system for display unit | |
JPS60128493A (en) | Display control system | |
JPS61156286A (en) | Crt display circuit | |
JPH0322999B2 (en) | ||
JPS61188584A (en) | Image display unit | |
JPS62223789A (en) | Animation display unit | |
JPS62150384A (en) | Image scroller |