JPS61294877A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61294877A JPS61294877A JP60137329A JP13732985A JPS61294877A JP S61294877 A JPS61294877 A JP S61294877A JP 60137329 A JP60137329 A JP 60137329A JP 13732985 A JP13732985 A JP 13732985A JP S61294877 A JPS61294877 A JP S61294877A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- crystal
- buffer layer
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000013078 crystal Substances 0.000 claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 238000005336 cracking Methods 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 19
- 229910052733 gallium Inorganic materials 0.000 description 19
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は緩衝層を介して異種基板上に形成される半導体
結晶を用いた半導体装置に関する。
結晶を用いた半導体装置に関する。
以下、シリコン基板上にゲルマニウム緩衝層を介して形
成されたガリウムひ素形太陽電池を例にして説明する。
成されたガリウムひ素形太陽電池を例にして説明する。
第３図は、例えば「デブロプメント・オブ・ライト−ウ
ェイト・スインＧａＡｓソーラ・セル・オン・Ｓｌサブ
ストレイトス：テクニカル・ダイジェスト・オブ・ザ・
インターナショナルｐｖＳＥＣ−１、神戸２日本、ＰＰ
８３７−８４０．１９８４１（”Ｄｅｖｅｌｏｐａｍｅ
ｎｔ ｏｆ Ｌｉｇｈｔ−Ｗｅｉｇｈｔ Ｔｈ１ｎ Ｇ
ａＡｓ５ｏｌａｒ Ｃｅ１ｌｓ ｏｎ Ｓｔ ５ｕｂｓ
ｔｒａｔｅｓ：ＴｅｃｈｎｉｅａｌＤｉｇｅｓｔ ｏ
ｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＰＶ
ＳＥＣ−１，ｋｏｂｅ。
ェイト・スインＧａＡｓソーラ・セル・オン・Ｓｌサブ
ストレイトス：テクニカル・ダイジェスト・オブ・ザ・
インターナショナルｐｖＳＥＣ−１、神戸２日本、ＰＰ
８３７−８４０．１９８４１（”Ｄｅｖｅｌｏｐａｍｅ
ｎｔ ｏｆ Ｌｉｇｈｔ−Ｗｅｉｇｈｔ Ｔｈ１ｎ Ｇ
ａＡｓ５ｏｌａｒ Ｃｅ１ｌｓ ｏｎ Ｓｔ ５ｕｂｓ
ｔｒａｔｅｓ：ＴｅｃｈｎｉｅａｌＤｉｇｅｓｔ ｏ
ｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＰＶ
ＳＥＣ−１，ｋｏｂｅ。
Ｊａｐａｎ、ｐｐ８３７−８４０．１９８４”）に示さ
れた、シリコン基板上にゲルマニウム緩衝層を介して形
成されたガリウムひ素形太陽電池の主要構成要素を示す
断面図であり、図中、１はシリコン基板、２はシリコン
基板上に形成されたゲルマニウム緩衝層、３はダルマニ
ウム緩衝層上に形成されたガリウムひ素結晶層である。
れた、シリコン基板上にゲルマニウム緩衝層を介して形
成されたガリウムひ素形太陽電池の主要構成要素を示す
断面図であり、図中、１はシリコン基板、２はシリコン
基板上に形成されたゲルマニウム緩衝層、３はダルマニ
ウム緩衝層上に形成されたガリウムひ素結晶層である。
室温におけるシリコン、ゲルマニウム、ガリウムひ素各
結晶の格子定数は各々５．４３１Ｘ。
結晶の格子定数は各々５．４３１Ｘ。
５．６５８Ｘ 、５．６５４Ｘであり、シリコン結晶と
ガリウムひ未結晶との格子不整合は約４％と大きく、他
方ゲルマニウム結晶とガリウムひ未結晶との格子不整合
は０．０４％以下と小さい。このため、シリコン基板上
にガリウムひ未結晶を直接成長させた場合、大きな格子
不整合のために成長されたガリウムひ素結晶内には転位
に代表される電気的、光学的に活性な多数の結晶欠陥が
導入されてしまい、このような低品位のガリウムひ未結
晶を用いて形成されたデバイスは性能的に実用に耐えが
たいものである。他方、シリコン結晶とガリウムひ未結
晶との間に、ガリウムひ未結晶との格子不整合が小さい
ダルマニウム結晶を緩衝層として挿入すれば、シリコン
結晶との格子不整合により発生する大部分の結晶欠陥を
ダルマニウム緩衝層内に吸収させることができるため、
この上に高品位のガリウムひ未結晶が成長可能となる。
ガリウムひ未結晶との格子不整合は約４％と大きく、他
方ゲルマニウム結晶とガリウムひ未結晶との格子不整合
は０．０４％以下と小さい。このため、シリコン基板上
にガリウムひ未結晶を直接成長させた場合、大きな格子
不整合のために成長されたガリウムひ素結晶内には転位
に代表される電気的、光学的に活性な多数の結晶欠陥が
導入されてしまい、このような低品位のガリウムひ未結
晶を用いて形成されたデバイスは性能的に実用に耐えが
たいものである。他方、シリコン結晶とガリウムひ未結
晶との間に、ガリウムひ未結晶との格子不整合が小さい
ダルマニウム結晶を緩衝層として挿入すれば、シリコン
結晶との格子不整合により発生する大部分の結晶欠陥を
ダルマニウム緩衝層内に吸収させることができるため、
この上に高品位のガリウムひ未結晶が成長可能となる。
しかしながら、ガリウムひ未結晶の格子定数は僅かなが
らではあるがダルマニウム結晶の値よりも小さいこと、
さらには、シリコン結晶の線膨張係数（約２．３ Ｘ
１０−’℃−１）がガリウムひ未結晶の値（約５．８
Ｘ １０−’で１）及びゲルマニウム結晶の値（約５．
７ Ｘ １０”−６℃−１）の半分以下であるために、
結晶成長温度から室温に戻された状態では、ガリウムひ
未結晶に大きな引っ張り応力が加わることになる。この
ため、得られたガリウムひ未結晶の格子定数は正規の値
よυも大きな値を示し、エネルギーバンドギャグに代表
される物性定数が本来の値とは異なってしまう。また、
ガリウムひ未結晶の膜厚を太陽電池等のデバイス形成に
必要な３μｍ程度以上にすると降伏現象が起こり、ガリ
ウムひ未結晶が割れたり、ゲルマニウム緩衝層から剥が
れたりする等の問題が発生する。
らではあるがダルマニウム結晶の値よりも小さいこと、
さらには、シリコン結晶の線膨張係数（約２．３ Ｘ
１０−’℃−１）がガリウムひ未結晶の値（約５．８
Ｘ １０−’で１）及びゲルマニウム結晶の値（約５．
７ Ｘ １０”−６℃−１）の半分以下であるために、
結晶成長温度から室温に戻された状態では、ガリウムひ
未結晶に大きな引っ張り応力が加わることになる。この
ため、得られたガリウムひ未結晶の格子定数は正規の値
よυも大きな値を示し、エネルギーバンドギャグに代表
される物性定数が本来の値とは異なってしまう。また、
ガリウムひ未結晶の膜厚を太陽電池等のデバイス形成に
必要な３μｍ程度以上にすると降伏現象が起こり、ガリ
ウムひ未結晶が割れたり、ゲルマニウム緩衝層から剥が
れたりする等の問題が発生する。
本発明は上述した問題点を解決するためになされたもの
であり、その目的は異種半導体基板上に高品位の半導体
結晶を成長形成せしめることにより、これを用いた高性
能の半導体装置を提供することにある。
であり、その目的は異種半導体基板上に高品位の半導体
結晶を成長形成せしめることにより、これを用いた高性
能の半導体装置を提供することにある。
上記目的を達成するために本発明者等は種々実験をなし
た結果、異種半導体基板上に緩衝層を介して半導体結晶
を成長形成する場合において、緩衝層をこの表面上に形
成する半導体の格子定数よりも小さい値を有する半導体
材料で形成すれば、緩衝層の上に形成される半導体には
常に圧縮応力が働き、割れや剥がれ等の問題が発生しな
いばかりでなく、緩衝層とこの上に形成される半導体と
の格子整合を正しくとることにより半導体の物性定数を
それに固有の値に近ずけられ得ることが分かった。
た結果、異種半導体基板上に緩衝層を介して半導体結晶
を成長形成する場合において、緩衝層をこの表面上に形
成する半導体の格子定数よりも小さい値を有する半導体
材料で形成すれば、緩衝層の上に形成される半導体には
常に圧縮応力が働き、割れや剥がれ等の問題が発生しな
いばかりでなく、緩衝層とこの上に形成される半導体と
の格子整合を正しくとることにより半導体の物性定数を
それに固有の値に近ずけられ得ることが分かった。
これにもとすき、基板となる第１の半導体の表面上に、
少なくとも、緩衝層となる１層または複数層の半導体層
で構成された第２の半導体と、前記第１の半導体とは異
種の第３の半導体とが順次積層された構造の半導体装置
において、前記第３の半導体の緩衝層となる前記第２の
半導体を構成する半導体各層のうち、少なくとも前記第
３の半導体と接する前記第２の半導体を構成する半導体
層を、その格子定数が前記第３の半導体の格子定数より
も小なる値を有する半導体材料で形成することを特徴と
する半導体装置、さらに、前記第１の半導体をシリコン
結晶とし、前記第２の半導体をシリコンケ゛ルマニウム
混晶層かあるいはシリコンダルマニウム混晶層とゲルマ
ニウム結晶層とで構成し、前記第３の半導体をガリウム
ひ素とするときに、前記第３の半導体であるガリウムひ
素と接する前記第２の半導体を構成するシリコンゲルマ
ニウム混晶の組成をＳｔ、 ｘＧｅＸで表わしたときに
Ｘの値を０．９８以下に定めたことを特徴とする半導体
装置を提案するに至った。
少なくとも、緩衝層となる１層または複数層の半導体層
で構成された第２の半導体と、前記第１の半導体とは異
種の第３の半導体とが順次積層された構造の半導体装置
において、前記第３の半導体の緩衝層となる前記第２の
半導体を構成する半導体各層のうち、少なくとも前記第
３の半導体と接する前記第２の半導体を構成する半導体
層を、その格子定数が前記第３の半導体の格子定数より
も小なる値を有する半導体材料で形成することを特徴と
する半導体装置、さらに、前記第１の半導体をシリコン
結晶とし、前記第２の半導体をシリコンケ゛ルマニウム
混晶層かあるいはシリコンダルマニウム混晶層とゲルマ
ニウム結晶層とで構成し、前記第３の半導体をガリウム
ひ素とするときに、前記第３の半導体であるガリウムひ
素と接する前記第２の半導体を構成するシリコンゲルマ
ニウム混晶の組成をＳｔ、 ｘＧｅＸで表わしたときに
Ｘの値を０．９８以下に定めたことを特徴とする半導体
装置を提案するに至った。
以下に、基板をシリコン結晶とし、緩衝層をシリコンゲ
ルマニウム混晶かあるいはシリコンゲルマニウム混晶と
ゲルマニウム結晶とで形成し、その表面上にガリウムひ
未結晶を形成した半導体装置を例に、本発明の実施例に
ついて説明する。なお、以下、シリコンゲルマニウム混
晶の組成はＳｌ、−ｘＧ＠工で表わすことにする。また
、結晶成長は分子線エピタキシャル装置を用いて行なっ
た。
ルマニウム混晶かあるいはシリコンゲルマニウム混晶と
ゲルマニウム結晶とで形成し、その表面上にガリウムひ
未結晶を形成した半導体装置を例に、本発明の実施例に
ついて説明する。なお、以下、シリコンゲルマニウム混
晶の組成はＳｌ、−ｘＧ＠工で表わすことにする。また
、結晶成長は分子線エピタキシャル装置を用いて行なっ
た。
本発明の第１の実施例は、面方位〔１００〕のシリコン
基板上に、厚さ約１μｍで組成比Ｘ、が０．９５のＳｉ
１□ＧｅＸ混晶とした緩衝層、ガリウムひ未結晶とを順
次積層して形成した半導体装置である。
基板上に、厚さ約１μｍで組成比Ｘ、が０．９５のＳｉ
１□ＧｅＸ混晶とした緩衝層、ガリウムひ未結晶とを順
次積層して形成した半導体装置である。
本実施例による半導体装置は第３図に示した半導体装置
と同様の断面を有するので、ここでは記載を省略する。
と同様の断面を有するので、ここでは記載を省略する。
本実施例において、Ｓｌ、−ＸＧｅＸ混晶層の厚さはシ
リコン基板との格子不整合が新たに発生する転位によっ
て緩和され得る臨界的膜厚以上に設定する必要があり、
ここでは約１μｍとした。なお、この厚さを前記臨界的
厚さ以下にすると格子不整合が十分に緩和されない。
リコン基板との格子不整合が新たに発生する転位によっ
て緩和され得る臨界的膜厚以上に設定する必要があり、
ここでは約１μｍとした。なお、この厚さを前記臨界的
厚さ以下にすると格子不整合が十分に緩和されない。
また、ガリウムひ未結晶と接する８１．−エＧｅ Ｘ混
晶層は、ガリウムひ未結晶に常に圧縮応力が加わるよう
に、その格子定数がガリウムひ未結晶の値よりも小さく
なるように設定する必要があり、以下に示す５１１−ｘ
Ｇ＠工混晶の格子定数を表わす第（１）式にもとすいて
、Ｘの値は０．９８以下としなければならない。本実施
例ではＸが０．９５の５１１−ｘＧｅｘ混晶とした。
晶層は、ガリウムひ未結晶に常に圧縮応力が加わるよう
に、その格子定数がガリウムひ未結晶の値よりも小さく
なるように設定する必要があり、以下に示す５１１−ｘ
Ｇ＠工混晶の格子定数を表わす第（１）式にもとすいて
、Ｘの値は０．９８以下としなければならない。本実施
例ではＸが０．９５の５１１−ｘＧｅｘ混晶とした。
ｄ（ｘ）＝５．４３１＋０．２２７Ｘ（ｉ） 、−（
１）ここで、ｄ（ｘ）は５１１−エＧＣｘ混晶の格子定
数を表わす。
１）ここで、ｄ（ｘ）は５１１−エＧＣｘ混晶の格子定
数を表わす。
以上に述べた条件下で形成した緩衝層の表面上に、１μ
ｍから１０μｍの範囲の厚さのガリウムひ未結晶を成長
させてみたが、割れや剥がれ等の問題は生じなかった。
ｍから１０μｍの範囲の厚さのガリウムひ未結晶を成長
させてみたが、割れや剥がれ等の問題は生じなかった。
また、Ｘ線回折により測定した格子定数は前述したガリ
ウムひ素の固有値に極めて近い値を示した。
ウムひ素の固有値に極めて近い値を示した。
次に、第１図は本発明の第２の実施例であり、面方位（
１００）のシリコン基板１１上に、組成比Ｘを０．０５
から０．９５まで０．１ずつステップ状に増加させなが
ら形成した１０層のＳｌ、−ＸＧｅＸ混晶層からなる緩
衝層１２、ガリウムひ未結晶１３を順次積層して形成し
た半導体装置である。
１００）のシリコン基板１１上に、組成比Ｘを０．０５
から０．９５まで０．１ずつステップ状に増加させなが
ら形成した１０層のＳｌ、−ＸＧｅＸ混晶層からなる緩
衝層１２、ガリウムひ未結晶１３を順次積層して形成し
た半導体装置である。
本実施例においても、緩衝層１２を構成する各５１１−
ＸＧｅｘ層は、各層間の格子不整合が新たに発生する転
位によって緩和され得る臨界的厚さ以上に設定する必要
があり、ここではその厚さを全て約０．２μｍとした。
ＸＧｅｘ層は、各層間の格子不整合が新たに発生する転
位によって緩和され得る臨界的厚さ以上に設定する必要
があり、ここではその厚さを全て約０．２μｍとした。
なお、この厚さを前記臨界的厚さ以下にすると格子不整
合の緩和が十分に達成されない。本実施例においても、
緩衝層１２０表面上に１μｍから１０μｍの範囲の厚さ
のガリウムひ未結晶１３を成長させてみたが、前述した
第１の実施例と同様に、割れや剥がれ等の問題は生じな
かった。
合の緩和が十分に達成されない。本実施例においても、
緩衝層１２０表面上に１μｍから１０μｍの範囲の厚さ
のガリウムひ未結晶１３を成長させてみたが、前述した
第１の実施例と同様に、割れや剥がれ等の問題は生じな
かった。
次に、第２図は緩衝層２２をダルマニウム結晶とＳ ｉ
１ ＋ 、ｃ１！ Ｘ混晶とで形成した本発明の第３
の実施例であり、面方位（１００３のシリコン基板１１
上に、厚さ約１μｍのｒルマニウム結晶層と組成比Ｘが
０．９５で厚さが約０，２μｍのＳ ｉ １ ＋ ＸＧ
ａ Ｘ混晶層からなる緩衝層２２、ガリウムひ未結晶
１３を順次積層して形成した半導体装置である。
１ ＋ 、ｃ１！ Ｘ混晶とで形成した本発明の第３
の実施例であり、面方位（１００３のシリコン基板１１
上に、厚さ約１μｍのｒルマニウム結晶層と組成比Ｘが
０．９５で厚さが約０，２μｍのＳ ｉ １ ＋ ＸＧ
ａ Ｘ混晶層からなる緩衝層２２、ガリウムひ未結晶
１３を順次積層して形成した半導体装置である。
本実施例においても、緩衝層２２の表面上に１μｍから
１０μｍの範囲の厚さのガリウムひ、未結晶１３を成長
させてみたが、前述した第１の実施例と同様に、割れや
剥がれ等の問題は生じなかった。
１０μｍの範囲の厚さのガリウムひ、未結晶１３を成長
させてみたが、前述した第１の実施例と同様に、割れや
剥がれ等の問題は生じなかった。
なお、以上の実施例では緩衝層としてシリコンゲルマニ
ウム混晶を用いた場合についてのみ述べたが、格子定数
が組成比を変えることによって制御可能な他の半導体材
料、例えばガリウムひ素りん等の化合物混晶材料等を用
いても同様の効果が期待できることは言うまでもない。
ウム混晶を用いた場合についてのみ述べたが、格子定数
が組成比を変えることによって制御可能な他の半導体材
料、例えばガリウムひ素りん等の化合物混晶材料等を用
いても同様の効果が期待できることは言うまでもない。
以上説明したように、本発明による半導体装置では、異
種基板上に形成される半導体結晶に常に圧縮応力が加わ
るため、半導体結晶を厚く形成した場合でも割れや剥が
れ等の問題が回避でき、結晶性の優れたものが得られる
という大きな特徴がある。
種基板上に形成される半導体結晶に常に圧縮応力が加わ
るため、半導体結晶を厚く形成した場合でも割れや剥が
れ等の問題が回避でき、結晶性の優れたものが得られる
という大きな特徴がある。
第１図は本発明の第２の実施例を示す半導体装置の断面
図、 第２図は本発明の第３の実施例を示す半導体装置の断面
図。 第３図は従来提案されている、シリコン基板上にゲルマ
ニウム緩衝層を介して形成されたガリウムひ素形太陽電
池の主要構成要素を示す断面図である。 １１・・・シリコン基板、１２．２２・・・緩衝層、１
３・・・ガリウムひ素結晶。 出願人代理人 弁理士 鈴 江 武 彦第１ｖ！Ｊ 第２図 第３図
図、 第２図は本発明の第３の実施例を示す半導体装置の断面
図。 第３図は従来提案されている、シリコン基板上にゲルマ
ニウム緩衝層を介して形成されたガリウムひ素形太陽電
池の主要構成要素を示す断面図である。 １１・・・シリコン基板、１２．２２・・・緩衝層、１
３・・・ガリウムひ素結晶。 出願人代理人 弁理士 鈴 江 武 彦第１ｖ！Ｊ 第２図 第３図
Claims (2)
- （１）基板となる第１の半導体の表面上に、少なくとも
、緩衝層となる１層または複数層の半導体層で構成され
た第２の半導体と、前記第１の半導体とは異種の第３の
半導体とが、順次積層された構造の半導体装置において
、前記第３の半導体の緩衝層となる前記第２の半導体を
構成する半導体各層のうち、少なくとも前記第３の半導
体と接する前記第２の半導体を構成する半導体層を、そ
の格子定数が前記第３の半導体の格子定数よりも小なる
値を有する半導体材料で形成することを特徴とする半導
体装置。 - （２）第１の半導体をシリコン結晶とし、第２の半導体
をシリコンゲルマニウム混晶層かあるいはシリコンゲル
マニウム混晶層とゲルマニウム結晶層とで構成し、第３
の半導体をガリウムひ素とするときに、前記第３の半導
体であるガリウムひ素と接する前記第２の半導体を構成
するシリコンゲルマニウム混晶の組成をＳｉ＿１＿−＿
ｘＧｅ＿ｘで表わしたときにｘの値を０．９８以下に定
めたことを特徴とする特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137329A JPS61294877A (ja) | 1985-06-24 | 1985-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137329A JPS61294877A (ja) | 1985-06-24 | 1985-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61294877A true JPS61294877A (ja) | 1986-12-25 |
Family
ID=15196121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137329A Pending JPS61294877A (ja) | 1985-06-24 | 1985-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294877A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097308A (en) * | 1990-03-13 | 1992-03-17 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
| JPH05129201A (ja) * | 1991-05-31 | 1993-05-25 | Internatl Business Mach Corp <Ibm> | 多層材料及びその製造方法 |
| US5548128A (en) * | 1994-12-14 | 1996-08-20 | The United States Of America As Represented By The Secretary Of The Air Force | Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates |
| US5959308A (en) * | 1988-07-25 | 1999-09-28 | Texas Instruments Incorporated | Epitaxial layer on a heterointerface |
| US6858502B2 (en) | 1999-03-12 | 2005-02-22 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| JP2011014898A (ja) * | 2009-06-05 | 2011-01-20 | Sumitomo Chemical Co Ltd | センサ、半導体基板、および半導体基板の製造方法 |
| JP2013030798A (ja) * | 2007-09-07 | 2013-02-07 | Amberwave Systems Corp | 多接合太陽電池 |
| JP2014063861A (ja) * | 2012-09-20 | 2014-04-10 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-06-24 JP JP60137329A patent/JPS61294877A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959308A (en) * | 1988-07-25 | 1999-09-28 | Texas Instruments Incorporated | Epitaxial layer on a heterointerface |
| US5097308A (en) * | 1990-03-13 | 1992-03-17 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
| JPH05129201A (ja) * | 1991-05-31 | 1993-05-25 | Internatl Business Mach Corp <Ibm> | 多層材料及びその製造方法 |
| US5548128A (en) * | 1994-12-14 | 1996-08-20 | The United States Of America As Represented By The Secretary Of The Air Force | Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates |
| US6858502B2 (en) | 1999-03-12 | 2005-02-22 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| JP2013030798A (ja) * | 2007-09-07 | 2013-02-07 | Amberwave Systems Corp | 多接合太陽電池 |
| JP2011014898A (ja) * | 2009-06-05 | 2011-01-20 | Sumitomo Chemical Co Ltd | センサ、半導体基板、および半導体基板の製造方法 |
| KR20120036801A (ko) * | 2009-06-05 | 2012-04-18 | 스미또모 가가꾸 가부시키가이샤 | 센서, 반도체 기판 및 반도체 기판의 제조 방법 |
| US8835906B2 (en) | 2009-06-05 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Sensor, semiconductor wafer, and method of producing semiconductor wafer |
| JP2014063861A (ja) * | 2012-09-20 | 2014-04-10 | Toshiba Corp | 半導体装置の製造方法 |
| US9287441B2 (en) | 2012-09-20 | 2016-03-15 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69430550T2 (de) | Verbesserungen der Heteroepitaxie durch grosse Oberflächenstufen | |
| JP2669368B2 (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| EP0329400B1 (en) | Semiconductor thin film and process for fabricating the same | |
| US5221367A (en) | Strained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| US20100032805A1 (en) | Methods and structures for relaxation of strained layers | |
| US7323764B2 (en) | Buffer structure for modifying a silicon substrate | |
| JPH033364A (ja) | 半導体装置 | |
| US4548658A (en) | Growth of lattice-graded epilayers | |
| JPS61294877A (ja) | 半導体装置 | |
| JPH073814B2 (ja) | 半導体基板の製造方法 | |
| JPH0463039B2 (ja) | ||
| JPS61189621A (ja) | 化合物半導体装置 | |
| Tan et al. | Twist wafer bonded “fixed-film” versus “compliant” substrates: correlated misfit dislocation generation and contaminant gettering. | |
| CN212967718U (zh) | 具有2d材料中介层的氮化镓外延基板 | |
| JP5505845B2 (ja) | 歪み層緩和のための硬化層 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| CN106783530A (zh) | 锗硅半导体合金的制备方法 | |
| JPH07107895B2 (ja) | 化合物半導体基板 | |
| JP4208078B2 (ja) | ＩｎＮ半導体及びその製造方法 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JPS63184320A (ja) | 半導体装置 | |
| JPS6066812A (ja) | 化合物半導体装置の製造方法 | |
| JPH0393221A (ja) | 半導体基板 |