JPS61289726A - クロツク発生回路 - Google Patents
クロツク発生回路Info
- Publication number
- JPS61289726A JPS61289726A JP13233685A JP13233685A JPS61289726A JP S61289726 A JPS61289726 A JP S61289726A JP 13233685 A JP13233685 A JP 13233685A JP 13233685 A JP13233685 A JP 13233685A JP S61289726 A JPS61289726 A JP S61289726A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- temperature
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル回路において、周囲温度の変化に応じ
たクロックを供給するクロック発生回路に関するもので
ある。
たクロックを供給するクロック発生回路に関するもので
ある。
する分周器からなり、分周出力をデジタル回路のクロッ
クとして使用していた。
クとして使用していた。
発明が解決しようとする問題点
このような従来の回路では、供給するクロックの周波数
は一定であるため、デジタル機器の周囲温度が動作保証
温度以上に高くなった場合に誤動作する可能性があり、
機器の信頼性を高める点で問題があった。
は一定であるため、デジタル機器の周囲温度が動作保証
温度以上に高くなった場合に誤動作する可能性があり、
機器の信頼性を高める点で問題があった。
本発明はこの様な点を改善すべくなされたもので、周囲
温度に対応してクロック周波数が制御可能なりロック発
生回路を提供することを目的としている。
温度に対応してクロック周波数が制御可能なりロック発
生回路を提供することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、分周器の分局出力
を温度検知回路の出力をＡ／Ｄ変換したデジタル値でも
って選択し、クロック周波数を変化させるものである。
を温度検知回路の出力をＡ／Ｄ変換したデジタル値でも
って選択し、クロック周波数を変化させるものである。
作 用
本発明は上記した構成により、デジタル機器の周囲温度
を検知し、その結果でもって分局出力波形を選択するの
で、クロック周波数を温度が高くなるにつれて低くする
事ができるため、機器の誤動作を防止しうる。
を検知し、その結果でもって分局出力波形を選択するの
で、クロック周波数を温度が高くなるにつれて低くする
事ができるため、機器の誤動作を防止しうる。
実施例
第１図は本発明のクロック発生回路の一実施例を示すブ
ロック図である。第１図において、基準周波数発振回路
１の出力は複数段の分周器２によって分周される。デジ
・タル機器の周囲温度を計測するために、温度検知回路
３（例えば、アバランシェダイオードのアバランシェ電
圧の温度変化を利用した検知回路等）が設けられ、その
アナログ出力をデジタル値にＡ／Ｄ変換回路４でもって
変換する。Ａ／Ｄ変換回路４のデジタル出力６によって
、複数個の分局出力６のうちから１個の出力を選択回路
アでもって選択し１．バッファ８で増幅した後デジタル
機器のクロックとして供給する。
ロック図である。第１図において、基準周波数発振回路
１の出力は複数段の分周器２によって分周される。デジ
・タル機器の周囲温度を計測するために、温度検知回路
３（例えば、アバランシェダイオードのアバランシェ電
圧の温度変化を利用した検知回路等）が設けられ、その
アナログ出力をデジタル値にＡ／Ｄ変換回路４でもって
変換する。Ａ／Ｄ変換回路４のデジタル出力６によって
、複数個の分局出力６のうちから１個の出力を選択回路
アでもって選択し１．バッファ８で増幅した後デジタル
機器のクロックとして供給する。
第２図は本発明の他の実施例であって、基準周波数発振
回路１として、水晶振動子１０１．コンデンサ１０２．
インバータ１０３から成る回路を用いている。また分周
器２は３ビツト２進周期弐カウンタで構成され、カウン
タ出力のうちＬＳＢ＝ＯＡ、ＭＳＢ＝Ｑ（Ｈとなってい
る。選択回路７は、３ビツトカウンタ２の出力が１０″
になるのを検出する３人力Ｎ０Ｒ７０１，そのＮＯＲ出
力でもってＡ／Ｄ変換回路４の２ビツト出力６をラッチ
する２組のＤ−７リツプフロツプ７０２．フリップフロ
ップの出力をデコードするＡＮＤゲート７０３およびマ
ルチプレクサ７０４から成る回路で構成される。
回路１として、水晶振動子１０１．コンデンサ１０２．
インバータ１０３から成る回路を用いている。また分周
器２は３ビツト２進周期弐カウンタで構成され、カウン
タ出力のうちＬＳＢ＝ＯＡ、ＭＳＢ＝Ｑ（Ｈとなってい
る。選択回路７は、３ビツトカウンタ２の出力が１０″
になるのを検出する３人力Ｎ０Ｒ７０１，そのＮＯＲ出
力でもってＡ／Ｄ変換回路４の２ビツト出力６をラッチ
する２組のＤ−７リツプフロツプ７０２．フリップフロ
ップの出力をデコードするＡＮＤゲート７０３およびマ
ルチプレクサ７０４から成る回路で構成される。
本実施例の動作を第３図のタイミング図に基づ込て説明
する。基準周波を３ビツトカランタで分周するとイ分周
０．ｐ、 、 ３Ａ分周ＱＢ９％分周Ｑ。の各出力を得
る。これら分周出力はＡ／Ｄ変換回路の２ビツト出力の
コード（ｏ、ｏ）、（ｏ、１ ）。
する。基準周波を３ビツトカランタで分周するとイ分周
０．ｐ、 、 ３Ａ分周ＱＢ９％分周Ｑ。の各出力を得
る。これら分周出力はＡ／Ｄ変換回路の２ビツト出力の
コード（ｏ、ｏ）、（ｏ、１ ）。
（１１０）Ｋ対応して選択され、（１，１）のコードに
対してはクロックは常時″′Ｌ＃になる。これらのコー
ドの切換えは、カウンタ出力が＠０″になるタイミング
（３人力Ｎ０Ｒ７０１の出力の立上シ）で実行される。
対してはクロックは常時″′Ｌ＃になる。これらのコー
ドの切換えは、カウンタ出力が＠０″になるタイミング
（３人力Ｎ０Ｒ７０１の出力の立上シ）で実行される。
従って、周囲温度が常温の場合をコード（０１０）Ｋ対
応させるとＱＡ出力を選択して最も周波数の高いクロッ
クを得る。
応させるとＱＡ出力を選択して最も周波数の高いクロッ
クを得る。
温度が上昇するにつれてＡ／Ｄ変換回路の出力コードは
（ｏｓ ｏ）−（ｏｓ １ ）−＋ｃ１１ ０）
→（１゜１）と変化し、それに対してクロック周波数は
イ分周−に分周−％分周−”Ｌ″の様に低下し、高温状
態ではクロックは停止してシステム機器の状態を保持す
ることになる。第３図において、クロック■はコードが
（０，０）−（０１１”）に変化した場合、クロック…
はコードが（０，１）−（１，０）に変化した場合、ク
ロック■は（１゜０）−（１，１）に変化した場合を示
す。この様に周囲温度が上昇するにつれてクロック周波
数が半分ずつ低下してデジタル機器の遅延に起因する誤
動作を防止する。
（ｏｓ ｏ）−（ｏｓ １ ）−＋ｃ１１ ０）
→（１゜１）と変化し、それに対してクロック周波数は
イ分周−に分周−％分周−”Ｌ″の様に低下し、高温状
態ではクロックは停止してシステム機器の状態を保持す
ることになる。第３図において、クロック■はコードが
（０，０）−（０１１”）に変化した場合、クロック…
はコードが（０，１）−（１，０）に変化した場合、ク
ロック■は（１゜０）−（１，１）に変化した場合を示
す。この様に周囲温度が上昇するにつれてクロック周波
数が半分ずつ低下してデジタル機器の遅延に起因する誤
動作を防止する。
なお、以上の実施例ではコードの切換えタイミングを３
ビツトカランタの”Ｏ”検出時にしているが、別個に長
ビットを有するカウンタを設けてＡ／Ｄ変換結果のサン
プリング周期を長くしても同様の結果が得られる。
ビツトカランタの”Ｏ”検出時にしているが、別個に長
ビットを有するカウンタを設けてＡ／Ｄ変換結果のサン
プリング周期を長くしても同様の結果が得られる。
発明の効果
デジタル機器において周囲温度が上昇すると、内部構成
素子の遅延が大きくなってクロックのスピードに追随で
きなくなり誤動作を引き起こすが、本発明によれば、温
度上昇に対応してクロック周波数を下げるので充分その
温度下でも正常動作が可能である。また極めて高温にな
った場合は、クロックの供給を自動的に停止してスタン
バイ状態を保持し、温度が低下したときクロックの供給
を再開してシステムを再起動することが可能である。
素子の遅延が大きくなってクロックのスピードに追随で
きなくなり誤動作を引き起こすが、本発明によれば、温
度上昇に対応してクロック周波数を下げるので充分その
温度下でも正常動作が可能である。また極めて高温にな
った場合は、クロックの供給を自動的に停止してスタン
バイ状態を保持し、温度が低下したときクロックの供給
を再開してシステムを再起動することが可能である。
従って、本発明はデジタル機器の誤動作を防止し稼動率
を向上させるので機器の信頼性向上に極めて有用である
。
を向上させるので機器の信頼性向上に極めて有用である
。
第１図は本発明の一実施例におけるクロック発生回路を
示すブロック図、第２図は本発明の他の実施例のクロッ
ク発生回路を示すブロック図、第３図は動作を説明する
ためのタイミング図である。 １・・・・・・基準周波数発振回路、２・・・・・・８
分周器、３・・・・・・温度検知回路、４・・・・・・
Ａ／Ｄ変換回路、６・・・・・・デジタル出力、６・・
・・・・分周出力、７・・・・・・選択回路、８・・・
・・・バッファ。
示すブロック図、第２図は本発明の他の実施例のクロッ
ク発生回路を示すブロック図、第３図は動作を説明する
ためのタイミング図である。 １・・・・・・基準周波数発振回路、２・・・・・・８
分周器、３・・・・・・温度検知回路、４・・・・・・
Ａ／Ｄ変換回路、６・・・・・・デジタル出力、６・・
・・・・分周出力、７・・・・・・選択回路、８・・・
・・・バッファ。
Claims (1)
- 基準周波数発振回路と発振波形を分周する複数段の分周
器と、温度検知回路とそのアナログ出力をデジタル化す
るＡ／Ｄ変換回路と、そのデジタル値によって前記分周
器出力を選択制御する選択回路とからなる事を特徴とす
るクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13233685A JPS61289726A (ja) | 1985-06-18 | 1985-06-18 | クロツク発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13233685A JPS61289726A (ja) | 1985-06-18 | 1985-06-18 | クロツク発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61289726A true JPS61289726A (ja) | 1986-12-19 |
Family
ID=15078944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13233685A Pending JPS61289726A (ja) | 1985-06-18 | 1985-06-18 | クロツク発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61289726A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01254021A (ja) * | 1988-04-04 | 1989-10-11 | Mitsubishi Electric Corp | 分周装置 |
| KR100461286B1 (ko) * | 2001-01-23 | 2004-12-13 | 미쓰비시덴키 가부시키가이샤 | 클럭 내장 반도체 집적 회로 장치 |
-
1985
- 1985-06-18 JP JP13233685A patent/JPS61289726A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01254021A (ja) * | 1988-04-04 | 1989-10-11 | Mitsubishi Electric Corp | 分周装置 |
| KR100461286B1 (ko) * | 2001-01-23 | 2004-12-13 | 미쓰비시덴키 가부시키가이샤 | 클럭 내장 반도체 집적 회로 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| JP2009528015A (ja) | 自己補正式デジタル・パルス幅変調器（ｄｐｗｍ） | |
| JPS5951177B2 (ja) | オ−トクリア信号発生回路 | |
| JPS63121483A (ja) | モ−タ速度制御システム | |
| US10459467B1 (en) | Switching regulator with soft start circuit and operation method thereof | |
| US3942171A (en) | Scanning system for digital-analog converter | |
| KR100400316B1 (ko) | 클럭 동기 장치 | |
| JPS61289726A (ja) | クロツク発生回路 | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| US4389637A (en) | Digital to analog converter | |
| JPS6261175B2 (ja) | ||
| JP2615589B2 (ja) | 同期式発振回路 | |
| SU1642580A1 (ru) | Устройство дл стабилизации частоты выходного напр жени генератора | |
| JPS6030135B2 (ja) | Ｐｃｍ伝送装置のａ／ｄ・ｄ／ａ変換器 | |
| JPS63197112A (ja) | デ−タ変換回路 | |
| JPS6324577B2 (ja) | ||
| JPS6311767Y2 (ja) | ||
| JPS588179B2 (ja) | デイジタル形ジツタ発生器 | |
| SU576655A1 (ru) | Устройство дл автоматической подстройки частоты | |
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| KR0178892B1 (ko) | 클럭 다중화 회로 | |
| JP2604740B2 (ja) | アナログ−デジタル変換器 | |
| JPH0230218A (ja) | 位相同期回路 | |
| JPS6030136B2 (ja) | Ａ／ｄ・ｄ／ａ変換器 | |
| JPH04154317A (ja) | エッジ検出回路 |