JPS61288515A - 拡大領域デジタル位相/周波数検出器 - Google Patents
拡大領域デジタル位相/周波数検出器Info
- Publication number
- JPS61288515A JPS61288515A JP61099267A JP9926786A JPS61288515A JP S61288515 A JPS61288515 A JP S61288515A JP 61099267 A JP61099267 A JP 61099267A JP 9926786 A JP9926786 A JP 9926786A JP S61288515 A JPS61288515 A JP S61288515A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- output
- flop
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は2つのデジタル入力信号間の位相差及び周波数
差を比較する回路に関し、特にPLLに於いて、デジタ
ル位相/周波数検出器の最大レンジに応じて回路を用い
、該検出器がリセットされる際にその出力に追加する為
の出力を得て、該検出器の線型位相変調レンジを増大す
る方法及び回路に関する。
差を比較する回路に関し、特にPLLに於いて、デジタ
ル位相/周波数検出器の最大レンジに応じて回路を用い
、該検出器がリセットされる際にその出力に追加する為
の出力を得て、該検出器の線型位相変調レンジを増大す
る方法及び回路に関する。
2つの入力信号間の位相及び周波数の差を検出する回路
は信号分析一般に有効であり、特に、デジタル通信及び
周波数合成に於いて重要である。
は信号分析一般に有効であり、特に、デジタル通信及び
周波数合成に於いて重要である。
例えばデジタルPLLに於いては入力信号は位相検出器
に与えられて基準信号と比較される。入力信号間の位相
及び周波数に於ける瞬間的差異の関数である誤差信号は
、鋸波されて電圧制御発振器(VCO)を制御する。こ
のVCOの出力は前記PLLの出力を形成し、基準信号
として位相検出器に与えられて、VCOの位相及び周波
数を入力信号のそれらに合わせて「ロック」する。PL
Lは、成る場合には、例えばフロイド・M・ガードナー
著「フェーズロック技術」ジョン・ウィリー父子社19
79年刊第2版第9章に論する如く、信号復調用に用い
られる。又他の場合には信号変調(上記「フェーズロッ
ク技術」第9章)に、或いは本発明譲受人に譲渡された
エルプス他米国特許第4.360.788号に述べる如
く、周波数合成に用いられる。
に与えられて基準信号と比較される。入力信号間の位相
及び周波数に於ける瞬間的差異の関数である誤差信号は
、鋸波されて電圧制御発振器(VCO)を制御する。こ
のVCOの出力は前記PLLの出力を形成し、基準信号
として位相検出器に与えられて、VCOの位相及び周波
数を入力信号のそれらに合わせて「ロック」する。PL
Lは、成る場合には、例えばフロイド・M・ガードナー
著「フェーズロック技術」ジョン・ウィリー父子社19
79年刊第2版第9章に論する如く、信号復調用に用い
られる。又他の場合には信号変調(上記「フェーズロッ
ク技術」第9章)に、或いは本発明譲受人に譲渡された
エルプス他米国特許第4.360.788号に述べる如
く、周波数合成に用いられる。
何れにせよ、従来のデジタル位相/周波数検出器は、互
いに接続され、更にフィードバック回路の論理ゲートに
接続された一対のフリップフロップ、或いはその他の双
安定装置より成る。この2つのフリップフロップの論理
状態は、その間の周波数及び位相の差異を検出するべき
2つのデジタル入力信号及び前記フィードバックゲート
により決定される。この2つのフリップフロップは、そ
の初期リセットと共にそのデータ端子を論理「1」に接
続され、又、そのクロック端子を2つのデジタル入力信
号にそれぞれ接続される。各フリップフロップの出力は
1.その入力信号の立ち上がりを検出すると論理「1」
にセットされる。即ち、第1のフリップフロップへの入
力信号が立ち上がるとこのフリップフロップは論理「1
」にセットされ、しかる後筒2のフリ・ノブフロップも
、入力信号の立ち上がりにより論理「1」にセットされ
る。しかしながら、第2のフリップフロップが論理「1
」にセットされた直後にこれら2つのフリップフロップ
は、その出力に反応する論理ゲートによりリセットされ
、何れか一方のフリップフロップがその入力信号の立ち
上がりを検出する迄はその侭の状態に保たれる。
いに接続され、更にフィードバック回路の論理ゲートに
接続された一対のフリップフロップ、或いはその他の双
安定装置より成る。この2つのフリップフロップの論理
状態は、その間の周波数及び位相の差異を検出するべき
2つのデジタル入力信号及び前記フィードバックゲート
により決定される。この2つのフリップフロップは、そ
の初期リセットと共にそのデータ端子を論理「1」に接
続され、又、そのクロック端子を2つのデジタル入力信
号にそれぞれ接続される。各フリップフロップの出力は
1.その入力信号の立ち上がりを検出すると論理「1」
にセットされる。即ち、第1のフリップフロップへの入
力信号が立ち上がるとこのフリップフロップは論理「1
」にセットされ、しかる後筒2のフリ・ノブフロップも
、入力信号の立ち上がりにより論理「1」にセットされ
る。しかしながら、第2のフリップフロップが論理「1
」にセットされた直後にこれら2つのフリップフロップ
は、その出力に反応する論理ゲートによりリセットされ
、何れか一方のフリップフロップがその入力信号の立ち
上がりを検出する迄はその侭の状態に保たれる。
かくして2つのフリップフロップ出力は、各々の入力信
号間の位相/周波数の差異に応じた衝撃係数を持つ方形
波となる。第1の信号が第2の信号に先行した場合、第
1のフリップフロップのみが、2つの入力信号間の位相
/周波数差に応じた衝撃係数を以て方形波を生じる。第
2の信号が先行した場合には第2のフリップフロップの
みが、第2の入力信号の第1の信号に対する位相差に応
じた衝撃係数を以て方形波を生じる。これら2つの方形
波は差異回路に於いて合成された後、積分されて、大略
零を中心とする、即ち第1の信号が先行する場合と第2
の信号が先行する場合とでは正反対の極性を持つ、鋸波
を得る。この鋸波は2つのデジタル入力信号間の位相/
周波数差に応じた振幅と3600に固定された周期を持
つ。2つの入力信号間の位相/周波数差は単調に増加す
るので、検出器の出力は2つのデジタル入力信号間の位
相/周波数差の全サイクル数に対応する数の、一連の鋸
波と成る。
号間の位相/周波数の差異に応じた衝撃係数を持つ方形
波となる。第1の信号が第2の信号に先行した場合、第
1のフリップフロップのみが、2つの入力信号間の位相
/周波数差に応じた衝撃係数を以て方形波を生じる。第
2の信号が先行した場合には第2のフリップフロップの
みが、第2の入力信号の第1の信号に対する位相差に応
じた衝撃係数を以て方形波を生じる。これら2つの方形
波は差異回路に於いて合成された後、積分されて、大略
零を中心とする、即ち第1の信号が先行する場合と第2
の信号が先行する場合とでは正反対の極性を持つ、鋸波
を得る。この鋸波は2つのデジタル入力信号間の位相/
周波数差に応じた振幅と3600に固定された周期を持
つ。2つの入力信号間の位相/周波数差は単調に増加す
るので、検出器の出力は2つのデジタル入力信号間の位
相/周波数差の全サイクル数に対応する数の、一連の鋸
波と成る。
しかしながら上に述べた如くの従来回路には、2つの信
号の位相差が小さい時に充分な速度で応答し得ない欠点
があった。
号の位相差が小さい時に充分な速度で応答し得ない欠点
があった。
本発明の主たる目的は、従って、デジタル位相/周波数
検出器の検出範囲を増大する方法及びその為の回路を提
供する事である。
検出器の検出範囲を増大する方法及びその為の回路を提
供する事である。
その一つの目的は、入力信号と基準信号の間の位相/周
波数差が内部回路をリセットする為の所定量に達する時
、デジタル位相/周波数検出器に最大出力値を持たせ、
この検出器出力に追加の出力を加える事により、この検
出器の最大平均出力を増大する方法及び回路を提供する
事である。
波数差が内部回路をリセットする為の所定量に達する時
、デジタル位相/周波数検出器に最大出力値を持たせ、
この検出器出力に追加の出力を加える事により、この検
出器の最大平均出力を増大する方法及び回路を提供する
事である。
本発明の他の目的及び利点は以下の詳細な記述から当業
者には容易に明らかとなろう。ここでは本発明を実施す
る上で最良の形態が記述され、最も好ましい実施例のみ
が示される。しかし、本発明に於いてはこれに異なる実
施例も可能であり、又、その細部に於いては、本発明を
逸脱しない事が明らかな様々の点に就いて、変更が可能
である事を理解されるべきである。即ち、以下の図面と
記述とは単に説明の利便を図るものであり、本発明の範
囲を制限するものではない。
者には容易に明らかとなろう。ここでは本発明を実施す
る上で最良の形態が記述され、最も好ましい実施例のみ
が示される。しかし、本発明に於いてはこれに異なる実
施例も可能であり、又、その細部に於いては、本発明を
逸脱しない事が明らかな様々の点に就いて、変更が可能
である事を理解されるべきである。即ち、以下の図面と
記述とは単に説明の利便を図るものであり、本発明の範
囲を制限するものではない。
本発明は米国ワシントン州エベレットにM在するジョン
・フルーク製造会社製周波数シンセサイザーに組合わさ
れる、米国特許4,360.788号エルプス他或いは
1984年7月10日付米国特許出願629゜555号
コックに開示された型のデジタルPLLに於いて線型位
相変調レンジを拡大するべく企図されたものである。
・フルーク製造会社製周波数シンセサイザーに組合わさ
れる、米国特許4,360.788号エルプス他或いは
1984年7月10日付米国特許出願629゜555号
コックに開示された型のデジタルPLLに於いて線型位
相変調レンジを拡大するべく企図されたものである。
第1図に示した従来のPLLl0は、本発明が対象とす
る型の位相検出器12、フィルター14及び順方向ルー
プ内に接続された電圧制御発振器(VCO)16とより
成る。位相検出器12に於いて2つの入力端子には入力
信号Fiと基準信号Frとがそれぞれ入力され、この2
つの入力信号間の位相と周波数の差に応じた信号が発生
する。
る型の位相検出器12、フィルター14及び順方向ルー
プ内に接続された電圧制御発振器(VCO)16とより
成る。位相検出器12に於いて2つの入力端子には入力
信号Fiと基準信号Frとがそれぞれ入力され、この2
つの入力信号間の位相と周波数の差に応じた信号が発生
する。
この検出器信号はフィルター14による鋸波、平滑化を
経てVCO16に印加される。VCO16の出力は、プ
ログラマブル分周器18を経て位相検出器12へ、基準
信号Frとしてフィードバックされる。前記エルプス他
特許に詳しく述べる如く、VCO16により発生する信
号は、分周器18のプログラミングにより決定される入
力信号Fiの倍数或いは約数となる周波数、及び該入力
信号の位相に対し、検出器12に組み込まれたオフセッ
トバイアスに基づいて決定される所の所定の相関関係を
持つ位相を持つ様、制御される。
経てVCO16に印加される。VCO16の出力は、プ
ログラマブル分周器18を経て位相検出器12へ、基準
信号Frとしてフィードバックされる。前記エルプス他
特許に詳しく述べる如く、VCO16により発生する信
号は、分周器18のプログラミングにより決定される入
力信号Fiの倍数或いは約数となる周波数、及び該入力
信号の位相に対し、検出器12に組み込まれたオフセッ
トバイアスに基づいて決定される所の所定の相関関係を
持つ位相を持つ様、制御される。
本発明による位相検出器の、最も重要な応用は第1図に
示したごときPLLに対するものであるが、この位相検
出器は、信号の処理及び測定に於いて、他にも数多くの
意義深い応用を成しうる事が理解されるべきである。
示したごときPLLに対するものであるが、この位相検
出器は、信号の処理及び測定に於いて、他にも数多くの
意義深い応用を成しうる事が理解されるべきである。
本発明の適正な評価には、従来の位相/周波数検出器の
比較的低い最大平均出力に就いて充分に理解する事が必
要である。第2図に一対のフリップフロップ20.22
より成る従来の検出器を示す。説明の都合上、これらの
フリップフロップはDタイプフリップフロップとする。
比較的低い最大平均出力に就いて充分に理解する事が必
要である。第2図に一対のフリップフロップ20.22
より成る従来の検出器を示す。説明の都合上、これらの
フリップフロップはDタイプフリップフロップとする。
Dタイプフリップフロップに於いて、D端子に加えられ
た論理レベルは、クロック端子に立ち上がりクロックパ
ルスが与えられるとQ出力端子に移る。Dタイプフリッ
プフロップ20.22の各々は、Q出力端子の論理的補
数を出力するQ′出力端子、及び論理「0」即ち「低」
信号に応じてQ出力端子を論理「0」にリセットするリ
セット端子Rを持つ。
た論理レベルは、クロック端子に立ち上がりクロックパ
ルスが与えられるとQ出力端子に移る。Dタイプフリッ
プフロップ20.22の各々は、Q出力端子の論理的補
数を出力するQ′出力端子、及び論理「0」即ち「低」
信号に応じてQ出力端子を論理「0」にリセットするリ
セット端子Rを持つ。
説明上、フリップフロップ20.22は正論理に基づい
て動作するものとする。即ち論理「1」は「高」電圧、
論理「0」は「低」電圧としてそれぞれ定義される。
て動作するものとする。即ち論理「1」は「高」電圧、
論理「0」は「低」電圧としてそれぞれ定義される。
NANDゲート24はフリップフロップ20.22のQ
出力端子にそれぞれ接続される2つの入力端子と、この
2つのフリップフロップのリセット端子Rに接続される
1つの出力端子を持つ。フリップフロップ20.22各
々のD入力端子は論理「1」に接続され、クロック端子
は、それぞれ第1の可変(入力)信号V及び第2の固定
(基準)信号Rとに接続されている。入力信号V、 R
はそれぞれ、第1図のFi、Frに対応するが、これら
は又、任意のものであってもよい。更に、信号V、
Rは共に、一般的には、可変で然も相異なる周波数及び
位相を持ったデジタル或いは方形波信号であるが、信号
Rは一定の周波数と位相とを持つ基準信号であってもよ
い。
出力端子にそれぞれ接続される2つの入力端子と、この
2つのフリップフロップのリセット端子Rに接続される
1つの出力端子を持つ。フリップフロップ20.22各
々のD入力端子は論理「1」に接続され、クロック端子
は、それぞれ第1の可変(入力)信号V及び第2の固定
(基準)信号Rとに接続されている。入力信号V、 R
はそれぞれ、第1図のFi、Frに対応するが、これら
は又、任意のものであってもよい。更に、信号V、
Rは共に、一般的には、可変で然も相異なる周波数及び
位相を持ったデジタル或いは方形波信号であるが、信号
Rは一定の周波数と位相とを持つ基準信号であってもよ
い。
フリップフロップ20.22のQ出力26.28は任意
フィルター30.32を経て、それぞれ出力信号U、L
となり、総和回路34に与えられる。総和回路34の出
力は積分器36により例えば平均され、或いは平滑化さ
れる。検出回路12をPLLに適用する場合、出力は、
例えば第1図14の如き、標準的PLLフィルターによ
って積分される。
フィルター30.32を経て、それぞれ出力信号U、L
となり、総和回路34に与えられる。総和回路34の出
力は積分器36により例えば平均され、或いは平滑化さ
れる。検出回路12をPLLに適用する場合、出力は、
例えば第1図14の如き、標準的PLLフィルターによ
って積分される。
検出器12についてまとめると、フリップフロップ20
.22のQ出力端子は、入力信号V或いはRによって起
こる各々の入力クロックの立ち上がりに応じて論理「1
」にセットされる。しかしフリップフロップ20.22
の双方がセントされると、ナントゲート24の出力は論
理「0」レベルを各フリップフロップのリセット端子R
に与えて、両Q出力端子を論理rOJにリセットする。
.22のQ出力端子は、入力信号V或いはRによって起
こる各々の入力クロックの立ち上がりに応じて論理「1
」にセットされる。しかしフリップフロップ20.22
の双方がセントされると、ナントゲート24の出力は論
理「0」レベルを各フリップフロップのリセット端子R
に与えて、両Q出力端子を論理rOJにリセットする。
こうして、フリップフロップ20.22のいずれか一方
は、入力信号V或いはRのどちらが先に立ち上がるかに
基づいて、セットされる。入力信号V、Rの内、後のも
のが正に遷移すると、両フリップフロップはリセットさ
れる。2つのフリップフロップ20.22はこうして、
2つの入力信号間の位相/周波数の差に応じた衝撃係数
を持つ方形波を発生する。即ち入力信号Vが入力信号R
に先行した場合、フリップフロップ20が優先されて方
形波を発生するが、フリップフロップ22はそれを発生
しない。入力信号Rが先行した場合、フリップフロップ
22が優先されて方形波を発生し、フリップフロップ2
0はそれを発生しない。
は、入力信号V或いはRのどちらが先に立ち上がるかに
基づいて、セットされる。入力信号V、Rの内、後のも
のが正に遷移すると、両フリップフロップはリセットさ
れる。2つのフリップフロップ20.22はこうして、
2つの入力信号間の位相/周波数の差に応じた衝撃係数
を持つ方形波を発生する。即ち入力信号Vが入力信号R
に先行した場合、フリップフロップ20が優先されて方
形波を発生するが、フリップフロップ22はそれを発生
しない。入力信号Rが先行した場合、フリップフロップ
22が優先されて方形波を発生し、フリップフロップ2
0はそれを発生しない。
検出器12の動作及び従来技術がそれによって改善され
る具体的様子については、この位相検出器内に発生する
波形の典型例を描いた第3図、及び出力波形を描いた第
4図を参照しながら、より詳しい説明を行う。
る具体的様子については、この位相検出器内に発生する
波形の典型例を描いた第3図、及び出力波形を描いた第
4図を参照しながら、より詳しい説明を行う。
第3図(1)及び(2)はそれぞれフリップフロップ2
0.22のクロック端子に与えられる入力信号V、Rを
表す。これら2つの入力信号は相異なる周波数を持ち、
又、相異なる衝撃係数を持ち得る。但し、この場合フリ
ップフロップ20.22は各々前縁応答であるので、こ
の衝撃係数は意味を持たない。第3図(3)及び(4)
はライン26.28への出力信号の波形を表す。
0.22のクロック端子に与えられる入力信号V、Rを
表す。これら2つの入力信号は相異なる周波数を持ち、
又、相異なる衝撃係数を持ち得る。但し、この場合フリ
ップフロップ20.22は各々前縁応答であるので、こ
の衝撃係数は意味を持たない。第3図(3)及び(4)
はライン26.28への出力信号の波形を表す。
フリップフロップ20.22が共に先ず入力信号Vの最
初の立ち上がり38′によってリセットされるものとす
ると、両フリップフロフプ20.22のQ出力は第3図
(3)及び(4)に40゜及び42′に示す如く論理「
0」となる。第3図(2)44’に於ける次の入力信号
Rの立ち上がりが、フリップフロップ22のQ端子出力
を第3図(4)46”に示す如く論理「1」にセットす
る。第3図(1)48”で入力信号Vの第2の立ち上が
りが起こり、フリップフロップ20のQ出力端子が論理
「1」にセットされかけるとゲート24は殆ど即時に応
じて両フリップフロップをリセットし、フリップフロッ
プ22のQ出力を第3図(4)50”に於ける如く論理
「0」に復帰する。
初の立ち上がり38′によってリセットされるものとす
ると、両フリップフロフプ20.22のQ出力は第3図
(3)及び(4)に40゜及び42′に示す如く論理「
0」となる。第3図(2)44’に於ける次の入力信号
Rの立ち上がりが、フリップフロップ22のQ端子出力
を第3図(4)46”に示す如く論理「1」にセットす
る。第3図(1)48”で入力信号Vの第2の立ち上が
りが起こり、フリップフロップ20のQ出力端子が論理
「1」にセットされかけるとゲート24は殆ど即時に応
じて両フリップフロップをリセットし、フリップフロッ
プ22のQ出力を第3図(4)50”に於ける如く論理
「0」に復帰する。
第3図(1)、(2)、52°及び54゛に於ける人力
信号R及び■の立ち上がり毎に、更に56゛及び58°
に於ける入力信号R及び■の立ち上がり毎に、以上の動
作が繰り返される事は明らかである。以上の期間中、フ
リップフロップ22が優先されており、衝撃係数を持っ
た方形波を発生する。この衝撃係数は2つの入力信号R
,V間の位相/周波数の差が縮まるに連れて減少するが
、一方フリップフロップ20の出力は、この期間中論理
「0」に保たれる。
信号R及び■の立ち上がり毎に、更に56゛及び58°
に於ける入力信号R及び■の立ち上がり毎に、以上の動
作が繰り返される事は明らかである。以上の期間中、フ
リップフロップ22が優先されており、衝撃係数を持っ
た方形波を発生する。この衝撃係数は2つの入力信号R
,V間の位相/周波数の差が縮まるに連れて減少するが
、一方フリップフロップ20の出力は、この期間中論理
「0」に保たれる。
しかしながら、60’ に於いて入力信号Vの立ち上が
りが起こった後、フリップフロップ20のクロック端子
には、パルスが、以下の如くに印加される。即ち、入力
信号Rの立ち上がり62′に先立って2つのパルスがあ
り、1つは58゛ に於いて立ち上がり次のパルスは6
0゛に於いて立ち上がる。フリップフロップ20.22
は共に、パルスの立ち上がり60’に先立って予めリセ
ットされている為、連続する2つのパルスの内60′に
於ける第2のものはフリップフロップ22の出力を論理
「1」にセットする。続いて62゛に於ける入力信号R
の立ち上がりはフリップフロップ20のQ出力をリセッ
トし、以下第3図(3)、(4)に示す如くフリップフ
ロップ20が作動する一方、フリップフロップ22は作
動を停止した状態が続く。以上に述べた一連の動作は入
力信号V、R間の位相及び周波数の差が変化するに連れ
て循環し、従って常に両フリップフロップの何れか一方
は動作中であり位相/周波数差に応じた衝撃係数を持つ
方形波を発生するが、その間他方は動作を停止している
。成る瞬間に2つのフリップフロップ20.22の何れ
が動作中であるかは、入力信号V、 Rの何れが先行
しているかにより決定される。
りが起こった後、フリップフロップ20のクロック端子
には、パルスが、以下の如くに印加される。即ち、入力
信号Rの立ち上がり62′に先立って2つのパルスがあ
り、1つは58゛ に於いて立ち上がり次のパルスは6
0゛に於いて立ち上がる。フリップフロップ20.22
は共に、パルスの立ち上がり60’に先立って予めリセ
ットされている為、連続する2つのパルスの内60′に
於ける第2のものはフリップフロップ22の出力を論理
「1」にセットする。続いて62゛に於ける入力信号R
の立ち上がりはフリップフロップ20のQ出力をリセッ
トし、以下第3図(3)、(4)に示す如くフリップフ
ロップ20が作動する一方、フリップフロップ22は作
動を停止した状態が続く。以上に述べた一連の動作は入
力信号V、R間の位相及び周波数の差が変化するに連れ
て循環し、従って常に両フリップフロップの何れか一方
は動作中であり位相/周波数差に応じた衝撃係数を持つ
方形波を発生するが、その間他方は動作を停止している
。成る瞬間に2つのフリップフロップ20.22の何れ
が動作中であるかは、入力信号V、 Rの何れが先行
しているかにより決定される。
既に述べた如く、フリップフロップ20,22の出力ラ
イン2G、28は任意低域フィルター30.32を経て
差異回路34に繋がる。この差異回路34からの出力は
積分器36によって平均され、或いは平滑化される。
イン2G、28は任意低域フィルター30.32を経て
差異回路34に繋がる。この差異回路34からの出力は
積分器36によって平均され、或いは平滑化される。
差異回路36によって平滑化された差信号は第3図(5
)に示す如くの調波となる。この調波は第3図(1)乃
至(4)にも見られる如くフリップフロップ20及び2
2が動作を交替するする時に「0」を通過し、従って第
4図に示す如く位相/周波数の1サイクル(2π)の周
期で繰り返される。2つの人力信号V、Rが正又は負の
単サイクル内で「ロック」されている、即ち互いに同期
されている時、検出器の特性は、第4図に示す如く「活
性領域」内にあると言われる。2つの入力信号が「活性
領域」外にある時、位相検出器は、最大平均信号(第4
図点線)を持つ調波を発生する。この最大平均信号は調
波のピーク値の半分の大きさと、2つの信号の内どちら
が先行しているかによって決定される極性を持つ。
)に示す如くの調波となる。この調波は第3図(1)乃
至(4)にも見られる如くフリップフロップ20及び2
2が動作を交替するする時に「0」を通過し、従って第
4図に示す如く位相/周波数の1サイクル(2π)の周
期で繰り返される。2つの人力信号V、Rが正又は負の
単サイクル内で「ロック」されている、即ち互いに同期
されている時、検出器の特性は、第4図に示す如く「活
性領域」内にあると言われる。2つの入力信号が「活性
領域」外にある時、位相検出器は、最大平均信号(第4
図点線)を持つ調波を発生する。この最大平均信号は調
波のピーク値の半分の大きさと、2つの信号の内どちら
が先行しているかによって決定される極性を持つ。
第5図は、本発明デジタル位相/周波数検出器の、所望
の特性を持つ出力を第4図に示された如き従来の検出器
の出力と対照し得る形で示している。第5図に於いて零
軸100は電流水準0を、又、零水平点102は入力信
号Vが基準信号Rの位相に一致する点を表す。点102
から右に進むと入力信号■は基準信号Rに先行し、逆に
、左へ進むと入力信号Vは基準信号Rに遅れる。
の特性を持つ出力を第4図に示された如き従来の検出器
の出力と対照し得る形で示している。第5図に於いて零
軸100は電流水準0を、又、零水平点102は入力信
号Vが基準信号Rの位相に一致する点を表す。点102
から右に進むと入力信号■は基準信号Rに先行し、逆に
、左へ進むと入力信号Vは基準信号Rに遅れる。
位相差が入力信号Vと基準信号Rとの間で増大するに連
れ、電流は勾装置04に沿って増大し通常出力水準10
6に到る。この2π点、通常出力水準106付近で、後
述する如く僅かの不連続を経た後、電流は4π点でこの
通常出力水準106にほぼ倍する最高出力点108に到
る。位相差が4πを越えて猶増加すると、不連続が生じ
、電流は最高出力水準108から通常出力水準106へ
と降下する。更に位相差の増大が続くと、電流は再び最
高出力水準108に向けて増加し始め、以下2π毎に以
上の過程を無限に繰り返す。
れ、電流は勾装置04に沿って増大し通常出力水準10
6に到る。この2π点、通常出力水準106付近で、後
述する如く僅かの不連続を経た後、電流は4π点でこの
通常出力水準106にほぼ倍する最高出力点108に到
る。位相差が4πを越えて猶増加すると、不連続が生じ
、電流は最高出力水準108から通常出力水準106へ
と降下する。更に位相差の増大が続くと、電流は再び最
高出力水準108に向けて増加し始め、以下2π毎に以
上の過程を無限に繰り返す。
以上に述べた不連続は、零水準100での不連続につい
て、フリップフロップ20.22各々の遅れが相異なる
事によるものである。通常出力水準106に於ける不連
続はフリップフロップエ24(第7図)から来る電流の
レベルとフリップフロップ20から来るそれとを容易に
一致させ得ない事による。
て、フリップフロップ20.22各々の遅れが相異なる
事によるものである。通常出力水準106に於ける不連
続はフリップフロップエ24(第7図)から来る電流の
レベルとフリップフロップ20から来るそれとを容易に
一致させ得ない事による。
これとは逆に入力信号■が基準信号Rに遅れる場合には
、従来技術の如く動作する。即ち、この場合、電流は負
の最高出力水準110に到達する迄負方向に増大し続け
る。位相差が更に増加すると不連続が生じて、電流レベ
ルは零水準100に降下する。
、従来技術の如く動作する。即ち、この場合、電流は負
の最高出力水準110に到達する迄負方向に増大し続け
る。位相差が更に増加すると不連続が生じて、電流レベ
ルは零水準100に降下する。
検出器内電子構成部品は必ずしも理想的に作動しない為
、通常出力水準106及び零水準100に於いて、幾ら
かの不連続と混乱を来す。これら2点での作動を避ける
為、検出器の動作水準はこれら2点をはずれて設定する
のが望ましい。実施例に於いてこの水準は正の最高出力
水準108と負の最高出力水準110との中間点にある
動作水準112に設定されている。この実施例の如く動
作水準を選択することにより、先行、遅延の両関係に就
いて、この位相/周波数検出器から最大の領域を得るこ
とが出来る。更に動作水準を2つの不連続の中間に、双
方から出来るだけ離して置くことにより百分率歪みを、
かなり大きな位相偏倚の中で極く小さな割合をしめるに
過ぎないものとする事が可能となる。
、通常出力水準106及び零水準100に於いて、幾ら
かの不連続と混乱を来す。これら2点での作動を避ける
為、検出器の動作水準はこれら2点をはずれて設定する
のが望ましい。実施例に於いてこの水準は正の最高出力
水準108と負の最高出力水準110との中間点にある
動作水準112に設定されている。この実施例の如く動
作水準を選択することにより、先行、遅延の両関係に就
いて、この位相/周波数検出器から最大の領域を得るこ
とが出来る。更に動作水準を2つの不連続の中間に、双
方から出来るだけ離して置くことにより百分率歪みを、
かなり大きな位相偏倚の中で極く小さな割合をしめるに
過ぎないものとする事が可能となる。
第7図は、従来のデジタル位相/周波数検出器に、一般
的に用いられているフリップフロップ20.22を示す
。入力信号VはDフリップフロップ124のクロック端
子に入力される。Dフリップフロップ124のリセット
端子はフリップフロップ20のプリセット入力端子に接
続されている(Dフリップフロップは通常プリセット入
力端子を持つ)。入力信号Vは更にDフリップフ口ップ
126にも与えられる。Dフリップフロップ126はそ
のQ”出力端子をフリップフロップ20のプリセット端
子及びフリップフロップ124のリセット端子にそれぞ
れ接続されている。
的に用いられているフリップフロップ20.22を示す
。入力信号VはDフリップフロップ124のクロック端
子に入力される。Dフリップフロップ124のリセット
端子はフリップフロップ20のプリセット入力端子に接
続されている(Dフリップフロップは通常プリセット入
力端子を持つ)。入力信号Vは更にDフリップフ口ップ
126にも与えられる。Dフリップフロップ126はそ
のQ”出力端子をフリップフロップ20のプリセット端
子及びフリップフロップ124のリセット端子にそれぞ
れ接続されている。
フリップフロップ124はそのQ出力を、フリップフロ
ップ126のD入力と単安定マルチバイブレータ−12
8のクロック入力に接続されている。フリップフロップ
124のQ゛出力負入力ORゲート130に入る。OR
ゲート130の出力は抵抗器134とコンデンサー13
6とより成るパルス延長回路132に与えられる。抵抗
器134はフリップフロップ124のD入力につながり
コンデンサー136は抵抗器134の接地138側にあ
る。フリップフロップ20は、そのQ出力をANDゲー
ト140に接続され、又、ANDゲート140の出力は
NORゲート142に入力される。ANDゲート140
の他方の入力はフリップフロップ22のQ出力と接続さ
れている。NORゲート142の第2の入力は単安定マ
ルチバイブレーク−128のQ出力を受ける。NORゲ
ート142の出力はフリップフロップ20及び22のリ
セット入力にそれぞれ入力される。フリップフロップ2
0のQ出力は更に総和回路34を経て積分器36に到る
。総和回路34は更にフリップフロップ22および12
4のQ出力信号をも総計する。
ップ126のD入力と単安定マルチバイブレータ−12
8のクロック入力に接続されている。フリップフロップ
124のQ゛出力負入力ORゲート130に入る。OR
ゲート130の出力は抵抗器134とコンデンサー13
6とより成るパルス延長回路132に与えられる。抵抗
器134はフリップフロップ124のD入力につながり
コンデンサー136は抵抗器134の接地138側にあ
る。フリップフロップ20は、そのQ出力をANDゲー
ト140に接続され、又、ANDゲート140の出力は
NORゲート142に入力される。ANDゲート140
の他方の入力はフリップフロップ22のQ出力と接続さ
れている。NORゲート142の第2の入力は単安定マ
ルチバイブレーク−128のQ出力を受ける。NORゲ
ート142の出力はフリップフロップ20及び22のリ
セット入力にそれぞれ入力される。フリップフロップ2
0のQ出力は更に総和回路34を経て積分器36に到る
。総和回路34は更にフリップフロップ22および12
4のQ出力信号をも総計する。
フリップフロップ126のQ出力はスライバー拒絶リセ
ットホールドオフ回路144に接続される。このスライ
バー拒絶リセットホールドオフ回路144はフリップフ
ロップ126のリセット人力、及び、抵抗器148を介
してフリップフロップ22のQ出力と、それぞれ接続さ
れたコンデンサー146より成る。
ットホールドオフ回路144に接続される。このスライ
バー拒絶リセットホールドオフ回路144はフリップフ
ロップ126のリセット人力、及び、抵抗器148を介
してフリップフロップ22のQ出力と、それぞれ接続さ
れたコンデンサー146より成る。
第6.7図により、本発明を構成する検出器の動作を時
間の流れに沿って説明する。入力周波数Vが2πより小
さな差で基準周波数Rに先行する場合、検出器の動作は
従来のものと実質的に等しいので、以下の議論は位相差
が2πに接近して行(範囲を主として取り扱う。
間の流れに沿って説明する。入力周波数Vが2πより小
さな差で基準周波数Rに先行する場合、検出器の動作は
従来のものと実質的に等しいので、以下の議論は位相差
が2πに接近して行(範囲を主として取り扱う。
位相差が2πに近付くに従い、パルス114が示すフリ
ップフロップ20のQ出力は100%(全幅)に近付き
、一方り′出力は0%(零幅)に近付く。この結果負入
力ORゲート130は、パルス延長回路132を通じて
、フリ6ソプフロツプ124の0人力を、人力信号■の
前縁が次ぎにフリップフロップ124の状態を変更する
迄「1」に保つ。フリップフロップ124が状態を変更
すると、そのQ出力は「1」となる。同時にフリップフ
ロップ124のQ”出力は「0」となって負ORゲート
130を「1」に保ち、更にフリップフロップ124の
D入力をrlJに保つ。
ップフロップ20のQ出力は100%(全幅)に近付き
、一方り′出力は0%(零幅)に近付く。この結果負入
力ORゲート130は、パルス延長回路132を通じて
、フリ6ソプフロツプ124の0人力を、人力信号■の
前縁が次ぎにフリップフロップ124の状態を変更する
迄「1」に保つ。フリップフロップ124が状態を変更
すると、そのQ出力は「1」となる。同時にフリップフ
ロップ124のQ”出力は「0」となって負ORゲート
130を「1」に保ち、更にフリップフロップ124の
D入力をrlJに保つ。
以上の如く、2π点に於いてフリップフロップ124の
Q出力は総和回路34に送られてフリップフロップ20
のQ出力と総計される。
Q出力は総和回路34に送られてフリップフロップ20
のQ出力と総計される。
同時にフリップフロップ124のQ出力は単安定マルチ
バイブレーク−128のクロック入力に供給される。フ
リップフロップ124の遷移は単安定マルチバイブレー
クー128の状態を変化させ、その結果NORゲート1
42によりフリップフロップ20.22がリセットされ
る。
バイブレーク−128のクロック入力に供給される。フ
リップフロップ124の遷移は単安定マルチバイブレー
クー128の状態を変化させ、その結果NORゲート1
42によりフリップフロップ20.22がリセットされ
る。
フリップフロップ20がリセットされるとQ出力、即ち
、その総和回路34への入力はrOJとなる。位相差が
2πを越えて増大すると、フリップフロップ20のQ出
力のパルス幅は増大し、フリップフロップ124、Q出
力からの正規出力に付加される。
、その総和回路34への入力はrOJとなる。位相差が
2πを越えて増大すると、フリップフロップ20のQ出
力のパルス幅は増大し、フリップフロップ124、Q出
力からの正規出力に付加される。
位相差が2πから4πへ、或いは更に4πを越えて増加
しても、フリップフロップ124の出力は「1」の侭で
あり、本発明によって得られる出力は従来の検出器のそ
れと加え合わせられる。
しても、フリップフロップ124の出力は「1」の侭で
あり、本発明によって得られる出力は従来の検出器のそ
れと加え合わせられる。
以上、入力信号■が基準信号Rに対し、一定して増加す
る場合に就いて両者の関係を述べた。この点から言うと
、位相差が減少して入力信号Vを一層基準信号Rに近付
けた場合、動作はやや異なるものとなる。即ち位相差が
2πより大から2πより小へと推移すると、(第5図参
照)フリップフロップ20、Q出力からのパルスが持つ
衝撃係数は、0%衝撃係数へと減少し、一方フリップフ
ロップ22、Q出力からのパルスはその衝撃係数を増加
させる。コンデンサー146により設定されたパルスの
所定の幅(衝撃係数)が達成されると、フリップフロッ
プ126へのリセット信号は十分に除去され、その結果
フリップフロップ126、クロック入力への入力信号■
はそのQ出力を「1」にする。
る場合に就いて両者の関係を述べた。この点から言うと
、位相差が減少して入力信号Vを一層基準信号Rに近付
けた場合、動作はやや異なるものとなる。即ち位相差が
2πより大から2πより小へと推移すると、(第5図参
照)フリップフロップ20、Q出力からのパルスが持つ
衝撃係数は、0%衝撃係数へと減少し、一方フリップフ
ロップ22、Q出力からのパルスはその衝撃係数を増加
させる。コンデンサー146により設定されたパルスの
所定の幅(衝撃係数)が達成されると、フリップフロッ
プ126へのリセット信号は十分に除去され、その結果
フリップフロップ126、クロック入力への入力信号■
はそのQ出力を「1」にする。
フリップフロップ126のQ出力が「1」になると、そ
のQ”出力はrOJとなってフリップフロップ124を
リセットする一方、フリップフロップ20をプリセット
する。フリップフロップ124がリセットされるとその
Q出力は「0」となり、フリップフロップ20の01出
力は「1」となる。フリップフロップ126はスライバ
ー拒絶リセットホールドオフ回路144のRC時定数を
受けて、再度状態を変更し、そのQ出力を「0」とする
。以後位相/周波数検出器12は従来のものと同様に動
作する。
のQ”出力はrOJとなってフリップフロップ124を
リセットする一方、フリップフロップ20をプリセット
する。フリップフロップ124がリセットされるとその
Q出力は「0」となり、フリップフロップ20の01出
力は「1」となる。フリップフロップ126はスライバ
ー拒絶リセットホールドオフ回路144のRC時定数を
受けて、再度状態を変更し、そのQ出力を「0」とする
。以後位相/周波数検出器12は従来のものと同様に動
作する。
以上、本発明の最良の実施例のみに就いて開示したが、
先にも述べた如く、本発明は様々の他の組み合わせ、環
境に於ける使用に堪え、又、ここに記載された発明の概
念の範囲に於いて、変更を許容するものである。例えば
追加のフリップフロップを直列に接続、零水準100以
上に見られた特性を負方向にも同じく実現する事により
、領域を更に拡大する事も可能であろう。領域を猶一層
拡大したい場合、以上に述べた如くの構成を追加し得る
事も、当業者には明らかであろう。
先にも述べた如く、本発明は様々の他の組み合わせ、環
境に於ける使用に堪え、又、ここに記載された発明の概
念の範囲に於いて、変更を許容するものである。例えば
追加のフリップフロップを直列に接続、零水準100以
上に見られた特性を負方向にも同じく実現する事により
、領域を更に拡大する事も可能であろう。領域を猶一層
拡大したい場合、以上に述べた如くの構成を追加し得る
事も、当業者には明らかであろう。
以上説明した様に、この発明は入力信号と基準信号の間
に僅かな位相差があると通常出力される調波に一定の電
圧が加えられる如くなっているので、電圧制御発振器の
応答が速い効果がある。
に僅かな位相差があると通常出力される調波に一定の電
圧が加えられる如くなっているので、電圧制御発振器の
応答が速い効果がある。
第1図は本発明による位相/周波数検出器を組み込まれ
るべき、従来のデジタルPLLを示す、ブロック図であ
る。 第2図は、本発明がその改良である、従来のデジタル位
相/周波数検出器の回路図である。 第3図(1)乃至(5)は、第2図に示したデジタル位
相/周波数検出器の動作を示す波形を示す。 第4図は、第2図に示した従来の位相/周波数検出器に
特徴的な出力を示す。 第5図は、本発明の趣旨に沿って改善されたデジタル位
相/周波数検出器の望ましい特性を示す。 第6図は、本発明により実現される波形の時間領域図で
ある。 第7図は、本発明の回路図である。 手続争甫正書(方式) ■、事件の表示 昭和61年特許願第099267号 2、発明の名称 拡大領域デジタル位相/周波数検出器 3、補正をする者 事件との関係 出願人
るべき、従来のデジタルPLLを示す、ブロック図であ
る。 第2図は、本発明がその改良である、従来のデジタル位
相/周波数検出器の回路図である。 第3図(1)乃至(5)は、第2図に示したデジタル位
相/周波数検出器の動作を示す波形を示す。 第4図は、第2図に示した従来の位相/周波数検出器に
特徴的な出力を示す。 第5図は、本発明の趣旨に沿って改善されたデジタル位
相/周波数検出器の望ましい特性を示す。 第6図は、本発明により実現される波形の時間領域図で
ある。 第7図は、本発明の回路図である。 手続争甫正書(方式) ■、事件の表示 昭和61年特許願第099267号 2、発明の名称 拡大領域デジタル位相/周波数検出器 3、補正をする者 事件との関係 出願人
Claims (4)
- (1)入力信号及び基準信号を受信する手段と前記入力
信号及び基準信号の差異に応じ た衝撃係数を持つ方形波を、リセット可能に発生する手
段、但し、該衝撃係数は位相及び周波数に於ける前記差
異の周期毎に繰り返す、及び所定の衝撃係数に基づいて
、これを表す出 力をもたらし、前記方形波発生手段をリセットする手段
、とより成る、入力信号と基準信号との位相及び周波数
の差異を検出する為のデジタル位相/周波数検出器。 - (2)前記方形波を積分して、その衝撃係数に対応する
勾配を有する鋸波を得る手段、及び前記方形波発生手段
をリセットするに先 立ち、該手段の出力を、前記鋸波のピーク値に於ける所
定の定数である衝撃係数に加算する手段、を有する特許
請求の範囲第1項に記載する回路。 - (3)更に別の所定の衝撃係数に応じて、その衝撃係数
を表す出力をもたらし、更に別の方形波発生手段をリセ
ットする手段、及び 前記更に別の方形波発生手段をリセット するに先立ち、その出力を、更に別の鋸波のピーク値に
於ける所定の定数である衝撃係数に加算する更に別の手
段を有する、特許請求の範囲第1項に記載する回路。 - (4)前記方形波積分手段が、基準信号に先行する入力
信号については正の鋸波をもたらし、又、基準信号に遅
延する入力信号については負の鋸波を齎す手段を含み、
更に 前記所定の衝撃係数に応する手段が、信 号の先行、遅延に関わらず一定である出力を加算する手
段を有する特許請求の範囲第2項或いは第3項に記載す
る回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US72798085A | 1985-04-29 | 1985-04-29 | |
US727980 | 1985-04-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61288515A true JPS61288515A (ja) | 1986-12-18 |
Family
ID=24924913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61099267A Pending JPS61288515A (ja) | 1985-04-29 | 1986-04-28 | 拡大領域デジタル位相/周波数検出器 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS61288515A (ja) |
CN (1) | CN1007182B (ja) |
DE (1) | DE3614428A1 (ja) |
FR (1) | FR2587498A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04506735A (ja) * | 1989-05-30 | 1992-11-19 | モトローラ・インコーポレイテッド | 周波数ステアリング機能を有する2状態位相検波器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4878231A (en) * | 1988-03-01 | 1989-10-31 | John Fluke Mfg. Co., Inc. | N-PI phase/frequency detector |
CN104391175A (zh) * | 2014-12-19 | 2015-03-04 | 成都天奥电子股份有限公司 | 具有宽频率范围揭示和保持相位信息的测频***及其测频方法 |
CN105092968A (zh) * | 2015-08-20 | 2015-11-25 | 无锡中微腾芯电子有限公司 | 实现芯片频率测量的测试方法 |
CN105116217A (zh) * | 2015-09-02 | 2015-12-02 | 盐城工学院 | 基于单片机的微弱信号频率和相位自动检测***及其检测方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3115057C2 (de) * | 1981-04-14 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Phasenregelkreis mit einem digitalen Phasendiskriminator |
JPS6130814A (ja) * | 1984-07-10 | 1986-02-13 | ジヨン・フリユ−ク・マニフアクチヤリング.カムパニ−,インコ−ポレ−テツド | デジタル式位相検波器 |
-
1986
- 1986-03-12 CN CN 86101722 patent/CN1007182B/zh not_active Expired
- 1986-04-28 JP JP61099267A patent/JPS61288515A/ja active Pending
- 1986-04-29 FR FR8606210A patent/FR2587498A1/fr not_active Withdrawn
- 1986-04-29 DE DE19863614428 patent/DE3614428A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04506735A (ja) * | 1989-05-30 | 1992-11-19 | モトローラ・インコーポレイテッド | 周波数ステアリング機能を有する2状態位相検波器 |
Also Published As
Publication number | Publication date |
---|---|
CN86101722A (zh) | 1986-10-29 |
FR2587498A1 (fr) | 1987-03-20 |
DE3614428A1 (de) | 1986-10-30 |
CN1007182B (zh) | 1990-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4587496A (en) | Fast acquisition phase-lock loop | |
US5789947A (en) | Phase comparator | |
US4970475A (en) | Linearized three state phase detector | |
US6049233A (en) | Phase detection apparatus | |
JPH08237120A (ja) | 位相同期ループにおいて使用する周波数検出回路のための方法および装置 | |
EP0094837A2 (en) | Phase-locked circuit loop having improved locking capabilities | |
US3723889A (en) | Phase and frequency comparator | |
US4849704A (en) | Duty cycle independent phase detector | |
US4843332A (en) | Wide range digital phase/frequency detector | |
US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
US7567642B2 (en) | Phase detector with extended linear operating range | |
US4068181A (en) | Digital phase comparator | |
US5506531A (en) | Phase locked loop circuit providing increase locking operation speed using an unlock detector | |
JPH01235877A (ja) | ディジタル位相/周波数検出器 | |
JPS61288515A (ja) | 拡大領域デジタル位相/周波数検出器 | |
US4884035A (en) | Wide range digital phase/frequency detector | |
US4184122A (en) | Digital phase comparison apparatus | |
JPS6130814A (ja) | デジタル式位相検波器 | |
US4470018A (en) | Circuit for producing a control voltage depending on frequency and/or phase differences | |
US3638128A (en) | Pulse discriminator | |
JP2864143B2 (ja) | 信号検出回路 | |
US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
JP3532490B2 (ja) | ロック検出器及びそれを用いた位相同期回路 | |
JP2736702B2 (ja) | 非同期検出回路 | |
JPS63139417A (ja) | パルス発生回路 |