JPS61284123A - 信号補間回路 - Google Patents
信号補間回路Info
- Publication number
- JPS61284123A JPS61284123A JP12680785A JP12680785A JPS61284123A JP S61284123 A JPS61284123 A JP S61284123A JP 12680785 A JP12680785 A JP 12680785A JP 12680785 A JP12680785 A JP 12680785A JP S61284123 A JPS61284123 A JP S61284123A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- capacitor
- current
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A 産業上の利用分野
本発明は、主としてパルス性雑音を除去する目的で信号
経路中に設けられたスイッチをオフするゲート回路にお
いて、そのスイッチがオフの間補閲信号を供給する信号
補間回路に関する。
経路中に設けられたスイッチをオフするゲート回路にお
いて、そのスイッチがオフの間補閲信号を供給する信号
補間回路に関する。
B 発明の概要
主としてパルス性雑音を除去する目的で、信号経路に設
けられたスイッチをオンするゲート回路が、さらに、そ
のスイッチの出力に接続された第1の保持用コンデンサ
を有し、そのコンデンサのiE流ン検出するために、上
記コンデンサと直列に接続された抵抗の両端に現れる電
位差を増偏する差動増幅器の出力信号と上記コンデンサ
の電位を増幅する増4!i&器の出力信号を台底して得
られる信号を第2の保持用コンデンサを介して第1の保
持用コンデンサにスイッチがオフ時に供給てきるように
形成された信号補間回路。
けられたスイッチをオンするゲート回路が、さらに、そ
のスイッチの出力に接続された第1の保持用コンデンサ
を有し、そのコンデンサのiE流ン検出するために、上
記コンデンサと直列に接続された抵抗の両端に現れる電
位差を増偏する差動増幅器の出力信号と上記コンデンサ
の電位を増幅する増4!i&器の出力信号を台底して得
られる信号を第2の保持用コンデンサを介して第1の保
持用コンデンサにスイッチがオフ時に供給てきるように
形成された信号補間回路。
C従来の技術
m3図は従来の信号補間回路の1pI成を示すブロック
図、第4図は第3図に示す回路で得られる信号補間波形
を示す図である。
図、第4図は第3図に示す回路で得られる信号補間波形
を示す図である。
第3図に示す回路において、入力1から入力された信号
なS、、S2の2つの信号系路に分け、一方の信号S□
は周波数が高いほど位相遅れが増大する移相回路4を通
り、ゲート回路15に、他方の信号S2は七のままゲー
ト回路[6にはいる。
なS、、S2の2つの信号系路に分け、一方の信号S□
は周波数が高いほど位相遅れが増大する移相回路4を通
り、ゲート回路15に、他方の信号S2は七のままゲー
ト回路[6にはいる。
これらのゲート回路5,6は、例えはパルス性雑音を除
去することを目的とするもので、雑音がはいり、スイッ
チング信号人力3から信号がはいると、2つのゲート回
路5.6は同時にオンからオフに動作する。
去することを目的とするもので、雑音がはいり、スイッ
チング信号人力3から信号がはいると、2つのゲート回
路5.6は同時にオンからオフに動作する。
ゲート回路5,6がオフとなった直後、コンデンサCお
よびC2は、第4図に示す信号のそれぞれPおよびP2
で示す電位で充電されている。ゲ−ト回路5.6がオフ
となるスイッチング期間の長さ”TSWとすると、スイ
ッチング中の信号S□の電位はP□からP3に移動しな
げればならない。
よびC2は、第4図に示す信号のそれぞれPおよびP2
で示す電位で充電されている。ゲ−ト回路5.6がオフ
となるスイッチング期間の長さ”TSWとすると、スイ
ッチング中の信号S□の電位はP□からP3に移動しな
げればならない。
この時、移相回路4によって作られた信号S1と信号S
2の間の位相差fが期間Tswに相当するよ5にすれば
、電位P3を電位P2として求めることができる。コン
デンサC2の電位P2をスイッチング期間Tswの間サ
ンプリングホールドさせれば、電位P2はバッファ18
から出力され、コンデンサC8および抵抗Rから成る時
定数回路によってPlとP3な結ぶ信号補間な行なうこ
とができ、信号補間を受けた信号はバッファ17を通っ
て出力端子2から出力される。
2の間の位相差fが期間Tswに相当するよ5にすれば
、電位P3を電位P2として求めることができる。コン
デンサC2の電位P2をスイッチング期間Tswの間サ
ンプリングホールドさせれば、電位P2はバッファ18
から出力され、コンデンサC8および抵抗Rから成る時
定数回路によってPlとP3な結ぶ信号補間な行なうこ
とができ、信号補間を受けた信号はバッファ17を通っ
て出力端子2から出力される。
D 発明が解決しようとする問題点
しかし、第3図に示す回路には、ゲート回路5゜6がN
l雑となり、また移相回路4に移相用コンデンサが必要
で、部・品点数が多く、さらに移相回路4でパルス性雑
音の時間幅が広がる等の欠点があった。
l雑となり、また移相回路4に移相用コンデンサが必要
で、部・品点数が多く、さらに移相回路4でパルス性雑
音の時間幅が広がる等の欠点があった。
本発明の目的は、パルス性雑音除去を主目的とするゲー
ト回路において、スイッチング中の波形歪を減少させる
ことができる信号補間を行なうことを可能にする信号補
間回路を提供することである・ E 問題点を解決するための手段 上記目的l達成するために、本発明による信号補間回路
は、雑音を検出して信号経路に設けられたスイッチ音オ
フするゲート回路と、腋ゲート回路の出力段に設けられ
たNlの信号保持用コンデンサと、該第1のコンデンサ
に流れる電流を検出する手段と、上記第1のコンデンサ
の電位を検出する手段と、上記電流検出手段と電位検出
手段から得られる合成信号で、上記第1の信号保持用コ
ンデンサに電流供給可能に設けられた纂2の信号保持用
コンデンサとt含むことヲ要旨とする。
ト回路において、スイッチング中の波形歪を減少させる
ことができる信号補間を行なうことを可能にする信号補
間回路を提供することである・ E 問題点を解決するための手段 上記目的l達成するために、本発明による信号補間回路
は、雑音を検出して信号経路に設けられたスイッチ音オ
フするゲート回路と、腋ゲート回路の出力段に設けられ
たNlの信号保持用コンデンサと、該第1のコンデンサ
に流れる電流を検出する手段と、上記第1のコンデンサ
の電位を検出する手段と、上記電流検出手段と電位検出
手段から得られる合成信号で、上記第1の信号保持用コ
ンデンサに電流供給可能に設けられた纂2の信号保持用
コンデンサとt含むことヲ要旨とする。
F 作用
雑tV検出して信号経路に設けられたスイッチなオフす
るゲート回路の出力段に設けられた纂1のコンデンサを
有し、七のコンデンサに流れる電流とそのコンデンサの
電−位から補正01号が形成され、信号補間が行なわれ
る。
るゲート回路の出力段に設けられた纂1のコンデンサを
有し、七のコンデンサに流れる電流とそのコンデンサの
電−位から補正01号が形成され、信号補間が行なわれ
る。
G 実施例
第1図は本発明による信号補間回路のブロック図、褐2
−は第1図に示す回路で得られる信号補間波形を示す図
である。
−は第1図に示す回路で得られる信号補間波形を示す図
である。
第1図に示す回路忙おい【、A1からA5までは増幅器
’t’fiわし、各増幅器の入力インピーダンスは無限
大、出力インピーダンスは各負荷に対してほぼOである
。また、増幅器A□tA2およびA4の電圧利得はlで
ある。オーディオ信号は端子1かう入力され、端子2か
ら出力される。端子3にはスイッチング信号が入力され
、例えばパルス性雑音が端子IK大入力れると、パルス
性雑音が通過する直#にスイッチング回路SWがオフと
なり、パルス性雑音がな(なるとすぐにオンとなるよう
に、スイッチング回路SWが端子3の信号によって制御
される。
’t’fiわし、各増幅器の入力インピーダンスは無限
大、出力インピーダンスは各負荷に対してほぼOである
。また、増幅器A□tA2およびA4の電圧利得はlで
ある。オーディオ信号は端子1かう入力され、端子2か
ら出力される。端子3にはスイッチング信号が入力され
、例えばパルス性雑音が端子IK大入力れると、パルス
性雑音が通過する直#にスイッチング回路SWがオフと
なり、パルス性雑音がな(なるとすぐにオンとなるよう
に、スイッチング回路SWが端子3の信号によって制御
される。
パルス性雑音が人力されない状態においてはスイッチS
Wはオンとなり、端子IK大入力れた信号V・はVi=
Y1=’12 =Toとし【端子2から出力される。こ
の時、抵抗R1およびコンデンサC3を通る電流i は
。
Wはオンとなり、端子IK大入力れた信号V・はVi=
Y1=’12 =Toとし【端子2から出力される。こ
の時、抵抗R1およびコンデンサC3を通る電流i は
。
C3(V、i R111) =ハ、diから、
R□・i□(V工 とすれば i□=C3dvi/di となり、入力信号V・の微分した電流が流れる。
R□・i□(V工 とすれば i□=C3dvi/di となり、入力信号V・の微分した電流が流れる。
轟
したがって、R11□(マiとなる小さな抵抗値をR1
とすれば、差動増幅器A3の入力にはV3の微分信号電
圧Rt+工が与えられる。増幅器A3の電圧利得’t”
v3とすれば、増幅器A3の田力信号V、はv3”
”1 ’ I Gv3となる。
とすれば、差動増幅器A3の入力にはV3の微分信号電
圧Rt+工が与えられる。増幅器A3の電圧利得’t”
v3とすれば、増幅器A3の田力信号V、はv3”
”1 ’ I Gv3となる。
また、コンデンサC3の端子電圧をV(3とすれば、増
幅器A40出力v4は、A4の電圧利得は1であるから
、■4 = vCsである。
幅器A40出力v4は、A4の電圧利得は1であるから
、■4 = vCsである。
したがって、v5は抵抗R2を流れる電流ti2とすれ
ば、 v5 ” Y4−12R2” (VO3−R1ilGv
3 ) ×2で、増幅器A5の電圧利得を2とすれば、
v6はV6 =vc3 1tli□GY3a+6(1)
で表わされる。
ば、 v5 ” Y4−12R2” (VO3−R1ilGv
3 ) ×2で、増幅器A5の電圧利得を2とすれば、
v6はV6 =vc3 1tli□GY3a+6(1)
で表わされる。
コンデンサC4の端子電圧Y V (4とすれば。
YO2=VI Y6
=R1i□(1+ GY3) ・−(2)よっ
て、VO2と11は比例関係を有することが分かる。
て、VO2と11は比例関係を有することが分かる。
したがって、V・が変れば、その微分電流i□が変化し
、それにしたがってV。4がたえず設定されていること
になる。
、それにしたがってV。4がたえず設定されていること
になる。
つぎに、この状態において、スイッチSWがオフになっ
た時について説明する。
た時について説明する。
スイッチSWがオフとなった時、C3(04KよってV
。4がほぼ一定で変化しないものとすれば、(23式か
らi□は である。これからスイッチSWがオフとなる直前の電流
が流れつづげることになる。
。4がほぼ一定で変化しないものとすれば、(23式か
らi□は である。これからスイッチSWがオフとなる直前の電流
が流れつづげることになる。
以上’に第2図を参照しながらaaAすると、実線はス
イッチSWを通して来た信号V2e点線はv2の微分電
流111表わす。スイッチSWがオフとなるスイッチン
グ開始時点なT□、終了時点1に:T2とし、スイッチ
ング期間の長さをTswとする。
イッチSWを通して来た信号V2e点線はv2の微分電
流111表わす。スイッチSWがオフとなるスイッチン
グ開始時点なT□、終了時点1に:T2とし、スイッチ
ング期間の長さをTswとする。
時点T1において電位v2はP□、電fii□はP4で
あるとする。スイッチSWがオフとなると、(3)式よ
り11は点P4から一定となり1時点T2の点P5まで
持続される。
あるとする。スイッチSWがオフとなると、(3)式よ
り11は点P4から一定となり1時点T2の点P5まで
持続される。
七の結果、コンデンサC3のスイッチング中の端子電圧
Vqa(オフ戸ま となる。ここで、11(オ、)はスイッチSWがオフと
なった時の抵抗R1およびコンデンサC3に流れる電流
、vcI3はスイッチSWがオフとなる直前のコンデン
サC3の端子電圧である。
Vqa(オフ戸ま となる。ここで、11(オ、)はスイッチSWがオフと
なった時の抵抗R1およびコンデンサC3に流れる電流
、vcI3はスイッチSWがオフとなる直前のコンデン
サC3の端子電圧である。
この時、Rljl << YO2(オニy)とすればs
vca(ry)がスイッチング中のv2となり、この
結果、v2はスイッチSWがオフとなっている期間Ts
w中雑音が除去された信号として点P□から点P2に変
化し、原信号の正しい電位点p、tc接近させることが
できる。
vca(ry)がスイッチング中のv2となり、この
結果、v2はスイッチSWがオフとなっている期間Ts
w中雑音が除去された信号として点P□から点P2に変
化し、原信号の正しい電位点p、tc接近させることが
できる。
以上ニよって、スイッチング中の信号補間が行なわれる
が、スイッチSWがオフとなった時、電流11が減少し
ているときは、つぎのような動作で電流の減少が防止さ
れる。
が、スイッチSWがオフとなった時、電流11が減少し
ているときは、つぎのような動作で電流の減少が防止さ
れる。
電流五□が減少すると、(11式で示されるv6は上昇
する。V C4は一定であるから、v6の上昇はそのま
まv2の上昇となり、これによってi□が増加し、(3
)式で与えられる電流で安定する。
する。V C4は一定であるから、v6の上昇はそのま
まv2の上昇となり、これによってi□が増加し、(3
)式で与えられる電流で安定する。
逆に、スイッチがオフとなった時、電流i□が増加して
いると、Y6が減少し、電流11を下げる動作が行なわ
れる。したがって、スイッチSWがオンからオフに移っ
た時点において電流i□の変化は発生しない。
いると、Y6が減少し、電流11を下げる動作が行なわ
れる。したがって、スイッチSWがオンからオフに移っ
た時点において電流i□の変化は発生しない。
H発明の詳細
な説明した通り、本発明によれば、雑音除去用のスイッ
チ回路が1個ですみ、信号補間のためのコンデンサが少
ないなど、従来の回路に較べて回路が簡単となる。また
、従来の方式のように移相回路を使用しないから、雑音
の波形のなまりに対して配慮する必要もない。
チ回路が1個ですみ、信号補間のためのコンデンサが少
ないなど、従来の回路に較べて回路が簡単となる。また
、従来の方式のように移相回路を使用しないから、雑音
の波形のなまりに対して配慮する必要もない。
さらに%コンデンサが少ないことによってIC回路化に
適するという利点も得られる。
適するという利点も得られる。
巣1囚は不発Qlよる信号補間回路のブロック図、第2
図は第11に示す回路で得られる信号補間波形な示す図
%第3囚は従来の信号補間回路の構成を示すブロック図
、第4囚は第3肉に示す回路で得られる信号補間波形を
示す図である。 A1〜A5・・・昼入力、低出力インピーダンス増幅器
、SW・−・スイッチ、R,In2・・・抵抗、C3,
C。 ・・・コンデンサ、1・・・信号入力端子、2・・・信
号出力端子、3・・・スイッチング信号入力端子。 A1〜A5 高入力、低出汐イン仁0−グ/ズJV幅M
SW : スイッチ 1 :
イす号−〜H巌チR1,R2:港K 2ニ
アtgジオ嬬多(j 、C4コンナ゛ングー
3.ズインテングイ官多人7文−J4f”i+
−u)#9$’rjIDH7−(7yyB第1図
図は第11に示す回路で得られる信号補間波形な示す図
%第3囚は従来の信号補間回路の構成を示すブロック図
、第4囚は第3肉に示す回路で得られる信号補間波形を
示す図である。 A1〜A5・・・昼入力、低出力インピーダンス増幅器
、SW・−・スイッチ、R,In2・・・抵抗、C3,
C。 ・・・コンデンサ、1・・・信号入力端子、2・・・信
号出力端子、3・・・スイッチング信号入力端子。 A1〜A5 高入力、低出汐イン仁0−グ/ズJV幅M
SW : スイッチ 1 :
イす号−〜H巌チR1,R2:港K 2ニ
アtgジオ嬬多(j 、C4コンナ゛ングー
3.ズインテングイ官多人7文−J4f”i+
−u)#9$’rjIDH7−(7yyB第1図
Claims (1)
- 【特許請求の範囲】 (a)雑音を検出して信号経路に設けられたスイッチを
オフするゲート回路、 (b)該ゲート回路の出力段に設けられた第1の信号保
持用コンデンサ、 (c)該第1のコンデンサに流れる電流を検出する手段
、 (d)上記第1のコンデンサの電位を検出する手段、お
よび (e)上記電流検出手段と電位検出手段から得られる合
成信号で、上記第1の信号保持用コンデンサに電流供給
可能に設けられた第2の信号保持用コンデンサ を含むことを特徴とする信号補間回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12680785A JPH0697750B2 (ja) | 1985-06-10 | 1985-06-10 | 信号補間回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12680785A JPH0697750B2 (ja) | 1985-06-10 | 1985-06-10 | 信号補間回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61284123A true JPS61284123A (ja) | 1986-12-15 |
JPH0697750B2 JPH0697750B2 (ja) | 1994-11-30 |
Family
ID=14944443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12680785A Expired - Fee Related JPH0697750B2 (ja) | 1985-06-10 | 1985-06-10 | 信号補間回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0697750B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003081794A1 (fr) * | 2002-03-26 | 2003-10-02 | Kabushiki Kaisha Toyota Jidoshokki | Circuit de suppression du bruit et circuit de traitement des signaux |
-
1985
- 1985-06-10 JP JP12680785A patent/JPH0697750B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003081794A1 (fr) * | 2002-03-26 | 2003-10-02 | Kabushiki Kaisha Toyota Jidoshokki | Circuit de suppression du bruit et circuit de traitement des signaux |
Also Published As
Publication number | Publication date |
---|---|
JPH0697750B2 (ja) | 1994-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5194821A (en) | High efficiency power audio amplifiers comprising two amplifier with a single feed | |
JP2809150B2 (ja) | 高利得増幅回路 | |
JP4161545B2 (ja) | スイッチングアンプ | |
JPH02134006A (ja) | 増幅回路 | |
JP4765316B2 (ja) | パワーアンプ装置 | |
US7602237B2 (en) | Amplifying circuit | |
TW200306698A (en) | DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset | |
JPH0514077A (ja) | 演算追従保持増幅器 | |
JPS61284123A (ja) | 信号補間回路 | |
JP2013121160A (ja) | 全差動型帰還増幅回路および電気機器 | |
KR100770747B1 (ko) | 디지털 앰프 및 음성 재생 방법 | |
JPH11214963A (ja) | チョッパ型コンパレータ | |
JP2002118432A (ja) | 電界強度検出回路およびリミッタアンプ | |
US10797654B2 (en) | Amplifying device comprising a compensation circuit | |
JP2008270989A (ja) | D級アンプ | |
JP2017175415A (ja) | 電流検出装置 | |
JP2007243638A (ja) | 増幅回路及びそれを用いた高利得モジュール | |
JP2501683B2 (ja) | 平衡増幅器 | |
JPH01157700A (ja) | スピーカ駆動回路 | |
SU1429295A1 (ru) | Передающее устройство | |
JPH0737372Y2 (ja) | 信号合成回路 | |
JP2795964B2 (ja) | パルス幅変調形電力増幅装置 | |
CN110855257A (zh) | D类功放电路输出失调电压自动校正电路 | |
JPS60223310A (ja) | ステレオ増幅回路装置 | |
JPS6196822A (ja) | 信号切替回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |