JPS61283221A - プログラムシ−ケンサ - Google Patents
プログラムシ−ケンサInfo
- Publication number
- JPS61283221A JPS61283221A JP12557285A JP12557285A JPS61283221A JP S61283221 A JPS61283221 A JP S61283221A JP 12557285 A JP12557285 A JP 12557285A JP 12557285 A JP12557285 A JP 12557285A JP S61283221 A JPS61283221 A JP S61283221A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- address
- sequence clock
- clock
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロプログラムのアドレスをシーケンス
するためのプログラムシーケンサに関する。
するためのプログラムシーケンサに関する。
マイクロプログラムのアドレスをシーケンスする従来の
プログラムシーケンサは第３図に示すようになっている
。
プログラムシーケンサは第３図に示すようになっている
。
第３図において、１はマイクロプログラムシーケンサ用
の集積回路であり、このマイクロプログラムシーケンサ
用の集積回路１に一定サイクルのシーケンスクロックＣ
ＬＫが入力されている。
の集積回路であり、このマイクロプログラムシーケンサ
用の集積回路１に一定サイクルのシーケンスクロックＣ
ＬＫが入力されている。
一方、このマイクロプログラムシーケンサ用の集積回路
１にはモード制御を行う信号ＭＧが印加されているとと
もに、プログラムのブランチ命令等によって所定のアド
レス番地にジャンプさせるジャンプアドレス入力り、Ｉ
が印加されている。
１にはモード制御を行う信号ＭＧが印加されているとと
もに、プログラムのブランチ命令等によって所定のアド
レス番地にジャンプさせるジャンプアドレス入力り、Ｉ
が印加されている。
このモード制御信号ＭＧと、ジャンプ、アドレス入力Ｄ
Ｉにより、マイクロプロゲラみシーケンサ用の集積回路
はシーケンスクロックＣＬＫのサイクルに対し定数倍の
アドレスシーケンスクロックＤＯを出力する。
Ｉにより、マイクロプロゲラみシーケンサ用の集積回路
はシーケンスクロックＣＬＫのサイクルに対し定数倍の
アドレスシーケンスクロックＤＯを出力する。
このように構成された従来のプログラムシーケンサの動
作を次に説明する。
作を次に説明する。
マイクロプログラムシーケンサ用の集積回路１は、通常
シーケンスクロツタＣＬＫの入力に対し、このシーケン
スクロックのサイクルと同じサイクルのアドレスシーケ
ンスクロックＤＯＯを出力していて、ブランチ命令等に
よってジャンプアドレス入力ＤＩから飛び先アドレスが
入力されると、次のシーケンスクロックで、その飛び先
アドレスにジャンプし、この飛び先アドレスの番地から
アドレスのシーケンスを行う。
シーケンスクロツタＣＬＫの入力に対し、このシーケン
スクロックのサイクルと同じサイクルのアドレスシーケ
ンスクロックＤＯＯを出力していて、ブランチ命令等に
よってジャンプアドレス入力ＤＩから飛び先アドレスが
入力されると、次のシーケンスクロックで、その飛び先
アドレスにジャンプし、この飛び先アドレスの番地から
アドレスのシーケンスを行う。
この場合、アドレスシーケンスクロックはすべてマイク
ロプログラムシーケンサ用の集積回路１が制御している
。
ロプログラムシーケンサ用の集積回路１が制御している
。
従来のプログラムシーケンサは以上のように構成されて
いたので、アドレスシーンスクロックはすべてプログラ
ムシーケンサ用の集積回路によって制御され、システム
のマシンサイクルはプログラムシーケンサ用の集積回路
の最高トグル周波数で抑えられる問題点を生じていた。
いたので、アドレスシーンスクロックはすべてプログラ
ムシーケンサ用の集積回路によって制御され、システム
のマシンサイクルはプログラムシーケンサ用の集積回路
の最高トグル周波数で抑えられる問題点を生じていた。
この発明は上述のような問題点を解消するためになされ
たもので、より高速のアドレスシーケンスを行える装置
を得ることを目的とする。
たもので、より高速のアドレスシーケンスを行える装置
を得ることを目的とする。
このため、この発明にかかるプログラムシーケンサは、
高速なシーケンスを必要とする倍数の小さい方のサイク
ルを有するアドレスシーケンスクロ、りを出力するゲー
ト回路と、低速かつ複雑な動作命令に従う倍数の大きい
方のサイクルを有するアドレスシーケンスクロックを出
力するマイクロシーケンサ半導体素子とから構成したこ
とを特徴とするものである。
高速なシーケンスを必要とする倍数の小さい方のサイク
ルを有するアドレスシーケンスクロ、りを出力するゲー
ト回路と、低速かつ複雑な動作命令に従う倍数の大きい
方のサイクルを有するアドレスシーケンスクロックを出
力するマイクロシーケンサ半導体素子とから構成したこ
とを特徴とするものである。
ゲート回路は通常の動作であるアドレス番地を１番地ず
つインクリメントするためのアドレスシーケンスクロッ
クを出力する。
つインクリメントするためのアドレスシーケンスクロッ
クを出力する。
また、マイクロシーケンサ半導体素子はブランチ命令等
によってアドレスの番地が飛ぶような複雑な動作をする
アドレスシーケンスクロックを出力する。
によってアドレスの番地が飛ぶような複雑な動作をする
アドレスシーケンスクロックを出力する。
これにより通常の主たる動作を行うアドレスシーケンス
クロックはデー１回路から出力され、高速なアドレスの
シーケンスを行うことができる。
クロックはデー１回路から出力され、高速なアドレスの
シーケンスを行うことができる。
以下、図面にもとづいて本発明の一実施例を説明する。
なお、従来技術と同一構成要素については同一番号を付
してその説明を省略する。
してその説明を省略する。
第１図はシーケンスクロックの同じサイクルのアドレス
シーケンスクロックはゲート回路から出力するようにし
た構成例を示している。
シーケンスクロックはゲート回路から出力するようにし
た構成例を示している。
第１図において、２は入力されるシーケンスクロックＣ
ＬＫのサイクルに対して２倍のサイクルを有するクロッ
クＣＬＫＯを集積回路１に出力する１／２分周回路、３
は入力されるシーケンスクロックＣＬＫのサイクルに対
して同じサイクルを有し、かつ反転されたアドレスシー
ケンスクロックを出力するインバータであり、本願のゲ
ート回路を構成する。
ＬＫのサイクルに対して２倍のサイクルを有するクロッ
クＣＬＫＯを集積回路１に出力する１／２分周回路、３
は入力されるシーケンスクロックＣＬＫのサイクルに対
して同じサイクルを有し、かつ反転されたアドレスシー
ケンスクロックを出力するインバータであり、本願のゲ
ート回路を構成する。
ここに、１／２分周回路２はリセット人力ＲＥによりリ
セットされるようになっている。
セットされるようになっている。
このように構成されたプログラムシーケンサの動作を第
２図のタイミングチャートを参照して説明する。
２図のタイミングチャートを参照して説明する。
まず、通常のアドレスのシーケンス時について説明する
。
。
シーケンスクロックＣＬＫは１−０−１−０″と変化す
るので、プログラムシーケンサ用の集積回路１に入力さ
れるクロックは“１−１−０−０”と入力される。すな
わち、見掛は上、倍のサイクルを持つクロックがプログ
ラムシーケンサ用の集積回路に入力されることになる。
るので、プログラムシーケンサ用の集積回路１に入力さ
れるクロックは“１−１−０−０”と入力される。すな
わち、見掛は上、倍のサイクルを持つクロックがプログ
ラムシーケンサ用の集積回路に入力されることになる。
ここにおいて、プログラムシーケンサ用の集積回路１は
、このクロックのサイクルに間に合うトグル周波数を持
っておればよいわけである。
、このクロックのサイクルに間に合うトグル周波数を持
っておればよいわけである。
アドレスのシーケンスを１づつインクリメントして行う
通常のアドレスシーケンスクロックについては、“０−
１→０→１”の動作をすればよいから、シーケンスクロ
ックＣＬＫをインバータ３を通しただけの出力を用いる
。
通常のアドレスシーケンスクロックについては、“０−
１→０→１”の動作をすればよいから、シーケンスクロ
ックＣＬＫをインバータ３を通しただけの出力を用いる
。
次にアドレスのジャンプ時であるが、ゲート回路から出
力されるアドレスシーケンスクロックは必ず“０”から
カウントされることにより、ジャンプアドレスを偶数番
地に規定することで、所期の動作を達成できる。
力されるアドレスシーケンスクロックは必ず“０”から
カウントされることにより、ジャンプアドレスを偶数番
地に規定することで、所期の動作を達成できる。
なお、上記実施例ではシーケンスクロツタと同じサイク
ルのアドレスシーケンスクロックのみをゲート回路で形
成する場合を示したが、ジャンプアドレスに制限を加え
ることにより、シーケンスクロックのサイクルに対して
小さい倍数のサイクルを有するアトレジスジ−ケンスク
ロックを単純で高速なゲートで組む構成とすることもで
きる。
ルのアドレスシーケンスクロックのみをゲート回路で形
成する場合を示したが、ジャンプアドレスに制限を加え
ることにより、シーケンスクロックのサイクルに対して
小さい倍数のサイクルを有するアトレジスジ−ケンスク
ロックを単純で高速なゲートで組む構成とすることもで
きる。
以上説明したように本発明にかかるプログラムシーケン
サは高速なシーケンスを必要とする倍数の小さい方のサ
イクルを有するアドレスシーケンスクロックを出力する
ゲート回路と、低速かつ複雑な動作命令に従う倍数の大
きい方のサイクルを有するアドレスシーケンスクロック
を出力するマイクロシーケンサ半導体素子とから構成し
たので、システムのマシンサイクルはプログラムシーケ
ンサ用の集積回路の最高トグル周波数によっては抑制さ
れず、高速なアドレスのシーケンスを行うことができる
。
サは高速なシーケンスを必要とする倍数の小さい方のサ
イクルを有するアドレスシーケンスクロックを出力する
ゲート回路と、低速かつ複雑な動作命令に従う倍数の大
きい方のサイクルを有するアドレスシーケンスクロック
を出力するマイクロシーケンサ半導体素子とから構成し
たので、システムのマシンサイクルはプログラムシーケ
ンサ用の集積回路の最高トグル周波数によっては抑制さ
れず、高速なアドレスのシーケンスを行うことができる
。
第１図は本発明にかかるプログラムシーケンサを示すブ
ロック図、第２図は第１図の各部分の動作を示すタイミ
ングチャート図、第３図は従来のプログラムシーケンサ
を示すブロック図である。 １・・・集積回路、２・・・１／２分周回路、３・・・
インバータ。
ロック図、第２図は第１図の各部分の動作を示すタイミ
ングチャート図、第３図は従来のプログラムシーケンサ
を示すブロック図である。 １・・・集積回路、２・・・１／２分周回路、３・・・
インバータ。
Claims (1)
- 一定サイクルのシーケンスクロックに同期して、該一定
サイクルの定数倍のサイクルを有するアドレスシーケン
スクロックを出力するプログラムシーケンサにおいて、
上記シーケンスクロックにもとづき高速なシーケンスを
必要とする倍数の小さい方のサイクルを有するアドレス
シーケンスクロックを出力するゲート回路と、上記シー
ケンスクロックにもとづき低速かつ複雑な動作命令に従
う倍数の大きい方のサイクルを有するアドレスシーケン
スクロックを出力するマイクロシーケンサ半導体素子と
から構成したことを特徴とするプログラムシーケンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557285A JPS61283221A (ja) | 1985-06-10 | 1985-06-10 | プログラムシ−ケンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557285A JPS61283221A (ja) | 1985-06-10 | 1985-06-10 | プログラムシ−ケンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283221A true JPS61283221A (ja) | 1986-12-13 |
Family
ID=14913504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12557285A Pending JPS61283221A (ja) | 1985-06-10 | 1985-06-10 | プログラムシ−ケンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283221A (ja) |
-
1985
- 1985-06-10 JP JP12557285A patent/JPS61283221A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04336308A (ja) | マイクロコンピュータ | |
| JPS61283221A (ja) | プログラムシ−ケンサ | |
| JPS5962933A (ja) | Ｃｍｏｓデ−タ処理装置 | |
| JPH03204222A (ja) | クロックドライバー回路 | |
| JPS60113532A (ja) | Ａｄコンバ−タ | |
| JP2619016B2 (ja) | デジタル制御装置 | |
| JPS63116222A (ja) | クロツク信号切換回路 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JPS61262910A (ja) | クロツク発生回路 | |
| JPH0437314A (ja) | 分周回路 | |
| JPH054052U (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH03121612A (ja) | 入力パルスコントロール回路 | |
| JPH0332110A (ja) | クロツクジエネレータ | |
| JPS5870354A (ja) | 割込制御方式 | |
| JPH01177633A (ja) | 可変周期制御論理装置 | |
| JPH04158619A (ja) | 入力回路 | |
| JPS61109316A (ja) | パタ−ン発生回路 | |
| JPS59151221A (ja) | Ｗａｉｔ制御回路 | |
| JPS60263523A (ja) | マイクロプロセツサ | |
| JPH03106124A (ja) | ３分周回路 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
| JPS642247B2 (ja) | ||
| JPH0334724A (ja) | Ｃｍｏｓプリスケーラ | |
| JPH03192815A (ja) | ２相クロックの位相補正装置 |