JPS6128205A - Frequency comparison circuit - Google Patents

Abstract

PURPOSE:To decrease the error and hardware and to attain ease of circuit integration by charging the 1st and 2nd capacitors in synchronizing with the 1st and 2nd binary signals having the 1st and 2nd frequencies and transferring the electric charge to the 3rd capacitor to take the difference. CONSTITUTION:A +1V is fed to a switch 14 in synchronizing with a binary signal B having the 1st frequency to the 1st capacitor 10 of electric static capacitance C1 and -1V is fed to a switch 15 in synchronizing with a binary signal A having the 2nd frequency to the 2nd capacitor 11 of static capacitance C2. Electric charges C1, -C2 charged to each capacitor are transferred to the 3rd capacitor 13 of capacitance C3 connected to an operational amplifier 12 by switches 14, 15 synchronously with the signals B and A. In order to make a voltage VE of the signal E constant, the relation of C1.fB=C2.fA is obtained. The characteristic of the circuit depends on the ratio of the capacitors 10, 11, 13, the capacitance of the capacitors is decreased and in constituting the capacitors 10, 11 on the IC chip, the capacitance ratio C2/C1 is made sufficiently accurately.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、周波数比較回路に関し、主として入力電圧
に応じて出力周波数の変化する所謂可変周波数発振器（
Ｖ　ＣＯ：　　Ｖｏｌ　ｔａｇｅ　Ｃｏｎｔｒｏｌｌｅ
ｄＯｓｃｉｌｌａｔｏｒ、モータに結合されたパルス・
ジェネレータ等を含む）の周波数を他の周波数に追随さ
せる所謂周波数制御系に使用される周波数比較回路の改
良に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a frequency comparison circuit, and mainly relates to a so-called variable frequency oscillator (variable frequency oscillator) whose output frequency changes according to an input voltage.
VCO: Voltage Control
dOscillator, a pulse generator coupled to a motor.
This invention relates to an improvement in a frequency comparison circuit used in a so-called frequency control system that causes the frequency of a generator (including a generator, etc.) to follow other frequencies.

〔従来技術） 第１図は従来方式による周波数比較回路の一例である。[Conventional technology] FIG. 1 shows an example of a conventional frequency comparison circuit.

図において、１は入力信号への周波数ｆＡに対し、ＶＣ
−ａ−ｆＡ＋ｂ　（ａ、ｂは定数）なる電圧の信号Ｃを
出力する＠１のＦ／Ｖコンバータ（Ｆｒｅｑｕｅｎｃｙ
　ｔｏ　Ｖｏｌｔａｇｅ　Ｃｏｎｖｅｒｔｅｒ）　、２
は入力信号Ｂの周波数ｆＢに対し、ＶＤ＝ｃ　−ｆ　Ｂ
＋ｄ　（ｃ、ｄは定数）なる電圧の信号りを出力する第
２のＦ／■コンバータ、３はＶＣ−ＶＤ（７）演算を行
う差動増巾器である。そしてその出力信号Ｅは周波数ｆ
ＡとｆＢとの差として ＶＢ＝ａ−ｆＡ−ｃ　−ｆＢ＋ｂ−ｄ　　　−＋１）な
る電圧となる。In the figure, 1 is VC for the frequency fA to the input signal.
-a-fA+b (a, b are constants) @1 F/V converter (Frequency
to Voltage Converter), 2
is for the frequency fB of input signal B, VD=c −f B
A second F/■ converter outputs a voltage signal of +d (c and d are constants), and 3 is a differential amplifier that performs VC-VD (7) calculation. And its output signal E has a frequency f
The difference between A and fB is a voltage VB=a-fA-c-fB+b-d-+1).

第２図は第１図の周波数比較回路を用いて周波数制御系
を構成した例であり、４は第１図に示した周波数比較回
路、５は該周波数比較回路４の出力Ｅを増ＩＪする増巾
器、６は増巾器５の出力信号Ｆ（電圧値ＶＦ）を電圧制
御入力とするＶＣＯであり、その出力周波数ｆＢば ｆ１３＝ｅ−ｖＦ＋ｇ　　（ｅ、ｇ　：定数）−＋２１
となる。FIG. 2 shows an example of a frequency control system configured using the frequency comparison circuit shown in FIG. 1, where 4 is the frequency comparison circuit shown in FIG. The amplifier 6 is a VCO that takes the output signal F (voltage value VF) of the amplifier 5 as a voltage control input, and its output frequency fB is f13=e−vF+g (e, g: constant)−+21
becomes.

第２図の系は増巾器５の増巾率が十分大きい場合にはＶ
Ｅ〜０　（Ｖ）が安定点となる負帰還系となっている。In the system of FIG. 2, when the amplification rate of the amplifier 5 is sufficiently large, V
This is a negative feedback system with a stable point at E~0 (V).

このため（１）式よりＶＣＯ６の発振周波数ｆＢは ＣＣ となる。ここでｆＡ−ｆＢとする場合にばａ　／　ｃの
１からのずれ及び（ｂ−ｄ）／ｃが本回路の誤差となる
。Therefore, from equation (1), the oscillation frequency fB of the VCO 6 becomes CC. Here, when fA-fB is used, the deviation of a/c from 1 and (b-d)/c become errors in this circuit.

また第１図に示した回路は一般にはハードウェア量が大
きくなりやすい。Further, the circuit shown in FIG. 1 generally tends to require a large amount of hardware.

〔発明の概要〕[Summary of the invention]

本発明は上記のような従来方式の欠点を解消するために
なされたもので、第１．第２の周波数を有する第１．第
２の２値信号に同期して第１．第２のコンデンサを充電
し、この第１．第２のコンデンサに蓄積された電荷を第
３のコンデンサに転送してその差をとることにより、ｉ
ｔＩ差、ハードウェア量がともに小さく、しかも回路構
成がＩＣ化に適した周波数比較回路を提供することを目
的としている。The present invention has been made in order to eliminate the drawbacks of the conventional method as described above. a first frequency having a second frequency; The first signal is synchronized with the second binary signal. The second capacitor is charged and this first capacitor is charged. By transferring the charge stored in the second capacitor to the third capacitor and taking the difference, i
It is an object of the present invention to provide a frequency comparison circuit which has a small tI difference and a small amount of hardware, and whose circuit configuration is suitable for IC implementation.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第３図は本発明の一実施例による周波数比較回路を示す
。図において、２０は第１の充放電手段であり、１０は
第１のコンデンサ、１４は第１の周波数を有する第１の
２値信号Ｂに同期してその接片１４ａが接点１４ｂある
いは１４ｃに接触される第１のスイッチである。そして
上記第１の充放電手段２０は第１のコンデンサ１０の電
圧を上記信号Ｂに同期して上昇させるものとなっている
。FIG. 3 shows a frequency comparison circuit according to one embodiment of the present invention. In the figure, 20 is a first charging/discharging means, 10 is a first capacitor, and 14 is a contact piece 14a that connects to a contact point 14b or 14c in synchronization with a first binary signal B having a first frequency. This is the first switch that is touched. The first charging/discharging means 20 increases the voltage of the first capacitor 10 in synchronization with the signal B.

ここでスイッチ１４の接点１４ｂ、１４ｃば＋ＩＶ、演
算増演算増巾１１度２０ 続されている。Here, the contacts 14b and 14c of the switch 14 are connected to +IV, and the arithmetic operation increase width is 11 degrees.

また３０は第２の充放電手段であり、１１は第２のコン
デンサ、１５は第２の周波数を有する第２の２値信号Ａ
に同期してその接片１５ａが接点１５ｂあるいは１５ｃ
に接触される第２のスイッチである。そして上記第２の
充放電手段３０は第２のコンデンサ１１の電圧を上記信
号Ａに同期して下降させるものとなっている．ここでス
イッチ】５の接点１５ｂ，１５Ｃは一１ｖ，演算増巾器
１２の反転入力端子にそれぞれ接続されている。Further, 30 is a second charging/discharging means, 11 is a second capacitor, and 15 is a second binary signal A having a second frequency.
The contact piece 15a becomes the contact point 15b or 15c in synchronization with
This is the second switch that is touched. The second charging/discharging means 30 lowers the voltage of the second capacitor 11 in synchronization with the signal A. Here, contacts 15b and 15C of the switch 5 are connected to the -1V and inverting input terminals of the operational amplifier 12, respectively.

また１３は上記画先放電手段２０．３０によりコンデン
サ１０．１１の電荷が転送され両電荷の差をとる第３の
コンデンサである。Reference numeral 13 designates a third capacitor to which the charge of the capacitor 10.11 is transferred by the image tip discharge means 20.30 and the difference between the two charges is taken.

次に動作について説明する。Next, the operation will be explained.

静電容量Ｃ１の第１のコンデンサ１０は第１の周波数を
有する２値信号Ｂに同期してスイッチ１４により＋１■
が印加され、静電容量Ｃ２の第２のコンデンサ１１には
第２の周波数を有する２値信号Ａに同期してスイッチ１
５により一１ｖが印加される。各コンデンサに充電され
た電荷ｃ１。A first capacitor 10 having a capacitance C1 is connected to +1■ by a switch 14 in synchronization with a binary signal B having a first frequency.
is applied to the second capacitor 11 having the capacitance C2, and the switch 1 is switched in synchronization with the binary signal A having the second frequency.
5, -1v is applied. Charge c1 charged in each capacitor.

−Ｃ２は信号Ｂ及びＡに同期してスイッチ１４。-C2 is switch 14 in synchronization with signals B and A;

１５により演算増巾器１２に接続された静電容量Ｃ３の
第３のコンデンサ１３に転送される．従って信号Ｅの電
圧ＶＢは信’ｉ４Ｂのパルスが入力される毎にｃｌ／Ｃ
３　（Ｖ）上昇し、信号へのパルスが入力される毎にＣ
２／Ｃ３　（Ｖ）下降する．よってＶＥは ・・・（４） となる。15 to the third capacitor 13 of capacitance C3 connected to the operational amplifier 12. Therefore, the voltage VB of signal E changes by cl/C every time a pulse of signal 'i4B is input.
3 (V) rises and C every time a pulse to the signal is input.
2/C3 (V) Descend. Therefore, VE is...(4).

ＶＥを一定とするためには ＣＩ・ｆＢ＝Ｃ２・ｆＡ　　　　　　　　・・・（５）
とならねばならない。ここで、ｆＢ＞（Ｃ２／ＣＩ）ｆ
Ａの場合はＶＥは演算項中器Ｊ２の出力可能な最大電圧
まで上昇し、ｒＢ＜　（Ｃ２／ＣＩ）ｆＡの場合には出
力可能な最小電圧まで下降する。To keep VE constant, CI・fB=C2・fA...(5)
It must be. Here, fB>(C2/CI)f
In the case of A, VE rises to the maximum voltage that can be outputted by the operator intermediate unit J2, and falls to the minimum voltage that can be outputted in the case of rB<(C2/CI)fA.

ここで第３図に示した周波数比較回路を用いて第２図に
示した周波数制御系を構成すると、ｆＢ＝　（Ｃ２／Ｃ
Ｉ）ｆＡが安定状態となる。Here, if the frequency control system shown in Fig. 2 is configured using the frequency comparison circuit shown in Fig. 3, then fB = (C2/C
I) fA becomes stable.

ここで、ｆＢ＝ｆＡとする場合にはＣ２／ＣＩが誤差と
なる。（４）式から分かるように、第３図に示した回路
の特性は３つのコンデンサ１０，１１゜１３の容量の比
に依存しており、容量そのものには依存していない。従
ってこれらコンデンサの容量は小さくすることができ、
モノリシックＩＣ上に構成することができる。また、誤
差についても第１及び第２のコンデンサ１０．　１１ヲ
同−Ｉ　Ｃチップ上に構成すれば、それらの容量比Ｃ２
／Ｃ１は充分精度良く造ることができる。Here, when fB=fA, C2/CI becomes an error. As can be seen from equation (4), the characteristics of the circuit shown in FIG. 3 depend on the ratio of the capacitances of the three capacitors 10, 11.degree. 13, and do not depend on the capacitances themselves. Therefore, the capacitance of these capacitors can be reduced,
It can be constructed on a monolithic IC. Also, regarding the error, the first and second capacitors 10. If 11 is configured on the same IC chip, their capacitance ratio C2
/C1 can be manufactured with sufficient precision.

また回路規模の大きいＦ／Ｖコンバータを用いていない
ので、ハードウェア量が小さくて済む。Furthermore, since an F/V converter with a large circuit scale is not used, the amount of hardware can be small.

なお上記実施例においては、制御対象として電子回路の
１つであるＶＣＯを制御する周波数制御系について示し
たが、この制御対象としてモータ及びこれに連動するパ
ルス・ジェネレータ等の電気１機械要素であっても上記
実施例と同様の効果が得られるものである。In the above embodiment, the frequency control system that controls the VCO, which is one of the electronic circuits, is shown as the control target, but the control target may be an electrical or mechanical element such as a motor and a pulse generator linked to the motor. However, the same effect as the above embodiment can be obtained.

また」二記実施例においては、ｆＡ−ｆＲとする場合を
示したが、（５）式、及びその他からＣ２／Ｃ１、及び
第１及び第２のコンデンサ１０．１１に印加する電圧に
より２つの信号Ａ、　Ｂの周波数比を任意のものとする
ことができる。In addition, in the second embodiment, the case where fA-fR is shown, but from equation (5) and others, two The frequency ratio of signals A and B can be set to any desired value.

ここで、本発明の他の実施例について説明する。Another embodiment of the present invention will now be described.

第３図における＋ＩＶをＶ１，−ＩＶをＶ２とすると（
５）式は次のようになる。If +IV in Fig. 3 is V1 and -IV is V2 (
5) The formula is as follows.

■１・Ｃ１・ｆＢ−−Ｖ２・Ｃ２・ｆＡ　　・・・（６
）ここで Ｖｌ−Ｖ２＋２−Ｖｉ＋１　　　　　　　　・（７１と
すると、（６）式は となる。即ち、第３図においてコンデンサー０゜１１に
印加される電圧Ｖ１，Ｖ２を外部電圧（第３の信号）Ｖ
ｌにより制御を行い、これを用いて第２図に示した周波
数制御系を構成すると、ＶＣＯ６は（８）式による周波
数の信号Ｂを出力する。従って（８）式より−１＜Ｖｉ
＜１において【Ｂは外部電圧Ｖｔにより自由に制御でき
る。■1・C1・fB--V2・C2・fA ... (6
) Here, if Vl-V2+2-Vi+1 ・(71), then equation (6) becomes.In other words, in Fig. 3, the voltages V1 and V2 applied to the capacitor 0°11 are the external voltage (third signal) V
When the frequency control system shown in FIG. 2 is constructed using this, the VCO 6 outputs a signal B having a frequency according to equation (8). Therefore, from equation (8), -1<Vi
<1, [B can be freely controlled by external voltage Vt.

また第３図に示した周波数比較回路においてＣ１＃Ｃ２
とするとｆＡｌ−ｔｆＢとなる。ここで信号Ｅは正確に
は２・　（Ｃ１／Ｃ３）（Ｖｐｐ）の方形波が重畳され
た波形となっている。上記方形波の立ち上りは信号Ａに
、立ち下りは信号Ｂに同期している。即ち、方形波のデ
ユーティは信号ＡとＢとの位相差に比例し、従って方形
波の平均電圧も位相差に比例する。その結果、第３図に
示した回路は位相比較器としても働く。このため第３図
の回路を第２図の制御系に適用した場合、該制御系を位
相同期系として動作させることもできる。Also, in the frequency comparison circuit shown in Fig. 3, C1#C2
Then, it becomes fAl-tfB. Here, the signal E has a waveform in which a square wave of 2·(C1/C3)(Vpp) is superimposed, to be exact. The rising edge of the square wave is synchronized with signal A, and the falling edge is synchronized with signal B. That is, the duty of the square wave is proportional to the phase difference between signals A and B, and therefore the average voltage of the square wave is also proportional to the phase difference. As a result, the circuit shown in FIG. 3 also acts as a phase comparator. Therefore, when the circuit of FIG. 3 is applied to the control system of FIG. 2, the control system can also be operated as a phase synchronization system.

なお、第３図から判るように本発明はコンデンサに電圧
を印加しこれに蓄積された電荷を他のコンデンサに移動
させる所謂Ｓ　ＣＦ　（５ｗ１ｔｃｈｅｄＣａｐａｃｉ
ｔｏｒ　Ｆｉｌｔｅｒ）の考え方をベースとするもので
ある。As can be seen from FIG. 3, the present invention applies a voltage to a capacitor and transfers the charge accumulated in the capacitor to another capacitor.
It is based on the idea of ``tor filter''.

即ち、第３図の周波数比較回路において、スイッチ１４
．１５の接点１４ｂ、１５ｂにそれぞれアナログ信号を
印加するようにしたものがＳＣＦである。そしてこのＳ
ＣＦでは回路をＩＣ化するうえで浮遊容量が問題となり
、これに関しては周知の如く種々め改良がなされている
が、例えば、コンデンサ１０．１１のアース側にそれぞ
れスイッチ１４．１５と同期して動作するスイッチを設
置０ け、各スイッチの２つの接点をそれぞれアナログ信号源
のアース、演算増中器１２のアースに接続することによ
り、上記コンデンサ１０．１１とアナログ信号源のアー
ス間の配線による浮遊容量が演算項１１器周りの容量と
切離され、これにより上記浮遊容量の問題を解消するこ
とができる。That is, in the frequency comparison circuit of FIG.
．． An SCF is one in which an analog signal is applied to each of the 15 contacts 14b and 15b. And this S
In CF, stray capacitance becomes a problem when converting the circuit into an IC, and various improvements have been made in this regard, as is well known. By connecting the two contacts of each switch to the ground of the analog signal source and the ground of the arithmetic multiplier 12, stray wires caused by the wiring between the capacitors 10 and 11 and the ground of the analog signal source can be eliminated. The capacitance is separated from the capacitance around the operational term 11, thereby solving the problem of stray capacitance.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によれば、第１．第２の２値信号
に同期して第１．第２のコンデンサを充電し、この充電
電圧を第３のコンデンサに転送してその差をとる構成と
することにより、誤差、ハードウェア量がともに小さく
、しかもＩＣ化に適した周波数比較回路を得ることがで
きる効果がある。As described above, according to the present invention, the first. The first signal is synchronized with the second binary signal. By charging the second capacitor, transferring this charged voltage to the third capacitor, and taking the difference, a frequency comparison circuit with small errors and small amount of hardware and suitable for IC implementation can be obtained. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来方式による周波数比較回路のブロック図、
第２図は周波数制御系のブロック図、第３図は本発明の
一実施例による周波数比較回路のブロック図である。 １０．１１．１３・・・第１．第２．第３のコンデンサ
、１２・・・演算増中器、１４．１５・・・第１．第２
のスイッチ、２０．３０・・・第１．第２の充放電手段
。Figure 1 is a block diagram of a conventional frequency comparison circuit.
FIG. 2 is a block diagram of a frequency control system, and FIG. 3 is a block diagram of a frequency comparison circuit according to an embodiment of the present invention. 10.11.13... 1st. Second. 3rd capacitor, 12... Arithmetic intensifier, 14.15... 1st. Second
switch, 20.30...1st. Second charging/discharging means.

Claims (3)

【特許請求の範囲】[Claims] （１）各々第１，第２の周波数を有する第１，第２の２
値信号の周波数を比較する回路であって、第１のコンデ
ンサの電圧を上記第１の２値信号に同期して上昇させる
第１の充放電手段と、第２のコンデンサの電圧を上記第
２の２値信号に同期して下降させる第２の充放電手段と
、上記第１，第２のコンデンサの電荷が転送され両電荷
の差をとる第３のコンデンサとを備えたことを特徴とす
る周波数比較回路。(1) first and second two having first and second frequencies, respectively;
The circuit compares the frequencies of value signals, and includes a first charging/discharging means that increases the voltage of a first capacitor in synchronization with the first binary signal, and a circuit that increases the voltage of a second capacitor by increasing the voltage of the second capacitor in synchronization with the first binary signal. and a third capacitor to which the charges of the first and second capacitors are transferred and the difference between the two charges is taken. Frequency comparison circuit. （２）上記第１，第２のコンデンサはＣ１，Ｃ２の静電
容量を有し、上記第１，第２の充放電手段は該第１，第
２のコンデンサに電圧Ｖ１，Ｖ２を印加するものであり
、該第１，第２の各コンデンサにそれぞれ蓄積されたＣ
１・（Ｖ１−Ｖ１’），Ｃ２・（Ｖ２−Ｖ２’）（但し
Ｖ１＞Ｖ１’，Ｖ２’＞Ｖ２）の電荷が上記第３のコン
デンサに転送されるものであることを特徴とする特許請
求の範囲第１項記載の周波数比較回路。(2) The first and second capacitors have capacitances of C1 and C2, and the first and second charging/discharging means apply voltages V1 and V2 to the first and second capacitors. The C accumulated in each of the first and second capacitors is
A patent characterized in that charges of 1.(V1-V1'), C2.(V2-V2') (where V1>V1', V2'>V2) are transferred to the third capacitor. A frequency comparison circuit according to claim 1. （３）上記電圧Ｖ１，Ｖ１，Ｖ２，Ｖ２’がＶ２＜Ｖ２
’＝Ｖ１’＜Ｖ１なる関係を有し、該電圧Ｖ１，Ｖ２，
Ｖ１’の少なくとも１つが第３の信号によりその電圧値
が変化するものであることを特徴とする特許請求の範囲
第２項記載の周波数比較回路。(3) The above voltages V1, V1, V2, V2' are V2<V2
'=V1'<V1, and the voltages V1, V2,
3. The frequency comparison circuit according to claim 2, wherein the voltage value of at least one of V1' is changed by the third signal.