JPS61281781A - Video signal detecting circuit - Google Patents
Video signal detecting circuitInfo
- Publication number
- JPS61281781A JPS61281781A JP60123588A JP12358885A JPS61281781A JP S61281781 A JPS61281781 A JP S61281781A JP 60123588 A JP60123588 A JP 60123588A JP 12358885 A JP12358885 A JP 12358885A JP S61281781 A JPS61281781 A JP S61281781A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は、例えばビデオテープレコーダ等に用いられ
、正常な映像信号が入力されているか否かを検出する映
像信号検出回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a video signal detection circuit that is used in, for example, a video tape recorder and detects whether or not a normal video signal is being input.
[発明の技術的背景]
周知のように、例えばビデオテープレコーダ(以下VT
Rと略す)では、入力映像信号の垂直同期信号を基準信
号として取出し、この基準信号に基づいて回転ヘッドに
サーボをかけ、これによって規格で定められたテープパ
ターンを形成する。[Technical background of the invention] As is well known, for example, a video tape recorder (hereinafter referred to as VT)
(abbreviated as R) takes out the vertical synchronizing signal of the input video signal as a reference signal, applies servo to the rotary head based on this reference signal, and thereby forms a tape pattern defined by the standard.
そして、このパターン上に入力映像信号を1フイールド
毎に記録するようになされている。ところが、このまま
では正常な映像信号が入力されない場合に回転ヘッドの
サーボがはずれてしまい、正常なテープパターンが得ら
れないことになる。特に、例えば、映像信号と音声信号
を同一パターン上に多重記録する方式のものでは、映像
信号がなく音声信号のみを記録するような場合に、正常
なパターンが得られないため誤ったパターン上に音声信
号が記録されることになり、再生時に正常な音声出力が
得られなくなる。そこで、記録時に映像信号の有無を検
出し、もし正常な映像信号が入力されていない場合には
映像信号を基準信号として用いないようにすることが必
要である。The input video signal is recorded on this pattern field by field. However, if this continues, the servo of the rotary head will become disconnected if a normal video signal is not input, and a normal tape pattern will not be obtained. In particular, with systems that multiplex record video and audio signals on the same pattern, for example, when there is no video signal and only the audio signal is recorded, the correct pattern cannot be obtained and the data may be recorded on the wrong pattern. The audio signal will be recorded, making it impossible to obtain normal audio output during playback. Therefore, it is necessary to detect the presence or absence of a video signal during recording and, if a normal video signal is not input, not to use the video signal as a reference signal.
以上のことを解決する手段として、従来より第2図に示
すような映像信号検出回路が用いられる。As a means to solve the above problem, a video signal detection circuit as shown in FIG. 2 has been used conventionally.
すなわち、この映像信号検出回路の入力端子11には映
像信号から分離した複合同期信号が供給されるようにな
されており、この入力端子11を介して入力した信号は
コンデンサC1及びダイオードD1よりなる波形整形回
路12を介して抵抗R1〜R3及びトランジスタQ1よ
りなる増幅回路13に供給される。この増幅回路13の
出力端にはキャパシタンスC及びインダクタンスLを有
し、複合同期信号の周波数に対応する共振周波数
15.734kHz (NTSC方式の場合)の並列共
振回路14が接続されている。つまり、入力信号が規定
周波数であれば、並列共振回路14からその周期に応じ
た制御信号が出力される。この制御信号はコンデンサC
2、抵抗R4及びトランジスタQ2よりなるスイッチン
グ回路15に供給される。That is, the input terminal 11 of this video signal detection circuit is supplied with a composite synchronization signal separated from the video signal, and the signal input via this input terminal 11 has a waveform formed by a capacitor C1 and a diode D1. The signal is supplied via a shaping circuit 12 to an amplifier circuit 13 made up of resistors R1 to R3 and a transistor Q1. A parallel resonant circuit 14 having a capacitance C and an inductance L and having a resonant frequency of 15.734 kHz (in the case of the NTSC system) corresponding to the frequency of the composite synchronization signal is connected to the output terminal of the amplifier circuit 13. That is, if the input signal has a specified frequency, the parallel resonant circuit 14 outputs a control signal according to the period. This control signal is the capacitor C
2, is supplied to a switching circuit 15 consisting of a resistor R4 and a transistor Q2.
このスイッチング回路15は抵抗R5及びコンデンサC
3よりなる積分回路16に対し、上記制御信号に応じて
トランジスタQ2をスイッチングすることにより、オフ
期間に充電されたコンデンサC3を放電させるものであ
る。つまり、出力端子17からは入力信号が規定周波数
であればこれに同期した鋸歯状波電圧信号が出力され、
規定周波数でなければコンデンサC3の飽和電圧が出力
される。This switching circuit 15 includes a resistor R5 and a capacitor C.
By switching the transistor Q2 in response to the control signal, the capacitor C3 charged during the off period is discharged. In other words, if the input signal has a specified frequency, a sawtooth voltage signal synchronized with the input signal is output from the output terminal 17.
If the frequency is not the specified frequency, the saturation voltage of capacitor C3 is output.
すなわち、この映像信号検出回路は、入力映像信号から
分離した複合同期信号の周波数が規定値付近になってい
ることを調べることにより、映像信号が入力されている
ことを検出することができるものである。In other words, this video signal detection circuit can detect that a video signal is being input by checking that the frequency of the composite synchronization signal separated from the input video signal is around a specified value. be.
[背景技術の問題点]
しかしながら、上記のような従来の映像信号検出回路は
、弱電界において検出レベル付近でふらつくような複合
同期信号が入力された場合に、コンデンサC3によって
チャタリング現象を防止できるものの、回路の出力とし
ては中途半端な電位となってしまうので、その後段の回
路形式が限定されてしまうことになる。また、上記の回
路では、入力映像信号から分離した複合同期信号に含ま
れる水平同期周波数成分子Hの大きさにより映像信号の
有無を調べている。しかし、チューナやテレビジョン受
像機の空きチャンネル(放送のないチャンネルのことで
、地域によって異なる)を利用して映像信号及び音声信
号を入力するような場合、テレビ画面に写すと肉眼では
画面として視覚できないような信号であるにもかかわら
ず、一般に橿性が反転しているがその周波数としては複
合同期信号と同等なので、この信号を上記回路に通すと
映像信号であると判断され、誤検出してしまうことが多
い。[Problems in the Background Art] However, in the conventional video signal detection circuit as described above, although the capacitor C3 can prevent the chattering phenomenon when a composite synchronization signal that fluctuates around the detection level is input in a weak electric field, , since the output potential of the circuit is half-baked, the circuit format of the subsequent stage is limited. Furthermore, in the above circuit, the presence or absence of a video signal is checked based on the magnitude of the horizontal synchronization frequency component H included in the composite synchronization signal separated from the input video signal. However, when inputting video and audio signals using a tuner or a television receiver's empty channels (channels that are not broadcasting, which vary by region), when they are reflected on a television screen, they do not appear as a screen to the naked eye. Although the signal is generally inverted, its frequency is the same as that of a composite sync signal, so when this signal is passed through the above circuit, it is judged to be a video signal, resulting in false detection. I often end up.
[発明の目的]
この発明は上記のような問題を改善するためになされた
もので、弱電界やチューナ及びテレビジョン受像機の空
きチャンネルにおける音声信号及び映像信号を得るよう
な場合でも誤検出することがなく、正常な映像信号が入
力されていることを検出することのできる映像信号検出
回路を提供することを目的とする。[Purpose of the invention] This invention was made to improve the above-mentioned problem, and false detection occurs even when audio and video signals are obtained in weak electric fields or in empty channels of tuners and television receivers. It is an object of the present invention to provide a video signal detection circuit that can detect that a normal video signal is being input without causing problems.
[発明の概要]
すなわち、この発明に係る映像信号検出回路は、映像信
号の複合同期信号を単安定マルチバイブレータに入力し
てその立上がりに応じて所定のパルス幅を有するパルス
信号を発生させ、前記複合同期信号以外の周波数信号が
入力されるとき前記単安定マルチバイブレータの動作を
停止させ、前記単安定マルチバイブレータから出力され
るパルス信号を積分回路によって積分して直流電圧に変
換し、この直流電圧と視覚限界映像信号入力時に対応す
る基準電圧とをレベル比較し、そのレベル比較結果に基
づいて正しい映像信号が入力されたか否かを判別するよ
うにしたことを特徴とするものである。[Summary of the Invention] That is, the video signal detection circuit according to the present invention inputs a composite synchronization signal of a video signal to a monostable multivibrator, generates a pulse signal having a predetermined pulse width in accordance with the rising edge of the composite synchronization signal, and When a frequency signal other than the composite synchronization signal is input, the operation of the monostable multivibrator is stopped, and the pulse signal output from the monostable multivibrator is integrated by an integrating circuit and converted into a DC voltage. The present invention is characterized in that the levels of the video signal and the reference voltage corresponding to the input of the visual limit video signal are compared, and it is determined whether the correct video signal has been input based on the result of the level comparison.
[発明の実施例1
以下、第1図を参照してこの発明の一実施例を詳細に説
明する。但し、第1図において第2図と同一部分には同
一符号を付して示し、ここでは異なる部分についてのみ
述べる。[Embodiment 1 of the Invention Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 1. However, in FIG. 1, the same parts as in FIG. 2 are designated by the same reference numerals, and only the different parts will be described here.
第1図はその構成を示すもので、前記入力端子11は単
安定マルチバイブレータMVの入力端子Aに接続される
と共に、抵抗R11及びコンデンサC11よりなるフィ
ルタ回路18を介してトランジスタQ11のベースに接
続される。このトランジスタQllのコレクタは抵抗R
12を介してバイアス電源Bに接続され、エミッタは接
地される。ざらに上記コレクタは抵抗R13及びコンデ
ンサ012よりなる積分回路19を介して上記バイブレ
ータMVの他方の入力端子已に接続される。FIG. 1 shows its configuration. The input terminal 11 is connected to the input terminal A of the monostable multivibrator MV, and is also connected to the base of the transistor Q11 via a filter circuit 18 consisting of a resistor R11 and a capacitor C11. be done. The collector of this transistor Qll is a resistor R
It is connected to bias power supply B via 12, and its emitter is grounded. Roughly speaking, the collector is connected to the other input terminal of the vibrator MV via an integrating circuit 19 consisting of a resistor R13 and a capacitor 012.
この単安定マルチバイブレータMVの動作時間を設定す
るためのT1及びT22端子にはコンデンサC13が接
続され、さらにT2端子は抵抗R14を介してバイアス
電81Bに接続される。そして、動作電圧入力端子CD
は直接バイアス電源Bに接続される。出力端子Qは抵抗
R15及びコンデンサC14よりなる積分回路20を介
してレベル比較回路21のコンパレータCMP1の(−
)入力端及びコンパレータCMP2の(+)入力端に接
続される。A capacitor C13 is connected to the T1 and T22 terminals for setting the operating time of the monostable multivibrator MV, and the T2 terminal is further connected to the bias voltage 81B via a resistor R14. And operating voltage input terminal CD
is directly connected to bias power supply B. The output terminal Q is connected to the (-
) input terminal and the (+) input terminal of the comparator CMP2.
上記コンパレータCMPIの(+)入力端は抵抗R16
及びR17の接続点に接続される。上記抵抗R16の他
方端はバイアス電源Bに接続され、抵抗R17の他方端
は接地される。また、上記コンパレータCMP2の(+
)入力端は抵抗R18及びR19の接続点に接続される
。上記抵抗R18の他方端はバイアス電源Bに接続され
、抵抗R19の他方端は接地される。そして、上記コン
パレータCMP1の出力端及び(+)入力端間には抵抗
R20が接続され、いわゆるシュミットアンプを構成し
ている。The (+) input terminal of the above comparator CMPI is resistor R16
and connected to the connection point of R17. The other end of the resistor R16 is connected to the bias power supply B, and the other end of the resistor R17 is grounded. Also, the (+
) The input terminal is connected to the connection point of resistors R18 and R19. The other end of the resistor R18 is connected to the bias power supply B, and the other end of the resistor R19 is grounded. A resistor R20 is connected between the output terminal and the (+) input terminal of the comparator CMP1, forming a so-called Schmitt amplifier.
また、コンパレータCMPI 、CMP2の各出力端は
共に抵抗R21を介してバイアス電II!Bに接続され
ると共に出力端子17に接続され、いわゆるワイヤード
・アンド出力となっている。Further, each output terminal of the comparators CMPI and CMP2 is connected to a bias voltage II! through a resistor R21. B and is also connected to the output terminal 17, forming a so-called wired AND output.
上記のような構成において、以下その動作について説明
する。The operation of the above configuration will be described below.
まず、前述した複合同期信号が入力端子11を介して単
安定マルチバイブレータMVの入力端子Aに供給される
と、出力端子Qからその信号の立上がりに同期した正パ
ルスが出力される。その正パルスのパルス幅はコンデン
サC13と抵抗R14の時定数で決定される。そして、
このパルス幅はダイナミックレンジを考慮すると水平同
期信号の周期の1/2程度に設定するのがよいが、複合
同期信号において垂直同期信号部分のパルス幅は水平同
期信号の周期の約40%に設定したほうが望ましい。こ
れは、弱電界で映像信号を入力したときにノイズが重畳
しやすい部分が垂直同期信号部分なので、パルス幅を水
平同期信号の周期の1/2以下にしておけば、ノイズが
重畳されたときに平滑電圧の変化が垂直同期信号部分に
おいて顕著に現われるからである。First, when the aforementioned composite synchronization signal is supplied to the input terminal A of the monostable multivibrator MV via the input terminal 11, a positive pulse synchronized with the rise of the signal is outputted from the output terminal Q. The pulse width of the positive pulse is determined by the time constant of capacitor C13 and resistor R14. and,
Considering the dynamic range, it is best to set this pulse width to about 1/2 of the period of the horizontal sync signal, but in the composite sync signal, the pulse width of the vertical sync signal part is set to about 40% of the period of the horizontal sync signal. It is preferable to do so. This is because when a video signal is input in a weak electric field, the part where noise is likely to be superimposed is the vertical synchronization signal, so if the pulse width is set to 1/2 or less of the period of the horizontal synchronization signal, when noise is superimposed, This is because changes in the smoothed voltage appear conspicuously in the vertical synchronization signal portion.
ここで得られた正パルスは抵抗R15及びコンデンサC
14によって積分され、直流電圧Voc1に変換される
。この直流電圧Voc1はオーブンコレクタ型のコンパ
レータCMP1の(−)入力端及びCMP2の(+)入
力端に供給される。コンパレータCMPIの(+)入力
端にはバイアス電圧Bを抵抗R16,R17によって分
割した分割電圧V1及び抵抗R20によって帰還された
帰還電圧■2の加算電圧Vs1が供給され、コンパレー
タCMP2の(−)入力端にはバイアス電圧Bを抵抗R
18,R19によって分割した分割電圧Ve2が供給さ
れている。The positive pulse obtained here is connected to the resistor R15 and the capacitor C.
14 and converted into a DC voltage Voc1. This DC voltage Voc1 is supplied to the (-) input terminal of the oven collector type comparator CMP1 and the (+) input terminal of CMP2. The (+) input terminal of the comparator CMPI is supplied with a divided voltage V1 obtained by dividing the bias voltage B by resistors R16 and R17, and the added voltage Vs1 of the feedback voltage 2 fed back by the resistor R20, and the (-) input terminal of the comparator CMP2 The bias voltage B is connected to the resistor R at the end.
A divided voltage Ve2 divided by R18 and R19 is supplied.
ここで、上記コンパレータCMPIの出力はVoclが
Vslより高いときオーブンレベルとなり、Valより
低いときL(ロー)レベルとなる。いま、コンパレータ
CMP1の出力がLレベルになっている場合の(+)入
力電圧をVnl、オーブンレベルになっている場合のく
+)入力電圧をVH2とすると、コンパレータCMPI
の出力がLレベルになっている場合にVoclがVHI
より高くなっていればその出力はLレベルのままであり
、低くなっていればその出力はオーブンレベルとなって
状態反転する。また、コンパレータCMP1の出力がオ
ーブンレベルになっている場合にVoclがVB2より
低くなっていればその出力はオーブンレベルのままであ
るが、^くなっていればその出力はLレベルとなって状
態反転する。一方、上記コンパレータCMP2の出力は
VoclがVB2より高いときしレベルとなり、VB2
より低いときオーブンレベルとなる。Here, the output of the comparator CMPI becomes an oven level when Vocl is higher than Vsl, and becomes an L (low) level when it is lower than Val. Now, if the (+) input voltage when the output of comparator CMP1 is at L level is Vnl, and the +) input voltage when it is at oven level is VH2, comparator CMPI
When the output of is at L level, Vocl is VHI
If it is higher, the output remains at L level, and if it is lower, the output becomes oven level and the state is reversed. Also, when the output of comparator CMP1 is at oven level, if Vocl is lower than VB2, the output will remain at oven level, but if it is ^, the output will be at L level and the state will change. Invert. On the other hand, the output of the comparator CMP2 becomes a high level when Vocl is higher than VB2, and VB2
When it is lower, it is at oven level.
そして、出力端子17には両コンパレータCMPI 。And, both comparators CMPI are connected to the output terminal 17.
CMP2の論理積をとった値が現われる。A value resulting from the logical product of CMP2 appears.
尚、上記分割電圧Ve1としては正常な映像信号が入力
された場合のVoclよりも低く設定される。また、V
H2は弱電界等による視覚限界の映像信号が入力された
場合のVoclと同一レベルとなるように設定され、V
Hlはそれよりも多少低く設定される。Note that the divided voltage Ve1 is set lower than Vocl when a normal video signal is input. Also, V
H2 is set to be the same level as Vocl when a visual limit video signal due to a weak electric field etc. is input, and V
Hl is set somewhat lower than that.
一方、上記単安定マルチバイブレータMVの入力端子B
には複合同期信号をトランジスタQllで反転した信号
が抵抗R13及びコンデンサC12によって積分され、
直流電圧Vo c 2に変換されて供給される。通常、
この直流電圧Voc2はH(ハイ)レベルとなっている
ためバイブレータMVは動作可能な状態となっているが
−例えばチューナ及びテレビジョン受像機の空きチャン
ネルのような極性反転した複合同期信号が入力されてい
る場合には、直流電圧Vo c 2がしレベルとなって
トランジスタQ11が動作しないようになっている。On the other hand, input terminal B of the monostable multivibrator MV
A signal obtained by inverting the composite synchronization signal by transistor Qll is integrated by resistor R13 and capacitor C12,
It is converted into a DC voltage Vo c 2 and supplied. usually,
Since this DC voltage Voc2 is at the H (high) level, the vibrator MV is in an operable state; however, if a composite synchronization signal with reversed polarity, such as an empty channel of a tuner or television receiver, is input. In this case, the DC voltage Vo c 2 is at a low level, so that the transistor Q11 does not operate.
次に、上記のように設定された映像信号検出回路の実際
の動作について説明する。Next, the actual operation of the video signal detection circuit set as described above will be explained.
いま、正常な映像信号が入力されているとすると、上記
自流電圧VDC2はHレベルとなっているため、単安定
マルチバイブレータMVは動作状態にある。したがって
、このバイブレータMVの出力端子Qからは入力端子A
に供給される複合同期信号の立上がりに同期した一定の
成形パルスが出力される。このとき、VDclとしては
VolとVelとの間の値となり、出力端子17にはH
レベルの信号が現われる。これによって正常な映像信号
が入力されていることが検出される。Assuming that a normal video signal is being input now, the free current voltage VDC2 is at H level, so the monostable multivibrator MV is in an operating state. Therefore, the output terminal Q of this vibrator MV is connected to the input terminal A.
A constant shaped pulse is output in synchronization with the rise of the composite synchronization signal supplied to the synchronous signal. At this time, VDcl has a value between Vol and Vel, and the output terminal 17 has an H
A level signal appears. This detects that a normal video signal is being input.
また、弱電界における映像信号が入力された場合、その
複合同期信号にはノイズが重畳しているため、バイブレ
ータMVの出力端子Qからのパルス数が増加し、その結
果Voclが高くなる。この傾向は電界強度が小さくな
るほど強くなり、Voclはそれに比例してVH2に近
付いていく。Further, when a video signal in a weak electric field is input, since noise is superimposed on the composite synchronization signal, the number of pulses from the output terminal Q of the vibrator MV increases, and as a result, Vocl becomes high. This tendency becomes stronger as the electric field strength decreases, and Vocl approaches VH2 in proportion to it.
ここで、視覚限界以上の信号が入力されていれば、Vo
clはVH2よりも低いので回路出力はHレベルのまま
であるが、視覚限界以下になってしまうと■Dc1がV
H2よりも高くなってしまうため、その回路出力はLレ
ベルとなる。これによって正常な映像信号が入力されて
いないことが検出される。そして、一旦映像信号が正し
く入力されていないと判断されると、VoclがVol
以下になるような正常に近い映像信号が入力されない限
り、回路出力はHレベルに戻らない。これによって確実
な判定動作を行なうことができる。Here, if a signal exceeding the visual limit is input, Vo
Since cl is lower than VH2, the circuit output remains at H level, but if it becomes below the visual limit, ■ Dc1 becomes V
Since it becomes higher than H2, the circuit output becomes L level. This detects that a normal video signal is not being input. Once it is determined that the video signal is not being input correctly, Vocl is set to Vol.
The circuit output will not return to the H level unless a near-normal video signal that is as follows is input. This makes it possible to perform reliable determination operations.
次に、映像信号が入力されていない場合、バイブレータ
MVの入力端子Bに供給される直流電圧Voc2がHレ
ベルとなっているため、バイブレータMVは動作状態と
なっている。ところが、入力端子Aには複合同期信号が
供給されないので、その出力端子Qからはパルスが出力
されない。したがってVDCIはO■となってVBlよ
り低くなるため、回路出力はLレベルとなる。これによ
って映像信号が入力されていないことが検出される。こ
のとき、多少のノイズがバイブレータMVの入力端子A
に入力されてしまうことも考えられるが、vDclはV
BIよりも高くなることはないので、誤検出するような
ことはない。Next, when no video signal is input, the DC voltage Voc2 supplied to the input terminal B of the vibrator MV is at H level, so the vibrator MV is in an operating state. However, since the composite synchronization signal is not supplied to the input terminal A, no pulse is output from the output terminal Q. Therefore, VDCI becomes O■, which is lower than VBL, and the circuit output becomes L level. This detects that no video signal is being input. At this time, some noise may be generated at the input terminal A of the vibrator MV.
Although it is possible that it is input to VDcl, V
Since it will never be higher than BI, there will be no false positives.
また、チューナ及びテレビジョン受@Rの空きチャンネ
ルにおける音声信号または映像信号が入力される場合に
は、前述のようにバイブレータMVの入力端子Bに供給
される直流電圧Voc2がLレベルとなるためバイブレ
ータMVは動作しない。したがって、バイブレータMV
の出力端子Qからはパルスが出力されない。このため、
Vo c 2は0■となってVBlより低くなり、回路
出力はLレベルとなる。これによって、正常な映像信号
が入力されていないことが検出される。In addition, when an audio signal or a video signal on an empty channel of the tuner and television receiver @R is input, the DC voltage Voc2 supplied to the input terminal B of the vibrator MV becomes L level as described above, so the vibrator MV doesn't work. Therefore, vibrator MV
No pulse is output from output terminal Q of. For this reason,
Vo c 2 becomes 0■, lower than VBl, and the circuit output becomes L level. This detects that a normal video signal is not being input.
したがって、上記のように構成した映像信号検出回路は
、正常な映像信号が入力されていることを正確に検出す
ることが可能であり、特に弱電界やチャーナ及びテレビ
ジョン受像憬の空きチャンネルにおける音声信号及び映
像信号についても誤動作することなく正しく検出するこ
とが可能である。これによって、ビデオテープレコーダ
に用いた場合、サーボの乱れのない記録及び再生が可能
となり、また正常な映像信号が入力または出力されてい
ない場合にはテレビの画面を自動的にミュートすること
も可能となる。Therefore, the video signal detection circuit configured as described above can accurately detect that a normal video signal is being input, and can especially detect weak electric fields, churners, and audio in empty channels of television reception. It is also possible to correctly detect signals and video signals without malfunction. This enables recording and playback without servo disturbance when used in a video tape recorder, and also allows the TV screen to be automatically muted if a normal video signal is not being input or output. becomes.
[発明の効果]
以上詳述したようにこの発明によれば、弱電界やチュー
ナ及びテレビジョン受像機の空きチャンネルにおける音
声信号及び映像信号を得るような場合でも誤検出するこ
とがなく、正常な映像信号が入力されていることを検出
することのできる映像信号検出回路を提供することがで
きる。[Effects of the Invention] As detailed above, according to the present invention, even when audio and video signals are obtained in a weak electric field or in an empty channel of a tuner or television receiver, there is no erroneous detection and normal operation is possible. It is possible to provide a video signal detection circuit that can detect that a video signal is being input.
第1図はこの発明に係る映像信号検出回路の一実施例を
示す回路構成図、第2図は従来の映像信号検出回路の構
成を示す回路図である。
11・・・入力端子、12・・・波形整形回路、13・
・・増幅回路、14・・・並列共振回路、15・・・ス
イッチング回路、16・・・積分回路、17・・・出力
端子、18・・・フィルタ回路、19、20・・・積分
回路、21・・・レベル比較回路、MV・・・単安定マ
ルチバイブレータ、CMPl 、CMP2・・・コンパ
レータ。FIG. 1 is a circuit diagram showing an embodiment of a video signal detection circuit according to the present invention, and FIG. 2 is a circuit diagram showing the configuration of a conventional video signal detection circuit. 11... Input terminal, 12... Waveform shaping circuit, 13.
...Amplification circuit, 14...Parallel resonant circuit, 15...Switching circuit, 16...Integrator circuit, 17...Output terminal, 18...Filter circuit, 19, 20...Integrator circuit, 21... Level comparison circuit, MV... Monostable multivibrator, CMPL, CMP2... Comparator.
Claims (1)
て所定のパルス幅を有するパルス信号を発生する単安定
マルチバイブレータと、前記複合同期信号以外の周波数
信号が入力されるとき前記単安定マルチバイブレータの
動作を停止させる手段と、前記単安定マルチバイブレー
タから出力されるパルス信号を積分して直流電圧に変換
する積分回路と、この積分回路出力と視覚限界映像信号
入力時に対応する基準電圧とをレベル比較する手段とを
具備し、前記レベル比較手段の比較結果に基づいて正し
い映像信号が入力されたか否かを判別するようにしたこ
とを特徴とする映像信号検出回路。A monostable multivibrator which generates a pulse signal having a predetermined pulse width in response to the rising edge of a composite synchronization signal of a video signal; A means for stopping the operation, an integrating circuit that integrates the pulse signal output from the monostable multivibrator and converts it into a DC voltage, and a level comparison between the output of the integrating circuit and a reference voltage corresponding to the input of the visual limit video signal. 1. A video signal detection circuit, comprising means for determining whether or not a correct video signal is input based on the comparison result of the level comparison means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60123588A JPS61281781A (en) | 1985-06-07 | 1985-06-07 | Video signal detecting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60123588A JPS61281781A (en) | 1985-06-07 | 1985-06-07 | Video signal detecting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61281781A true JPS61281781A (en) | 1986-12-12 |
Family
ID=14864305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60123588A Pending JPS61281781A (en) | 1985-06-07 | 1985-06-07 | Video signal detecting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61281781A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259539A (en) * | 1992-03-12 | 1993-10-08 | Mitsubishi Electric Corp | Solid-state laser |
-
1985
- 1985-06-07 JP JP60123588A patent/JPS61281781A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259539A (en) * | 1992-03-12 | 1993-10-08 | Mitsubishi Electric Corp | Solid-state laser |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4622583A (en) | Audience rating measuring system | |
US5191434A (en) | Synchronizing signal restoration circuit | |
US6606410B2 (en) | Method and apparatus for detecting a synchronous signal | |
JPS61281781A (en) | Video signal detecting circuit | |
US6529248B1 (en) | Method and apparatus for improved signal restoration | |
US6275264B1 (en) | Method and apparatus for detecting a synchronous signal | |
US4364091A (en) | Equalizing pulse removal circuit | |
US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
JPH067629Y2 (en) | Sync detection circuit by pulse width | |
US5287170A (en) | Broadcasting signal detecting circuit for SECAM and PAL signal formats | |
US7023489B2 (en) | Method and device for detecting the parity of successive fields of an interlaced video signal | |
JPH04114575A (en) | Deciding circuit for presence or absence of video signal | |
JPS643256Y2 (en) | ||
JPH0441659Y2 (en) | ||
JPS6244757B2 (en) | ||
CA2013532C (en) | Synchronizing signal separating circuit | |
JPS6111517B2 (en) | ||
KR0115245Y1 (en) | Pal/secam mode detecting circuit | |
JPS628620Y2 (en) | ||
JPH0134512B2 (en) | ||
JPH0441660Y2 (en) | ||
JP3019315B2 (en) | AFC lock discrimination circuit | |
JP3239437B2 (en) | Horizontal sync signal detection circuit | |
JPS6358667A (en) | Slicing circuit for digital data | |
JPS5846115B2 (en) | clamp circuit |