JPS6128119A - キ−入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータ等の入力装置であるキー入力装
置の中で特にシリアル伝送方式キーボードに関するもの
である。

従来例の構成とその問題点 近年、パソコンの機器構成は、陰極線管表示装置あるい
はプリンタなどの表示あるいは出力装置は別としてキー
ボード部と演算処理部（以下ＣＰＵ部と呼ぶ）とを一体
にしたスタイルから、キーボード部とＣＰＵ部を分離し
たスタイルへと機能の充実とともに移行しているが、そ
の際、分離の境界をどこにするか、そのインタフェース
方式などの点で以下のような欠点を含んでいた。以下に
その実施例とその欠点を述べるつ 第１図はソフトウェアスキャン方式による通常のキーボ
ードである。

ソフトウェアスキャンとはキースイッチの押下状態を知
るために行列配列されたキーマトリクスを各行ごとにス
キャンし、その時の列に表われる状態により各々コード
を割り尚てるという処理をソフトウェアで実現するキー
スキャンの一方式である。第１図の４はシステムとの接
続である入力出力ポート、８＋−１ニスキヤンする行を
選択し、駆動するデコーダ、１はキーマトリクス、７は
キーマトリクス１の状態を記憶するだめのキーボードバ
ッファーである。

以上のように構成されたキーボードについてその動作を
以下に説明する。キースキャン処理を開始すればまず出
カポ−）４ａより全ビットが論理”Ｏ”の値を出力する
。デコーダ８により第１行が選択され論理”　ｏ　”に
駆動される。この時他の行は全て論理゛１′になってい
る。この時の入力ポート４ｂの状態を第１行の状態とし
てシステム内のキーボードバッファー７の先頭番地（で
格納する全ての行に対して順次各行毎にスキャンし、そ
の状態をその行に対応したバッファーの番地に格納する
。この後の処理は、全格納した状態内容（ビットパター
ン）に応じて対応するキーコードを割り当て、要求のあ
ったプログラムへそのコードを引渡すことによりキー処
理は終了する。この後処理の中ではシフトイン／アウト
、トグルキー（大文字小文字の切替キーのＣＡＰＳ、ひ
らかな／カタカナの切替キーである「カナ」キーなど）
など処理も行なう。

第２図はＭ行８列のキーマトリクスの第ｍ行第ｎ列（以
後（ｍ、ｎ）と略す）のキーが押下された状態を図示し
たものである。第２図すにおいてＫＢとはキーボードバ
ッファーの先頭番地を示すポインタラベルを意味する。

値１１１１＋はキーが押されていない状態、”　ｏ　”
はキー押下の状態を示す。

との゛°Ｏ゛′データの存在する番地及びビ、クト位置
により押下キーを同定し、あらかじめ定義されているコ
ードを割り轟てる。以」二がキースキャンの動作である
。

しかしながら、上記のような構成においてはキーマトリ
クス部分を分離したい要求がある場合、フルキーボード
のようにキー数が多い場合、インタフェースとなる信号
線が多くなり、不都合である。仮にキー数を８０とした
場合マトリクスは８×１０となり信号線は１８本となる
。デコーダ部をキーマトリクス側へ接続したとしても行
列用として１２本、デコーダの電源及びアース用として
２本必要となるので合計１４本となりあ捷り大差はない
。インタフェース信号線が多いということは接続ケーブ
ルが太くなり操作性が悪くなり、又、信頼性も低下する
。

以上のようにソフトウェアスキャン方式のキーボードを
そのｉｔ分離型に移行するのは問題が太きかった。

発明の目的 本発明は、上記問題点を解決するもので、キーボード部
とＣＰＵ部とを分離し、その間を少ない線数（最少線数
はデータ線、アースそしてキーコード符号化装置に供給
する電源線の３本）で接続することによりキーボードか
らの情報をＣＰＵ部へ伝達することを可能にするキー入
力装置を提供することを目的とするものである。

発明の構成 本発明のキー入力装置は、複数個のキーを有するキーボ
ード部と、押下されたキーに対応してキーコードを生成
し直列データ列にて出力するキーコード符号化装置と、
この直列データ列を伝送する手段を有し、かつ、マイク
ロコンピュータなどのＣＰＵとＣＰＵにより制御される
入力ポートと、上記直列データ列を入力し復号しその復
号化されたデータを上記入力ボートへ転送するキーコー
ド復号化装置と、入力ポートへの転送が行なわれた時に
上記ＣＰＵヘデータの割込み要求を発生する割込み処理
装置とのキーコードに従って書き替えられるキーボート
ノく・ンファーとを具備したものであり、とれにより、
キーボード部とＣＰＵ部とを分離し、その間を少ない線
数で接続することによりキーボードからの情報をＣＰＵ
部へ伝達することを可能にするものである。

実施例の説明 以下、本発明の一実施例について、図面を参照しながら
説明する。

第３図は本発明の一実施例におけるキー入力装置のブロ
ック図を示すものである。第３図において、１は複数個
のキースイッチより成るキーマトリクス、２は押下され
たキーに対応してキーコードを生成し直列データ列にて
出力するキーコード符号化装置、３は上記直列データ列
を入力し復号しその復号化されたデータを入力ポート４
に伝達するキーコード復号化装置、５は入力ポート４へ
の転送が行なわれた時、ＣＰＵ６に対して上記データの
読込み要求を発生する割込み処理装置、７は押下された
キーに従って書き替えられるキーボードバッファーであ
る。

ここで、キーコード符号化装置２より出力される直列デ
ータについて説明する。第４図ａは本案の一実施例にお
ける直列データ列のフォーマツトラ示ス。最上位ビット
のブレーク／メイクとはキー押下状態を示すビットで、
キーを押下（メイク）しだ時論理０で、キーを離した（
ブレーク）時論理１という値をとる。続いて、列アドレ
スはキーマトリクスの列の位置を表わし列の数がＮ本で
あれば不等式Ｎ≦（２の８乗）を満たす最小のａをａｍ
ｉｎとすれば列アドレスビット数としてａｍｉｎ個のビ
ット数を用意すればよく、行アドレスについても同様に
行数をＭ、Ｍ≦（２のｂ乗）を満たす最小のｂをす。ｉ
ユとすればす。、ユ個のビット数を必要とするっそして
最下位ビットには伝送中のエラーによる誤動作を防止す
るためエラー検出ビット（Ｐ）を付加している。これは
パリティチェック符号、ＣＲＣ（Ｃｙｃｌ　ｉｃ　Ｒｅ
ｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ　）符号など伝送系の雑
音レベルに応じて決めればよい。

以」二のようなデータを直列に結合することにより直列
データ列フォー・マットを構成できる。

第４図すは第２図のキー押下状態におけるデータフォー
マツｉ・である。同じキーが離されたときは第４図すの
フォーマットにおいて最上位ビットが１となる以外は他
のピントは同一である。

以上のように構成された本実施例のキー入力装置につい
て以下その動作を説明する。

キーコード符号化装置２は常時あるいはキー押下後にキ
ーマトリクス１をスキャンし、メイク（○）かブレーク
（１）かの状態と、そしてその状態変化の行なわれたキ
ーの位置を示す行アドレス及び列アドレス情報を得た後
、以上の情報を保護するためのエラー検出符号を付加し
て転送データを構成し直列にて出力する。一方、キーコ
ード復号化装置３では上記の様にして転送された直列デ
ータ列を直並列変換し、エラー検出の結果が問題なけれ
ばこのエラー検出符号は捨て、残るデータをストローブ
信号に同期させ入力ポート４に伝達する。入カポ〜ｌ−
４ではこのデータをラッチするとともに割込み処理装置
５にその旨を知らせＣＰＵ６への割込み要求を促がす。

これらの動作の流れを第５図のフローチャートに基づい
て説明する。第６図αはＣＰＵ６が割込み要求を受けつ
けた時の処理を示すフローチャートである。割込み処理
が開始されると、処理途中に再び割込みがかからない様
割込みを禁止する。

続いて、割込み要求のあった入力ポート４よりデータを
読み込む。今、仮に押下キーが第２図ａの如く第ｍ行ｎ
列であれば入力ポート４より読み込まれるデータは第４
図すにおいてエラー検出ビットであるＰｍｎを除く残り
の複数のビットである。

この複数のピッ１が７ステムバスのサイズより大きい場
合は複数回に別けて入力ポート４より読み込む必要があ
る。こうして読み適寸れたデータはその行および列アド
レス（ｍ、ｎ）値によりキーボードバッファー７中の対
応するビットのアドレスを算出するために利用される。

キーマトリクス１の列サイズを８とすれば対応ビットの
アドレスはキーバッファー７の先頭ビットにより数えて
第（８ｍ＋ｎ）ビット目である。そしてデータの最上位
ビットのブレーク／メイクビット値の“○″（押下）を
そのまま（８ｍ＋ｎ）ビット目に書き込む。以上にてキ
ーボードバッファー７０更新は終了した。

この後の処理はキーコードの発生である。上記にて更新
されたキーボードバッファー７の状態を検査しそのビッ
トパターンの内容によりＡＳＣＩＩコードとかＪＩＳコ
ードなどのキーコードを割り当てコードバッファーへ格
納スる。コードバッファーはいわゆる先入れ先出しメモ
リであり、最も先入れされたコードの格納アドレスを示
すレジスタをポインタレジスタと本案では銘名Ｊ−る。

このポインタレジスタはその内容によりキーコードが格
納されたか、否かがわかるため、コードバッファーの格
納状態の管理用も兼ねている。

以上の処理が終われば最後に割込み禁止を解してメイン
ルーチン復帰する。

一方、メインルーチンの処理を説明する。第６図すがメ
インルーチンの処理フローチャートである。丑ず電源オ
ンにてスタートすれば割込み禁止してキーボードバッフ
ァー７及びポインタレジスタの初期化を行なう。論理１
がキーが押下されていない状態を示すので、ここではキ
ーボードバッファーの内容を全て１″にする。この初期
化を行なった後、割込みを許可し、実際のメイン処理に
移る。この後、キー入力が起これば前述の割込み処理が
実行される。

メイン処理の中にてキー入力処理に出会うと次の様な処
理が行なわれる。

キー入力の有無をチェックするため、前述のポインタレ
ジスタの内容を検査する。もし初期化の時と同じ内容で
あればその結果をフラグなどに反映して直ちにリターン
する。そうでなければキー入力が発生したのであるから
ポインタレジスタの示すアドレスの内容、つまりキーコ
ードを得てその旨をフラグに反映してリターンする。

続くメイン処理では上記フラグを検査し、キー入力なけ
ればなにもせず次の処理へ、キー入力があればそのキー
コードに対応した処理へ分岐する。

キー入力処理の中でキーコードを得た場合は、ポインタ
レジスタの値を１コ一ド分げけ戻し、次に記憶されてい
るコードを指す様にする。

ここで注意すべきはポインタレジスタの値を変更する際
には割込みを禁止しておかなければならないということ
である。そうでなければ通常のＣＰＵでは単一のインス
トラクションだけでポインタレジスタ（通常ワークＲＡ
Ｍ上に設定されている）を変更することは出来ないので
（ワークＲＡＭよりＣＰＵアキュムレータにロードし、
演算し、そして再びワークＲＡＭへ戻すというように少
々くとも３インストラクシヨンは必要である）複数のイ
ンストラクシジン実行途中に万一割込みが発生したら、
・その中でも前記ポインタレジスタをアクセスするので
その結果が無視されてしまうという現象が発生する。こ
の読取りミスを避けるため、前記の割込み禁止が必要と
なるわけである。

発明の効果 以上の説明から明らかなように、本発明によれば、送信
側にキーボード部より押下されたキーに対応してキーコ
ードを生成し直列データ列にて出力するキーコード符号
化装置を備え、一方、受信側には上記直列データ列を入
力復号するキーコード復号化装置を備え、その間を直列
伝送路で接続するという構成をしているので、キーボー
ド部とＣＰＵ本体部とを分離でき、両者の接続は、本数
の少ないケーブルで実現できるので操作性の向上という
効果が得られる。更に、キーボード部にバッテリーなど
の電源供給源を内蔵すればキーボード部とＣＰＵ本体部
との間は光や超音波などの無線系でもインタフェース可
能であり、これにより更に操作性を増すことができる。

【図面の簡単な説明】

第１図は従来のキー入力装置のブロック図、第２図ａ、
ｂはキーマトリクス配置図及びキーボードバッファーの
状態図、第３図は本発明の一実施例におけるキー入力装
置のブロック図、第４図ａ。 ｂは本発明の一実施例におけるキー入力装置に用いられ
る直列データ列のフォーマット図、第５図ａ、ｂはキー
割込み処理のフローチャート及びメイン処理のフローチ
ャートである。 １・・・　・キーマトリクス、２・旧・キーコード符号
化装置、３・・・・・・キーコード復号化装置、４・・
・・・・入力ポート、５・・・・・・割込み処理装置、
６・・・・・ＣＰＵ。 ７・・・・・・キーボードバッファー。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 （Ｃ１） 第３図 第４図 第５図 第５図

Claims (1)

【特許請求の範囲】
1. 複数個のキーを有するキーボード部と、押下されたキー
   に対応してキーコードを生成し直列データ列にて出力す
   るキーコード符号化装置と、上記直列データ列を伝送す
   る手段を有し、かつマイクロコンピュータなどの中央処
   理装置と、上記中央処理装置により制御される入力ポー
   トと、上記直列データ列を入力し復号しその復号化され
   たデータを上記入力ポートへ転送するキーコード復号化
   装置と、入力ポートへの転送が行われた時上記中央処理
   装置へ上記データの読込み要求を発生する割込み処理装
   置と、上記のキーコードに従って書き替えられるキーボ
   ードバッファーとを具備したキー入力装置。