JPS61278181A - Formation of josephson element - Google Patents

Abstract

PURPOSE:To form a minute Josephson element with high accuracy in size by forming a minute opening on an insulating film and removing the part of corresponding area to said minute opening while leaving the wide area with regard to the patterning of a photoresist. CONSTITUTION:A lower electrode forming superconductive layer 21 is formed on an Si substrate 11 and immediately it is covered with a protective film 22 for which MgO is preferable to be selected in this case. When an SiO2 film 23 is formed and patterned, an opening 24 regulating a lateral size of the Josephson element is formed. In order to expose the surface part of the Nb layer 21 at the bottom of the opening 24 on the insulating layer 23, the protective layer 22 is removed by using the remaining part of the insulating layer 23 as a mask. As a result, the surface of the Nb layer 21 is exposed at the bottom of opening 24 as a lower electrode surface 25 and at the same time, the protective layer of the part uncoated with the insulating film 23 is removed. On the whole surface, a tunnel barrier forming material layer 26 is formed and subsequently, for example, a Nb layer 29 is formed. Then, the part in contact with the tunnel barrier 27 in the opening 24 becomes an upper electrode 30 of Josephson element.

Description

【発明の詳細な説明】 〈産業上の利用分野） 本発明は、ジョゼフソン素子の作成方法に関し、特に、
良好なトンネル障壁を保証しながら極めて微細な平面寸
法のジョゼフソン素子を得るにも、その作成工程中にお
けるバターニング精度を向上することができ、かつ、作
成されるジョゼフソン素子構造体のエツジ部分の損傷等
を生じないようにできる作成方法に関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a method for producing a Josephson element, and in particular,
In order to obtain a Josephson element with extremely fine planar dimensions while ensuring a good tunnel barrier, it is possible to improve the patterning accuracy during the manufacturing process, and to improve the edge portion of the Josephson element structure to be created. This relates to a production method that can prevent damage to the product.

〈従来の技術〉 ジョゼフソン素子は、周知のように、一般にシリコンＳ
ｉで代表される適当な基板の上に、下部電極（ベース・
エレクトロ−１’）、トンネル障壁、上部電極（カウン
タ・エレクトロード）を順に積層して構成されるが、こ
うしたジョゼフソン素子に関する既存の各種作成方法の
中にあっても、比較的微細な寸法条件下でも原理的に相
当良好なトンネル障壁を得ることのできるジョゼフソン
素子作成方法として、本出願人が先に特願昭５７−８０
５７０号にて開示した、いわば切り出し法がある。<Prior art> As is well known, Josephson elements are generally made of silicon S.
A lower electrode (base electrode) is placed on a suitable substrate represented by i.
Electrode 1'), tunnel barrier, and upper electrode (counter electrode) are laminated in order, but even among the various existing manufacturing methods for Josephson elements, relatively fine dimensional conditions are required. The present applicant previously filed a patent application in 1983-1980 as a method for producing a Josephson element that can, in principle, provide a fairly good tunnel barrier even under
There is a so-called cutting method disclosed in No. 570.

この方法は、昨今、特にニオブ系材料において重用され
ていて、その詳細は当該特許出願に係る特開昭５７−１
７８９８２号公報中に詳しいが、ここで第２図に即し、
簡単に説明する。This method has recently been used particularly for niobium-based materials, and its details are disclosed in Japanese Patent Application Laid-Open No. 57-111 (Patent Application No. 57-1).
Details are given in Publication No. 78982, but here, based on Figure 2,
Explain briefly.

まず第２図（Ａ）に示されるように、シリコン基板１１
の大域的面積部分、一般に全面の上に、鉛合金系とかニ
オブ系等、適当な超電導材質の面状下部電極層１２を形
成する。但し、既述のように、昨今では、この層１２の
材料に、鉛系材料に比べ、より信頼性の高いニオブ系材
料、すなわちニオブＮｂとか窒化ニオブＮｂＮが使われ
る傾向にある。First, as shown in FIG. 2(A), a silicon substrate 11
A planar lower electrode layer 12 made of a suitable superconducting material such as lead alloy or niobium is formed over a large area, generally the entire surface. However, as mentioned above, in recent years, there has been a tendency to use niobium-based materials, such as niobium Nb and niobium nitride NbN, which are more reliable than lead-based materials, for the material of this layer 12.

次いでこの面状下部電極層１２の上に、連続して面状ト
ンネル障壁層１３、面状上部電極層１４を順に形成し、
第２図（Ｂ）に示されるように、一つの大きなジョゼフ
ソン接合ともみなせる構成体１５を作る。Next, on this planar lower electrode layer 12, a planar tunnel barrier layer 13 and a planar upper electrode layer 14 are sequentially formed,
As shown in FIG. 2(B), a construct 15 that can be regarded as one large Josephson junction is created.

この際、最初に面状下部電極層１２の作成のために使用
した装置１例えば真空蒸着装置とか高周波スパッタリン
グ装置は、当該各層の形成時においても同様に使用する
ようにし、もって上記第２図（Ｂ）までの工程を一連の
連続工程とする。At this time, the device 1, such as a vacuum evaporation device or a high-frequency sputtering device, which was first used to create the planar lower electrode layer 12, is used in the same way when forming each layer, so that the device shown in FIG. The steps up to B) are a series of continuous steps.

従って、ち該構成体１５の内部のトンネル障壁層１３は
、製作過程での汚染等の問題にさらされる余地がなく、
極めて均一で良好なものとなる。Therefore, the tunnel barrier layer 13 inside the structure 15 is not exposed to problems such as contamination during the manufacturing process.
It becomes extremely uniform and good.

この従来法では、このようにして、トンネル障壁層１３
の完全さを確保した上で、第２図ＣＢ）に示される当該
構成体１５から、個々の微小なジョゼフソン素子を切り
出すように図る。もっとも、切り出しとは言っても、物
理的な切断加工ではなく、フォト・リングラフィ、特に
ドライ・エツチングによる。In this conventional method, the tunnel barrier layer 13
After ensuring the integrity of the structure, individual minute Josephson elements are cut out from the structure 15 shown in FIG. 2 CB). However, even though it is cut out, it is not a physical cutting process, but rather photolithography, especially dry etching.

すなわち、面状上部電極層１４の全面上に適当なフォト
・レジスト１Ｂを塗布した後、完成した後の各ジョゼフ
ソン素子の下部電極に要する面積部分に相当する寸法計
のレジスト部分ＩＢを残すように、所定パターンに従っ
て当該フォト・レジストを露光し、現像処理する。That is, after applying a suitable photoresist 1B on the entire surface of the planar upper electrode layer 14, a resist portion IB of the dimension meter is left which corresponds to the area required for the lower electrode of each Josephson element after completion. Then, the photoresist is exposed and developed according to a predetermined pattern.

その結果を示す第２図（Ｃ）中にあっては、この寸法計
の残存レジスト部ＩＢは一個所にしか示されていないが
、一般に基板１１の上には多数個のジ。In FIG. 2(C) showing the results, the remaining resist portion IB of this dimension meter is shown in only one place, but generally there are many resist portions on the substrate 11.

ゼフソン素子が集積されるので、当該残存レジスト部Ｉ
Ｂも、これら多数のジョゼフソン素子群に予定の平面配
置パターンに従って複数個所に残されたものとなる。Since the Zefson element is integrated, the remaining resist portion I
B is also left at a plurality of locations in accordance with the planned planar arrangement pattern of the large number of Josephson element groups.

こうした後、弗化炭素ガスＣＦ４等を用いたりアクティ
ブ・イオン・エツチング（ドライ・ニー２チング）によ
り、面状の上部、下部電極層、及びトンネル障壁層の不
要部分が取除かれ、第２図（［１）に示される構造が得
られる。After this, unnecessary parts of the planar upper and lower electrode layers and the tunnel barrier layer are removed by using fluorocarbon gas CF4 etc. or by active ion etching (dry kneeling). The structure shown in ([1) is obtained.

この時点で残った各層の残余部分１２’、　１３’、　
１４’の中、下部電極のそれ１２’は、最終的に作成す
べき素子に必要な下部電極に面積的にそのまま相当する
寸法Ｗｔの部分となる。The remaining portions of each layer remaining at this point 12', 13',
Among the lower electrodes 14', the lower electrode 12' is a portion having a dimension Wt that corresponds in area to the lower electrode necessary for the element to be finally produced.

しかし、上部電極の残余部分ｔｔ’及び対応するトンネ
ル障壁層１３の残余部分１３′は、一般にさらに微小面
積化される。However, the remaining portion tt' of the upper electrode and the corresponding remaining portion 13' of the tunnel barrier layer 13 are generally made smaller in area.

その場合には、前工程の残存レジスト部１８を除去し、
新たに塗布したレジストに対してパターニング処理し、
第２図（Ｅ）に示されるように、上部電極に必要な微小
寸法１ｌ１２のレジスト部１７を残した後、鳥該上部電
極層残余部分１４’　とトンネル障壁層残余部分１３′
のさらに不要な面積部分を除去して第２図（Ｆ）に示さ
れる構造を得、最後に残存レジスト部１７を除去して、
第２図（Ｇ）に示されるように所定の微小寸法ｗ２のト
ンネル障壁１３“と、同じく所定の微小寸法ｗ２の上部
電極１４“とが所定寸法１１１の下部電極！２′上に載
った所要構造のジョゼフソン素子１８を得る。In that case, remove the remaining resist portion 18 from the previous step,
Patterning is performed on the newly applied resist,
As shown in FIG. 2(E), after leaving a resist portion 17 with minute dimensions 1l12 necessary for the upper electrode, the remaining portion 14' of the upper electrode layer and the remaining portion 13' of the tunnel barrier layer are removed.
Further, the unnecessary area portion is removed to obtain the structure shown in FIG. 2(F), and finally the remaining resist portion 17 is removed.
As shown in FIG. 2(G), a tunnel barrier 13'' having a predetermined minute dimension w2, an upper electrode 14'' having a predetermined minute dimension w2, and a lower electrode having a predetermined dimension 111! A Josephson element 18 of the required structure placed on 2' is obtained.

こうした場合、一般に、上記の微小寸法貿２は、数障か
ら大きくても十数間程度と、極めて小さく選ばれる。こ
の種超電導回路の集積度に大きく彩管するからである。In such a case, the above-mentioned minute dimension difference 2 is generally selected to be extremely small, ranging from a few to a dozen or so at most. This is because it greatly depends on the degree of integration of this type of superconducting circuit.

なお、上記工程以降は１図示していないが、ジョゼフソ
ン素子１８に対し、これを保護する絶縁膜や、上部電極
！４“に対する配線層等が別途適当な追加工程により形
成される。Although not shown in the figure after the above steps, an insulating film to protect the Josephson element 18 and an upper electrode are added to the Josephson element 18. A wiring layer and the like for 4" are separately formed by an appropriate additional process.

（発明が解決しようとする問題点） 第２図に示されたような従来のジ、ゼフソン素子作成方
法は、既述のように１個別的に極めて微小な各ジョゼフ
ソン素子！８を所定パターンに従うて切り出す前の大１
きなジョゼフソン接合構成体１５の段階では、確かに、
良好で均一な面状トンネル障壁層１３を保証することが
できる。(Problems to be Solved by the Invention) In the conventional method for producing a Josephson element as shown in FIG. 2, each Josephson element is individually extremely small! 1 before cutting out 8 according to a predetermined pattern
At the stage of Kina Josephson junction construct 15, it is true that
A good and uniform planar tunnel barrier layer 13 can be guaranteed.

しかし一方、製作工程上、取らなければならない手段に
起因する欠点もまた、有している。However, on the other hand, it also has drawbacks due to the measures that must be taken in the manufacturing process.

まず第一に、各ジョゼフソン素子の面積を規定するため
の、すなわち第２図においての寸法ｗ２を規定するため
のパターニング精度が良好に取れないということがある
。First of all, the patterning accuracy for defining the area of each Josephson element, that is, for defining the dimension w2 in FIG. 2, cannot be achieved well.

先に述べたように、この寸法曽２は、数障から大きくて
も数十間程度である。ということは、基板の略Ｃ全面に
形成されたフォト・レジスト層から、まずもってこうし
た極く微細な寸法の残存レジスト部１７を予成形しなけ
ればならないことを意味する。As mentioned above, this dimension Z 2 is from several degrees to several tens of degrees at most. This means that the remaining resist portion 17 having extremely minute dimensions must first be preformed from the photoresist layer formed on substantially the entire surface C of the substrate.

これは極めて至難である。残すべき寸法ｗ２に比し、除
去すべき部分の寸法は時として数万倍から数十万倍にも
及ぶオーダになる。従って、そのパターニング自体が難
しいばかりでなく、特にパターニングのためのフォト・
マスクの当該パターン部分周辺からの光の回り込みが無
視し得なくなり、パターニング精度劣化の致命的な要因
となる。This is extremely difficult. Compared to the dimension w2 to be left, the dimension of the portion to be removed is sometimes on the order of tens of thousands to hundreds of thousands of times. Therefore, not only is the patterning itself difficult, but also the photo
The wraparound of light from the periphery of the patterned portion of the mask cannot be ignored and becomes a fatal factor in deterioration of patterning accuracy.

第二に、そのように大変な作業を経て所期寸法Ｗ２に極
力近い寸法の残存レジスト１７を得ることに成功したと
しても、その後に引き続くドライ・エツチング工程にお
いて１作成されるべきジョゼフソン素子１８の側部、例
えば上部電極１４“やトンネル障壁１３“の側面を物理
的に損傷することがあった。Second, even if it is possible to successfully obtain the remaining resist 17 with dimensions as close as possible to the desired dimensions W2 through such a difficult process, the Josephson element 18 to be created in the subsequent dry etching process is For example, the sides of the upper electrode 14'' and the tunnel barrier 13'' may be physically damaged.

そして最後に、これはかなりこの切り出し法に関する木
質的な欠点ともなるが、一つの大きなジョゼフソン素子
とみなせる構造体１５を形成したときに、その内部に物
理的な応力、すなわち機械的なストレスが蓄積されると
いう問題がある。ひどい場合には基板に反りを生ずるこ
ともある。Finally, although this is a considerable disadvantage of this cutting method, when the structure 15 that can be regarded as one large Josephson element is formed, physical stress, that is, mechanical stress is generated inside the structure. There is a problem with accumulation. In severe cases, the substrate may warp.

このように、各層内、特にトンネル障壁を担う下部電極
層に、こうした応力が蓄積されていると、この構造体１
５から、フォト・リングラフィを適用して個々のジョゼ
フソン素子を切り出す際には、先に述べたように、基板
面積に比して当該側々のジョゼフソン素子の面積が極め
て微小であるため、当然、基板の実質的に殆どの面積部
分に対して各層をエツチングするようになるので、当該
エツチングにより残される素子両側が物理的に削られて
いくに伴い、エネルギとして一気に開放される内部応力
は相当に大きなものとなり、その歪がトンネル障壁層に
重大な物理的、電気的影響を及ぼすことがあり得る。If such stress is accumulated in each layer, especially in the lower electrode layer that serves as a tunnel barrier, this structure 1
5, when applying photo-phosphorography to cut out individual Josephson elements, as mentioned earlier, the area of the Josephson elements on each side is extremely small compared to the substrate area. Naturally, since each layer is etched over substantially most of the area of the substrate, as both sides of the element left behind by the etching are physically removed, internal stress is released all at once as energy. can be quite large, and the strain can have serious physical and electrical effects on the tunnel barrier layer.

現に、この手法によって作成されたジ、ゼフソン素子の
中には、本来、良好なはずのトンネル障壁に、何等かの
障害が生じたとしか思えないような特性を示すものが現
れた。In fact, some of the Zefson devices fabricated using this method exhibited characteristics that made it seem as if some kind of failure had occurred in the tunnel barrier, which should have been originally good.

本発明はこうした点に鑑みて成されたもので、作成工程
中にあって良好なパターニング精度を保ちながらも極め
て微細なジョゼフソン素子を得ることができ、しかもエ
ツジ損傷等の物理的障害を与えるおそれもなく、トンネ
ル障壁の特性も良好に取り得る新規な作成方法を提供せ
んとするものである。The present invention has been made in view of these points, and it is possible to obtain extremely fine Josephson elements while maintaining good patterning accuracy during the manufacturing process, while avoiding physical obstacles such as edge damage. The purpose of this invention is to provide a new method for producing a tunnel barrier that can have good properties without any fear.

く問題点を解決するための手段〉 上記目的を達成するため１本発明者は、まずもって種々
の観点から、上記切り出し法によった場合の欠点に基づ
き、逆に、微小ジョゼフソン素子の作成に必要とされる
条件を導出する所から研究を始めた。Means for Solving the Problems> In order to achieve the above object, the present inventors first of all considered the drawbacks of the cutting method described above from various viewpoints, and on the contrary, created a miniature Josephson element. The research began by deriving the conditions necessary for this.

その結果、得られた条件は次のようなものである。As a result, the conditions obtained are as follows.

０作成工程中で必要とされるフォト・レジストのパター
ニングに関しては、僅かな部分を残して殆どの部分を除
去するような処理は避け、逆に殆どの部分を残して僅か
な部分を除去するような工程を導入できるようにする。Regarding the patterning of the photoresist that is required in the 0-creation process, avoid processes that remove most of the part while leaving a small part; This will enable the introduction of new processes.

というのも。Because.

簡単に言えば、大域的な面積部分の中にあって小さな開
口を開ける処理は、既存の技術水準をしてもかなりな高
精度でなすことができるからである。Simply put, the process of opening a small aperture within a large area can be performed with considerably high precision even with existing technology.

■トンネル障壁やその上に形成される上部電極をドライ
・エツチング等の研削手法により削るような工程は避け
る。■Avoid processes that remove the tunnel barrier or the upper electrode formed thereon by grinding methods such as dry etching.

■同様に、大きな面積部分を占める一連のトンネル障壁
形成用の層部材から個々の素子に必要な寸法のトンネル
障壁を切り出すような手法は。②Similarly, there is a method of cutting out tunnel barriers of the dimensions required for individual devices from a series of layer materials for forming tunnel barriers that occupy a large area.

内部応力蓄積という問題を生ずるので避けるようにする
。This should be avoided as it may cause the problem of internal stress accumulation.

■もちろん、上記切り出し法の開示以前の手法に見られ
たように、トンネル障壁や上部電極を最終的にリフト・
オフで形成するような手法は厳に採用しないようにする
。トンネル障壁の特性を著しく損うからである。■Of course, as seen in the techniques before the disclosure of the above-mentioned cutting method, the tunnel barrier and upper electrode are ultimately lifted and
Strictly avoid using methods that involve forming off-line. This is because the characteristics of the tunnel barrier are significantly impaired.

上記諸条件の全てを満たす手法として、本発明は次のよ
うなジョゼフソン素子作成方法を提供する。As a method that satisfies all of the above conditions, the present invention provides the following Josephson element manufacturing method.

下部電極形成用の超電導層の上に絶縁膜を形成する工程
と； 該絶縁膜に対し１作成すべきジョゼフソン素子に要求さ
れる寸法に応じた微小開口を開け、該開口を介して上記
下部電極形成用超電導層の表面の一部を露呈させる工程
と： 上記絶縁膜の上からトンネル障壁形成用材料を付着させ
、上記開口内にあって上記露呈した下部電極形成用超電
導層の表面部分上にトンネル障壁を形成する工程と； 該トンネル障壁形成工程に引き続いて上記トンネル障壁
形成用材料層の上から上部電極形成用超電導層を付着さ
せ、上記開口を介して上記トンネル障壁の上に上部電極
を形成する工程と；から成ることを特徴とするジョゼフ
ソン素子の作成方法。A step of forming an insulating film on the superconducting layer for forming the lower electrode; forming a minute opening in the insulating film according to the dimensions required for the Josephson element to be formed, and passing the lower part through the opening; A step of exposing a part of the surface of the superconducting layer for forming an electrode: Depositing a material for forming a tunnel barrier from above the insulating film, and depositing a material for forming a tunnel barrier on the exposed surface part of the superconducting layer for forming a lower electrode in the opening. forming a tunnel barrier; following the tunnel barrier forming step, depositing a superconducting layer for forming an upper electrode from above the material layer for forming a tunnel barrier, and forming an upper electrode on the tunnel barrier through the opening; A method for producing a Josephson element, comprising: a step of forming;

〈作　用〉 上記本発明の要旨構成によれば、まず第一に、ジョゼフ
ソン素子の微小寸法の規定に直接に関与する部分は、絶
縁膜に開けられた微小開口であり、従って、当該微小寸
法確定のために必要とされるフォト・レジストのパター
ニングに関しては、大きな面積部分を残し小さな開口相
当の面積部分を除去する処理となる。そのため、既存の
技術水準をしても高精度のバターニングが可能となる。<Function> According to the above-described gist of the present invention, first of all, the part directly involved in defining the minute dimensions of the Josephson element is the minute opening made in the insulating film, and therefore, the part directly involved in defining the minute dimensions of the Josephson element is Regarding the patterning of the photoresist required for determining the dimensions, the process involves leaving a large area area and removing an area area corresponding to a small opening. Therefore, high-precision patterning is possible even with existing technical standards.

また、開口の底に露呈した下部電極に対して、トンネル
障壁、上部電極が一連の工程で付着的に作成されること
から、汚染要因の入る余地がなく、トンネル障壁の均質
性や精度を良好に保つことができる。In addition, since the tunnel barrier and the upper electrode are adhesively created in a series of steps to the lower electrode exposed at the bottom of the opening, there is no room for contamination factors, and the homogeneity and precision of the tunnel barrier are improved. can be kept.

同様に、トンネル障壁と上部電極とは、同じ開口を画す
る絶縁膜をマスクとして形成されるので、いわゆるセル
フ・アライン（自己整合）となり、寸法精度の向上に寄
与する。Similarly, since the tunnel barrier and the upper electrode are formed using an insulating film that defines the same opening as a mask, they are self-aligned, contributing to improved dimensional accuracy.

もちろん、トンネル障壁も上部電極も、共にそもそも微
小領域として形成され、また、その側部が削られること
もないので、原理的に、応力蓄積や開放という問題を生
ずることがない。Of course, both the tunnel barrier and the upper electrode are formed as minute regions in the first place, and their sides are not cut away, so in principle there is no problem of stress accumulation or release.

〈実　施　例〉 第１図には本発明に沿ったジョゼフソン素子の作成方法
の望ましい一実施例が示されている。この実施例では、
下部電極、上部電極の材料にそれぞれニオブＮｂを、ト
ンネル障壁に酸化アルミニウムＡｌ２Ｏ３を選ぶものと
する。<Embodiment> FIG. 1 shows a preferred embodiment of a method for manufacturing a Josephson element according to the present invention. In this example,
It is assumed that niobium Nb is selected as the material of the lower electrode and the upper electrode, and aluminum oxide Al2O3 is selected as the material of the tunnel barrier.

また、一般には、基板の上にグランド・プレーンが形成
された後、その上にジョゼフソン素子が作成されること
が多いが、ここにおける実施例では、簡単のため、この
グランド・ブレーンは省いて置く。Additionally, in general, after a ground plane is formed on the substrate, a Josephson element is often created on top of it, but in this example, this ground plane is omitted for simplicity. put.

本発明のジョゼフソン素子作成方法においては、まず第
１図（Ａ）に示されるように、シリコン基板１１の略ぜ
全面に、将来、作成すべきジョゼフソン素子の下部電極
を形成するための下部電極形成用ａｉｆ導層２１が公知
既存のスパッタリング装置とか蒸着装置で形成される。In the Josephson device manufacturing method of the present invention, first, as shown in FIG. The electrode-forming AIF conductive layer 21 is formed using a known and existing sputtering device or vapor deposition device.

この超電導Ｍ２１が、上記約束の通り、ニオブＮｂであ
る場合には、化学的に十分、不活性な窒化ニオブＮｂＮ
と異なり、極めて活性が高く、酸化され易いので、当該
層２１を形成したなら、直ちに保護層２２で覆う必要が
ある。If this superconducting M21 is made of niobium Nb as promised above, the chemically inactive niobium nitride NbN
However, since it is extremely active and easily oxidized, it is necessary to cover it with a protective layer 22 immediately after forming the layer 21.

この場合、保護層２２として、電気的な絶縁材料を選ぶ
こともできるが、望ましくは、次の理由により、酸化ア
ルミニウムＡｌ２Ｏ３とか、本発明者が別途開示する酸
化マグネシウムＭｇＯを選ぶのが良い。In this case, an electrically insulating material may be selected as the protective layer 22, but it is preferable to select aluminum oxide Al2O3 or magnesium oxide MgO, which is disclosed separately by the present inventor, for the following reasons.

すなわち、高周波プラズマ放電型スパッタリング装置内
におけるチャンバ内圧が、例えば一般に１００ｍＴｏｒ
ｒ以上の相対的高圧側では、この酸化マグネシウムＭｇ
Ｏや酸化アルミニウムＡｌ２Ｏ３の弗化炭素系ガスに対
するエツチング・レートは、ニオブＮｂのそれに比し、
数百性の一以下となる。That is, the chamber internal pressure in the high frequency plasma discharge sputtering apparatus is generally 100 mTorr, for example.
On the relatively high pressure side of r or more, this magnesium oxide Mg
The etching rate of O and aluminum oxide Al2O3 against fluorocarbon gas is compared to that of niobium Nb.
Less than one in several hundred.

具体的な数値例を挙げてみると、高周波電源周波数１３
．５８ＭＨｚの高周波プラズマ放電装置を用い、出力０
．１Ｗ／ｃｍ２．装置内圧２０ＱｍＴｏｒｒｃｒ）下、
導入したＣＦ４ガスによりドライ・エツチングを試みた
場合、Ｎｂのエツチング・レートは約３００λ／■ｉｎ
にも及ぶが、例えば酸化マグネシウムＭｇＯのエツチン
グ・レートは、せいぜい、　１〜２λ／１！１程度にし
かならない。To give a specific numerical example, the high frequency power supply frequency is 13
．． Using a 58MHz high frequency plasma discharge device, the output is 0.
．． 1W/cm2. Under device internal pressure 20QmTorrcr),
When dry etching was attempted using introduced CF4 gas, the Nb etching rate was approximately 300λ/in.
However, for example, the etching rate of magnesium oxide MgO is only about 1 to 2λ/1!1 at most.

従って、こうしたＡｌ２Ｏ３層やＭｇＯ層を挟んで置け
ば、上層のエツチング加工の影響を下層に及ぼさないよ
うにすることができる。つまり５これらはエツチング・
ストッパとして機能し得る。Therefore, by sandwiching such an Al2O3 layer or MgO layer, it is possible to prevent the etching process of the upper layer from affecting the lower layer. In other words, 5 these are etching
It can function as a stopper.

逆に、装置内圧を例えば１００重Ｔｏｒｒ以下の相対的
低圧側にすると、これらＡｌ２Ｏ３やＭｇＯ層のエツチ
ング・レートは大きく向上する。２０層Ｔｏｒｒ程度に
まで下げると、他の条件はｔ記条件と同じにしても、そ
のエツチング・レートは数＋Ａ／ｓｉｎ程度にまで容易
に上がる。従って、こうしたＡｌ２Ｏ３層やＭｇＯ層自
体を微細加工することもまた、容易である。On the other hand, if the internal pressure of the device is set to a relatively low pressure side of, for example, 100 Torr or less, the etching rate of these Al2O3 and MgO layers is greatly improved. When the etching rate is lowered to about 20 layers Torr, the etching rate easily increases to about several + A/sin even if other conditions are the same as those described in t. Therefore, it is also easy to microfabricate the Al2O3 layer or MgO layer itself.

これが保護層２２として酸化アルミニウムＡｌ２Ｏ３や
酸化マグネシウムＭｇＯを用いることの有利な理由であ
るが、従って２第１図（Ａ）に示される状態から、所定
のパターンに即し、保護層ともどもニオブ層２１をエッ
チする工程は、当初、相対的低圧側で保護層２２をスパ
ッタ・エッチした後、装置内圧を相対的高圧側に上げて
ニオブ層２１をエッチする工程となる。が、いづれにし
ても、′それは連続工程で良いので、大して面倒ではな
い。This is an advantageous reason for using aluminum oxide Al2O3 or magnesium oxide MgO as the protective layer 22. Therefore, from the state shown in FIG. The step of etching is a step in which the protective layer 22 is sputter-etched at a relatively low pressure, and then the niobium layer 21 is etched by raising the internal pressure of the device to a relatively high pressure. However, in any case, since it is a continuous process, it is not very troublesome.

このようにして、第１図（Ｂ）に示さｈるように、パタ
ーン化されたニオブ層２１が得られたならば、その上に
、第１図（Ｃ）に示されるように、絶縁層、例えば５ｉ
Ｏｚ膜２３を形成する。In this way, if the patterned niobium layer 21 is obtained as shown in FIG. 1(B), an insulating layer is formed on it as shown in FIG. 1(C). , for example 5i
An Oz film 23 is formed.

次いでこの絶縁層２３にバターニング処理を施すが、こ
の際、第１図（Ｄ）に示されるように、作成すべきジョ
ゼフソン素子の横寸法を規定する開口２４が形成される
ようにする。Next, this insulating layer 23 is subjected to a patterning process, and at this time, as shown in FIG. 1(D), an opening 24 is formed which defines the lateral dimension of the Josephson element to be formed.

得るべきジョゼフソン素子に予定の横寸法は、既に述べ
てきたように、数ｐから十数層と、極めて微小で良いの
で、ないし微小な方が好ましいことが多いので、この絶
縁層に開ける開口も、一般にそうした程度の極めて微小
なものとなる。As mentioned above, the planned lateral dimensions of the Josephson element to be obtained can be extremely small, ranging from a few pixels to more than ten layers, and in many cases, smaller dimensions are preferable. Generally, the amount of damage is extremely small.

しかし、逆に言ってこの程度の寸法であれば、このため
のフォト・レジスト露光、現像工程にあっては、既存の
技術水準でも容易に高精度を得ることができ、従来のよ
うに、微小レジスト部分を残して略Ｃ全体をエツチング
除去するためのバターニング工程に比せば、遥かに精度
の高いものとなる。However, conversely, with dimensions of this order, high precision can be easily obtained even with existing technology in the photoresist exposure and development process, and microscopic This is much more accurate than a patterning process in which approximately the entire C is etched away leaving only the resist portion.

なお、このときの絶縁層２３のバターニングに関しては
、先に述べたように、ニオブ層２１の上に形成されてい
る保護層２２をエツチング・ストッパとして有効に機能
させることができる。Regarding the patterning of the insulating layer 23 at this time, as described above, the protective layer 22 formed on the niobium layer 21 can effectively function as an etching stopper.

第１図ＣＤ）の工程に引き続いては、絶縁層２３の開口
２４の底にニオブｌ’２１の表面部分を露呈させるため
、当該残っている部分の絶縁層２３をマスクとして、弗
化炭素ガスまたはアルゴン・ガスによるスパッタ・クリ
ーニングを施し、保護層２２の除去が行なわれる。Following the step in FIG. 1 CD), in order to expose the surface portion of the niobium l'21 at the bottom of the opening 24 of the insulating layer 23, using the remaining portion of the insulating layer 23 as a mask, fluorocarbon gas is Alternatively, the protective layer 22 is removed by sputter cleaning using argon gas.

このときの条件は保護層材料としての酸化マグネシウム
とか酸化アルミニウム層が容易にエツチングされる条件
とすれば良い。The conditions at this time may be such that the magnesium oxide or aluminum oxide layer as the protective layer material can be easily etched.

この結果、第１図（Ｅ）に示されるように、開口２４の
底にはニオブ層２１の表面が下部電極面２５として露呈
し、また一般には、これと同時に、図中、左手にあって
絶縁層２３で覆われていない部分の保護層も除去される
。As a result, the surface of the niobium layer 21 is exposed as the lower electrode surface 25 at the bottom of the opening 24, as shown in FIG. The portions of the protective layer not covered by the insulating layer 23 are also removed.

しかし、この部分は、仮に後続の過程で表面が酸化され
ても、この上にジョゼフソン素子が作成されるわけでは
ないので、何等、問題とならない。However, even if the surface of this portion is oxidized in the subsequent process, it does not pose any problem since a Josephson element will not be created thereon.

この工程を経たならば、第１図（Ｅ）に示される構造体
の全面に、第１図（Ｆ）に示されるように、トンネル障
壁とするにふされしいトンネル障壁形成用材料層２８を
形成する。After this step, a tunnel barrier forming material layer 28 suitable for use as a tunnel barrier is formed on the entire surface of the structure shown in FIG. 1(E), as shown in FIG. 1(F). Form.

このトンネル障壁形成用材料層２６は、アルミニウム膜
の付着、酸化工程か、酸化アルミニウムのスパッタリン
グで得ることができる。This tunnel barrier forming material layer 26 can be obtained by depositing an aluminum film, by an oxidation process, or by sputtering aluminum oxide.

してみるに、こうしたトンネル障壁層は、例えば３０人
程度と、一般に極めて薄いため、上記のように構造体の
全面に形成しても、具合の良いことに開口２４の部分で
予定通りの段切れを置こし。However, since such a tunnel barrier layer is generally extremely thin, for example, about 30 layers, even if it is formed over the entire surface of the structure as described above, it is convenient that the tunnel barrier layer does not form the planned step at the opening 24. Place the slices aside.

従って下部電極面２５の上に形成されたトンネル障壁２
７が、絶縁層２３の上に形成され残った材料部分２６に
電気的に短絡するようなことはない。Therefore, the tunnel barrier 2 formed on the lower electrode surface 25
7 is not electrically shorted to the remaining material portion 26 formed on the insulating layer 23.

換言すれば、この工程において、トンネル障壁２７と、
その下の下部電極２Ｂとが、それぞれ所期通りに寸法を
確定されながら、基板上に形成されたことになる。In other words, in this step, the tunnel barrier 27 and
The lower electrodes 2B therebelow are formed on the substrate with their respective dimensions determined as expected.

この工程に引き続いて、第１図ＣＧ）に示されるように
、ジョゼフソン素子の上部電極を形成するための超電導
層２９、例えばニオブ層２１３をスパッタリングにより
一連の工程として形成すると、開口２４内にあってトン
ネル障壁２７に接した部分がジョゼフソン素子の上部電
極３０となる。Following this process, a superconducting layer 29, for example a niobium layer 213, for forming the upper electrode of the Josephson element is formed in a series of steps by sputtering, as shown in FIG. The portion in contact with the tunnel barrier 27 becomes the upper electrode 30 of the Josephson element.

このときにも、邑該上部電極３０の寸法を規定したのは
、結局はトンネル障壁２７や下部電極２８の寸法を規定
したと同じ絶縁層の開口２４であるから、こうして形成
されるジョゼフソン素子は、自己整合工程により形成さ
れたことになり、そのため、極めて微小であるにも拘ら
ず、寸法精度は十分に高いものとなる。At this time as well, since the size of the upper electrode 30 is defined by the opening 24 in the same insulating layer that defines the dimensions of the tunnel barrier 27 and the lower electrode 28, the Josephson element formed in this way is formed by a self-alignment process, and therefore, although it is extremely small, its dimensional accuracy is sufficiently high.

その後、必要に応じて上部超電導層に所望のバターニン
グを施せば、残った部分を上部電極３０の配線層３１と
して利用することができ、それは第１図（Ｈ）に示され
るような構造となる。同様に、下部電極２８に連なる他
の超電導層部分は、下部電極配線層３２として利用する
ことができる。After that, if desired patterning is applied to the upper superconducting layer as necessary, the remaining portion can be used as the wiring layer 31 of the upper electrode 30, which has a structure as shown in FIG. 1(H). Become. Similarly, other superconducting layer portions connected to the lower electrode 28 can be used as the lower electrode wiring layer 32.

以上、本発明をその一実施例につき述べてきたが、上記
材料の如何は本来的には任意膜゛計的な問題であり、超
電導層には他の超電導材料を、トンネル障壁にも他の絶
縁材料を選ぶことも可能である。また１図示しなかった
が、グランド・プレーン上にて上記工程例が採用される
こともあり、その場合にも、上記工程例はそのまま有効
である。The present invention has been described above with reference to one embodiment of the invention, but the choice of the above material is essentially a matter of design for any film, and other superconducting materials may be used for the superconducting layer and other superconducting materials for the tunnel barrier. It is also possible to choose an insulating material. Although not shown in the figure, the above process example may be employed on the ground plane, and in that case, the above process example is still valid.

〈発明の効果〉 本発明によれば、既述の達成すべき条件は、全てこれら
を満たすことができる。<Effects of the Invention> According to the present invention, all of the above-mentioned conditions to be achieved can be satisfied.

その結果、同等特殊な設計手法によることもなく、通常
予想される程度の設計技術をしても、極めて良好なパタ
ーニング精度を取ることができ、しかもトンネル障壁と
上部電極は自己整合により形成されるので、微細なジョ
ゼフソン素子を寸法精度良く、作成することができる。As a result, it is possible to achieve extremely good patterning accuracy even with the normally expected level of design technology, without using a similar special design method, and moreover, the tunnel barrier and upper electrode are formed by self-alignment. Therefore, fine Josephson elements can be created with good dimensional accuracy.

また、ジョゼフソン素子を最終的に作成する段階で、ド
ライ・エツチングやリフト・オフ工程を必要とすること
がないので１作成されるジョゼフソン素子、特にそのト
ンネル障壁に重大な物理的障害を与えるおそれがない。In addition, since there is no need for dry etching or lift-off processes at the stage of final fabrication of the Josephson element, there are no significant physical obstacles to the Josephson element, especially its tunnel barrier. There is no fear.

従って当然１作成されたジョゼフソン素子としての電気
的特性にも十分なものが得られ、良好なスイッチング特
性を保証することができる外、一般に同一基板上に多数
作成されるジョゼフソン素子間にあっての特性のバラ付
き等も、これを良く抑えることができる。Therefore, it is natural that sufficient electrical characteristics can be obtained for a single Josephson element, and good switching characteristics can be guaranteed. Variations in characteristics can also be effectively suppressed.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明のジョゼフソン素子作成方法の望ましい
一実施例の工程図、第２図は従来における切り出し法に
よるジョゼフソン素子作成方法の工程図、である。 図中、１１は基板、２１は下部電極形成用の超電導層、
２２は保護層、２３は絶縁層、２４は作成すべきジョゼ
フソン素子の寸法を規定する開口、２５は露呈した下部
電極面、２６はトンネル障壁形成用材料層、２７はトン
ネル障壁、２８は下部電極、２８は上部電極形成用超電
導層、３０は上部電極、である。 指定代理人　　　　工業技術院 電子技術総合研究所長 ＾　　　　　　　　へ　　　　　　　　　＾　　　　　
　　　　　＾く　　　　　■　　　　　０　　　　　０
ゝ−′　　　　　　　　　　−ノ　　　　　　　　　　
　　−ノ　　　　　　　　　　　　　＼−−飄 へ 滞FIG. 1 is a process diagram of a preferred embodiment of the Josephson device manufacturing method of the present invention, and FIG. 2 is a process diagram of a Josephson device manufacturing method using a conventional cutting method. In the figure, 11 is a substrate, 21 is a superconducting layer for forming a lower electrode,
22 is a protective layer, 23 is an insulating layer, 24 is an opening that defines the dimensions of the Josephson element to be created, 25 is an exposed lower electrode surface, 26 is a layer of material for forming a tunnel barrier, 27 is a tunnel barrier, and 28 is a lower part 28 is a superconducting layer for forming an upper electrode, and 30 is an upper electrode. Designated agent: Director of Electronic Technology Research Institute, Agency of Industrial Science and Technology ^ To ^
＾く ■ 0 0
ゝ−′ −ノ
−ノ ＼−−Stay in the air

Claims (1)

【特許請求の範囲】 下部電極形成用の超電導層の上に絶縁膜を形成する工程
と； 該絶縁膜に対し、作成すべきジヨゼフソン素子に要求さ
れる寸法に応じた微小開口を開け、該開口を介して上記
下部電極形成用超電導層の表面の一部を露呈させる工程
と； 上記絶縁膜の上からトンネル障壁形成用材料を付着させ
、上記開口内にあって上記露呈した下部電極形成用超電
導層の表面部分上にトンネル障壁を形成する工程と； 該トンネル障壁形成工程に引き続いて上記トンネル障壁
形成用材料層の上から上部電極形成用超電導層を付着さ
せ、上記開口を介して上記トンネル障壁の上に上部電極
を形成する工程と； から成ることを特徴とするジヨゼフソン素子の作成方法
。[Claims] A step of forming an insulating film on a superconducting layer for forming a lower electrode; forming a minute opening in the insulating film according to the dimensions required for the Josephson device to be created; exposing a part of the surface of the superconducting layer for forming the lower electrode through; depositing a material for forming a tunnel barrier from above the insulating film, and depositing the exposed superconducting layer for forming the lower electrode in the opening; forming a tunnel barrier on the surface portion of the layer; subsequent to the tunnel barrier forming step, depositing a superconducting layer for forming an upper electrode from above the material layer for forming a tunnel barrier, and forming a superconducting layer for forming an upper electrode through the opening; 1. A method for producing a Josephson device, comprising the steps of: forming an upper electrode on the above.