JPS61263179A - Manufacture of josephson junction element - Google Patents

Manufacture of josephson junction element

Info

Publication number
JPS61263179A
JPS61263179A JP60102698A JP10269885A JPS61263179A JP S61263179 A JPS61263179 A JP S61263179A JP 60102698 A JP60102698 A JP 60102698A JP 10269885 A JP10269885 A JP 10269885A JP S61263179 A JPS61263179 A JP S61263179A
Authority
JP
Japan
Prior art keywords
layer
mask
etching
superconductor
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60102698A
Other languages
Japanese (ja)
Other versions
JPH0511432B2 (en
Inventor
Takukatsu Yoshida
吉田　卓克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60102698A priority Critical patent/JPS61263179A/en
Publication of JPS61263179A publication Critical patent/JPS61263179A/en
Publication of JPH0511432B2 publication Critical patent/JPH0511432B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

PURPOSE:To obtain a junction element with a Josephson junction region having excellent dimensional accuracy and an area in accordance with a design by using a mask layer with the pattern of the crossed section of mutually crossed striped masks as a mask for specifying the Josephson junction region. CONSTITUTION:A mask layer 15 is formed onto three-layer films of a first superconductor layer 12, a tunnel barrier layer 13 and a second superconductor layer 14 continuously shaped onto a substrate 11, and a striped first etching mask 16 is formed. An exposed section is etched completely and the mask 16 is peeled, a striped second etching mask 15' is shaped so as to cross with the pattern of the mask layer 15, and the exposed section of the mask layer 15 is etched completely to form a rectangular mask layer 15. An exposed section from the mask layer 15 of the second superconductor layer 14 is removed perfectly through etching, thus specifying a Josephson junction section. Accordingly, a junction pattern having excellent dimensional accuracy in accordance with a design value can be acquired.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、論理回路や記憶装置を構成するスイッチング
素子等に用いられるジョセフソン接合素子の製造方法に
関し、さらに詳しくは、微細な接合の作製に適したジョ
セフソン接合素子の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for manufacturing a Josephson junction element used in switching elements, etc. constituting logic circuits and memory devices, and more specifically, relates to a method for manufacturing a Josephson junction element, which is used for switching elements constituting logic circuits and memory devices. The present invention relates to a method for manufacturing a Josephson junction device suitable for.

（従来技術とその問題点） 従来、ジョセフソン接合素子で構成される集積回路の製
造では、臨界電流の制御に最も重要な接合領域を規定す
る主な技術はリフトオフ法であった。この−例として、
アール・エフ・プルーム（Ｒ，Ｆ。(Prior art and its problems) Conventionally, in the manufacture of integrated circuits composed of Josephson junction elements, the main technique for defining the junction region, which is most important for controlling critical current, has been the lift-off method. This - as an example,
R.F. Plume (R,F.

Ｂｒｏｏｍ）らによって１９８０年１０月に発表された
アイ・イー・イー・イー・トランズアクションズ・オン
・エレクトロン・デバイシーズ（ＩＥＥＥ　Ｔｒａｎｓ
ａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔ−、ｒｏｎ　Ｄｅｖ
ｉｃｅｓ）の第ＥＤ−２７巻第１０号１９９８〜２００
８頁の論文がある。この方法を第３図（ａ）〜（ｅ）を
用いて工程順に説明する。第３図（ａ）に示すように、
絶縁体基板３１上に形成された第１の超伝導体電極３２
上のトンネル接合となる部分にアンダーカット形状のレ
ジストマスク３３を形成し、第３図（ｂ）に示すように
基板表面に絶縁体層３４を蒸着し、引続きリフトオフす
ると第３図（ｃ）に示すような接合領域となる開口部が
形成される。この方法では、アンダーカット形状のレジ
ストマスク３３は通常のホトレジスト工程に加え、露光
前あるいは露光後にクロルベンゼンなどの有機溶剤に浸
すことによって得られるが、マスク寸法やマスク形状は
レジストのプリベーク条件や有機溶剤の液温、浸漬時間
などの影響を受けやすい。特に、接合の有効面積を規定
するレジストマスク２３下部の寸法を精度よく得ること
は非常に難しい。また、トンネル障壁層を形成する部分
がこの形成過程で直接大気にさらされたり、レジスト処
理を受けることにより汚染されるという問題もある。IEEE Transactions on Electron Devices (IEEE Trans) announced in October 1980 by
actions on Elect-, ron Dev
ices) Volume ED-27 No. 10 1998-200
There is an 8 page paper. This method will be explained step by step using FIGS. 3(a) to 3(e). As shown in Figure 3(a),
First superconductor electrode 32 formed on insulator substrate 31
An undercut-shaped resist mask 33 is formed on the upper tunnel junction portion, and an insulator layer 34 is deposited on the substrate surface as shown in FIG. 3(b), and then lift-off is performed, as shown in FIG. 3(c). An opening is formed to serve as a bonding area as shown. In this method, the undercut-shaped resist mask 33 is obtained by immersing it in an organic solvent such as chlorobenzene before or after exposure in addition to the normal photoresist process, but the mask dimensions and shape are determined by the resist pre-baking conditions and the organic solvent. Easily affected by solvent temperature, immersion time, etc. In particular, it is very difficult to accurately obtain the dimensions of the lower part of the resist mask 23 that defines the effective area of the bond. There is also the problem that the portion where the tunnel barrier layer is to be formed is directly exposed to the atmosphere during this formation process or is contaminated when subjected to resist treatment.

一方、上記問題点を解決する方法として、エツチング法
で接合部を規定する方法がある。たとえば、東海鉢形ら
によって発表されたアプライド。On the other hand, as a method for solving the above-mentioned problems, there is a method of defining the joint portion by an etching method. For example, the APPLIED presented by Tokai Hachigata et al.

フィツクス・レターズ（Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ
、）第４１巻、　１９８２年、　１０９７〜１０９９頁
の論文がある。この方法の工程を第４図（ａ）〜（ｃ）
に示す。第４図（ａ）に示すように絶縁体基板４１上に
第１の超伝導体層４２、トンネル障壁層４３、第２の超
伝導体層４４の三層膜からなる接合構成層を形成する。Fix Letters (Appl, Phys, Lett
) Volume 41, 1982, pages 1097-1099. The steps of this method are shown in Figure 4 (a) to (c).
Shown below. As shown in FIG. 4(a), a junction constituent layer consisting of a three-layer film of a first superconductor layer 42, a tunnel barrier layer 43, and a second superconductor layer 44 is formed on an insulator substrate 41. .

次に、第４図（ｂ）に示すように、第２の超伝導体層４
４上の接合部となる領域に通常のホトレジスト工程でレ
ジストマスク４５を形成した後、第４図（Ｃ）のように
反応性スパッタエツチング法により第２の超伝導体層４
４のレジストマスク４５以外の箇所を選択的にエツチン
グ除去して接合部を形成する。この方法ではリフトオフ
法のようにレジストマスクをアンダーカット形状にする
必要がないため、比較的精度のよいレジストマスクを用
いることができ、接合部の寸法精度も向上する。しかし
ながら、上記のようなレジストマスクでもパターン寸法
が１〜２ｐｍ角程度の矩形にまで微細化されてくると、
主としてパターンのコーナ部の変形に起因する寸法およ
び形状の設計値がらのずれが無視できなくなり、多数個
のジョセフソン接合の接合面積を設計どおりの値にかつ
均一に形成することが難しくなるという欠点があった。Next, as shown in FIG. 4(b), a second superconductor layer 4 is formed.
After forming a resist mask 45 in the region that will become the bonding portion on the second superconductor layer 4 using a normal photoresist process, the second superconductor layer 4 is formed using a reactive sputter etching method as shown in FIG. 4(C).
The portions other than the resist mask 45 of No. 4 are selectively removed by etching to form a bonding portion. In this method, unlike the lift-off method, there is no need to make the resist mask into an undercut shape, so a resist mask with relatively high precision can be used, and the dimensional precision of the joint portion is also improved. However, even with the above-mentioned resist mask, when the pattern size is miniaturized to a rectangle of about 1 to 2 pm square,
Disadvantages include the fact that deviations from the design values of dimensions and shapes, mainly due to deformation of the corner portions of the pattern, cannot be ignored, and it becomes difficult to uniformly form the bonding area of a large number of Josephson junctions to the designed values. was there.

特に、数種類の接合面積のジョセフソン接合を用いた集
積回路を製造する場合にはそれぞれの接合面積の比率が
設計どおりの値になるように接合を形成する必要があり
、接合面積のずれは重大な欠点となっていた。In particular, when manufacturing integrated circuits using Josephson junctions with several types of junction areas, it is necessary to form the junctions so that the ratio of the respective junction areas matches the designed value, and deviations in the junction areas are critical. This was a major drawback.

（発明の目的） 本発明は、このような従来の欠点を取除いたジョセフソ
ン接合素子の製造方法を提供することにある。(Object of the Invention) An object of the present invention is to provide a method for manufacturing a Josephson junction device that eliminates such conventional drawbacks.

（発明の構成） 本発明によれば、基板上に第１の超伝導体電極と、この
第１の超伝導体電極の一表面上のトンネル障壁層と、こ
のトンネル障壁層を介して前記第１の超伝導体電極と対
向する第２の超伝導体電極を有するジョセフソン接合素
子の製造方法において、基板上に第１の超伝導体層、こ
の第１の超伝導体層上にトンネル障壁層、このトンネル
障壁層上に第２の超伝導体層を連続形成する工程、前記
第２の超伝導体層上にマスク層を形成する工程、前記マ
スク層上にストライプ状の第１のエツチングマスクを形
成して前記マスク層の前記第１のエツチングマスクから
露出した領域を完全にエツチングし、前記第１のエツチ
ングマスクを剥離した後、前記マスク層と交差するスト
ライプ状の第２のエツチングマスクを形成し、前記マス
ク層の露出部分を完全にエツチングする工程、前記第２
のエツチングマスクを剥離した後、前記第２の超伝導体
層の前記マスク層から露出した領域を完全にエツチング
してジョセフソン接合領域を規定する工程を含むことを
特徴とするジョセフソン接合素子の製造方法が得られ、
さらに、基板上に第１の超伝導体電極と、この第１の超
伝導体電極の一表面上のトンネル障壁層と、このトンネ
ル障壁層を介して前記第１の超伝導体電極と対向する第
２の超伝導体電極を有するジョセフソン接合素子の製造
方法において、基板上に第１の超伝導体層上この第１の
超伝導体層上にトンネル障壁層、このトンネル障壁層上
に第２の超伝導体層を連続形成する工程、前記第２の超
伝導体層上に保護層、この保護層上にマスク層を形成す
る工程、前記マスク層上にストライプ状の第１のエツチ
ングマスクを形成して前記マスク層の前記第１のエツチ
ングマスクから露出した領域を完全にエツ゛チングし、
前記第１のエツチングマスクを剥離した後、前記マスク
層と交差するストライプ状の第２のエツチングマスクを
形成し、前記マスク層の露出部分を完全にエツチングす
る工程、前記第２のエツチングマスクを剥離した後、前
記マスク層から露出した領域の前記保護層、続いて前記
第２の超伝導体を完全にエツチングしてジョセフソン接
合領域を規定する工程を含むことを特徴とするジョセフ
ソン接合素子の製造方法が得られる。(Structure of the Invention) According to the present invention, a first superconductor electrode is provided on a substrate, a tunnel barrier layer is provided on one surface of the first superconductor electrode, and the first In a method for manufacturing a Josephson junction device having a first superconductor electrode and a second superconductor electrode facing each other, a first superconductor layer is provided on a substrate, and a tunnel barrier is provided on the first superconductor layer. successively forming a second superconductor layer on the tunnel barrier layer, forming a mask layer on the second superconductor layer, and etching a striped first etching on the mask layer. After forming a mask and completely etching the region of the mask layer exposed from the first etching mask and peeling off the first etching mask, a second etching mask in a stripe shape intersecting with the mask layer is formed. forming a mask layer and completely etching exposed portions of the mask layer;
A Josephson junction device comprising the step of completely etching a region of the second superconductor layer exposed from the mask layer after removing the etching mask to define a Josephson junction region. A manufacturing method is obtained,
Further, a first superconductor electrode is provided on the substrate, a tunnel barrier layer on one surface of the first superconductor electrode, and a tunnel barrier layer that faces the first superconductor electrode via the tunnel barrier layer. In a method of manufacturing a Josephson junction device having a second superconductor electrode, a first superconductor layer is provided on a substrate, a tunnel barrier layer is provided on the first superconductor layer, and a tunnel barrier layer is provided on the first superconductor layer; a step of successively forming two superconductor layers; a step of forming a protective layer on the second superconductor layer; a step of forming a mask layer on the protective layer; a first etching mask in the form of a stripe on the mask layer; completely etching the regions of the mask layer exposed from the first etching mask;
After peeling off the first etching mask, forming a second etching mask in a stripe shape intersecting the mask layer and completely etching the exposed portion of the mask layer; peeling off the second etching mask; and then completely etching the protective layer and then the second superconductor in areas exposed from the mask layer to define a Josephson junction region. A manufacturing method is obtained.

（第１の発明の構成の詳細な説明・実施例）以下、第１
の発明の詳細を実施例を示す図面に従って説明する。第
１図（ａＸｂＸｃＸｄＸｅ）は、第１の発明の一実施例
を工程順に示した図である。(Detailed explanation and examples of the structure of the first invention) Hereinafter, the first invention
The invention will be described in detail with reference to the drawings showing embodiments. FIG. 1 (aXbXcXdXe) is a diagram showing an embodiment of the first invention in the order of steps.

まず、第１図（ａ）に示すように、絶縁体基板あるいは
表面に絶縁体層を有する基板１１上に連続形成した第１
の超伝導体層１２．トンネル障壁層１３．第２の超伝導
体層１４の三層膜上にマスク層１５を形成し、さらにス
トライプ状の第１のエツチングマスク１６を形成する。First, as shown in FIG. 1(a), a first
superconductor layer 12. Tunnel barrier layer 13. A mask layer 15 is formed on the three-layer film of the second superconductor layer 14, and a striped first etching mask 16 is further formed.

次に、第１図（ｂ）に示すように、マスク層１５の露出
部を完全にエツチングする。第１のエツチングマスク１
６を剥離した後、第１図（ｅ）に示すように、マスク層
１５のパターンと交差するようにストライプ状の第２の
エツチングマスク１６′を形成し、マスク層１５の露出
部分を完全にエツチングして第１図（ｄ）に示すような
矩形のマスク層１５を形成する。続いて、第２の超伝導
体層１４のマスク層１５からの露出部を完全にエツチン
グ除去することでジョセフソン接合部を規定する（第１
図（ｅ））。本製造方法によれば、ジョセフソン接合領
域の精度は第２の超伝導体層１４をエツチングするとき
のマスクとして用いられるマスク層１５のパターン精度
に左右される。本発明では、マスク層１５の矩形パター
ン形成のときに、互いに交差するストライプ状の第１の
エツチングマスク１６とストライプ状の第２のエツチン
グマスク１６′の交差部分を用いることになり、パター
ン精度の悪いレジストマスクのコーナ一部を使用してい
ないために、寸法精度に優れた設計値どおりの接合パタ
ーンを得ることができる。さらに、第２の超伝導体層１
４とマスク層１５の材料として、第２の超伝導体層１４
をエツチング加工する条件での第２の超伝導体層１４と
マスク層１５のエツチング速度比が大きくなるようなも
のを選ぶことで、マスク層１５の膜厚を第２の超伝導体
層１４の膜厚に対して薄くすることができるため、マス
ク層１５のエツチング加工時の寸法変化を小さく抑えら
れ、且つ、第２のエツチングマスクパターンをストライ
プ状のマスク層１５の上に形成するときの段差部での寸
法変動が問題にならなくなる。また、マスク層１５を薄
くできることによって、第２のエツチングマスク１６′
　を用いてマスク層１５をエツチングするときに第２の
超伝導体層の露出部分が同時にエツチングされる量を小
さく抑えることができる。Next, as shown in FIG. 1(b), the exposed portion of the mask layer 15 is completely etched. First etching mask 1
6, as shown in FIG. 1(e), a striped second etching mask 16' is formed so as to intersect with the pattern of the mask layer 15, and the exposed portion of the mask layer 15 is completely etched. Etching is performed to form a rectangular mask layer 15 as shown in FIG. 1(d). Subsequently, a Josephson junction is defined by completely etching away the exposed portion of the second superconductor layer 14 from the mask layer 15 (first
Figure (e)). According to this manufacturing method, the precision of the Josephson junction region depends on the pattern precision of the mask layer 15 used as a mask when etching the second superconductor layer 14. In the present invention, when forming the rectangular pattern of the mask layer 15, the intersection of the striped first etching mask 16 and the striped second etching mask 16' that intersect with each other is used, which improves pattern accuracy. Since a part of the corner of a bad resist mask is not used, a bonding pattern with excellent dimensional accuracy as designed can be obtained. Furthermore, the second superconductor layer 1
4 and the second superconductor layer 14 as the material of the mask layer 15.
By selecting a material that increases the etching rate ratio between the second superconductor layer 14 and the mask layer 15 under the etching conditions, the film thickness of the mask layer 15 can be adjusted to match that of the second superconductor layer 14. Since it can be made thinner than the film thickness, dimensional changes during etching of the mask layer 15 can be suppressed to a small level, and steps can be reduced when forming the second etching mask pattern on the striped mask layer 15. Dimensional variations in parts no longer become a problem. Also, by making the mask layer 15 thinner, the second etching mask 16'
When etching the mask layer 15 using the method, the amount of the exposed portion of the second superconductor layer that is simultaneously etched can be kept small.

以下に、この実施例の一具体例を説明する。A specific example of this embodiment will be explained below.

表面を熱酸化二酸化硅素（ＳｉＯ２）で被覆したシリコ
ン（Ｓｉ）基板１１上に、第１の超伝導体層１２として
ニオブ（Ｎｂ）膜２００ＯＡをスパッタ法あるいは蒸着
法によって形成し、続いてトンネル障壁層１３として酸
化ニオブ（Ｎｂ２０５）膜数１０人を第１の超伝導体層
１２であるＮｂ膜の表面を熱酸化することで形成する。A niobium (Nb) film of 200 OA is formed as the first superconductor layer 12 by sputtering or vapor deposition on a silicon (Si) substrate 11 whose surface is coated with thermally oxidized silicon dioxide (SiO2), and then a tunnel barrier is formed. Ten niobium oxide (Nb205) films are formed as the layer 13 by thermally oxidizing the surface of the Nb film, which is the first superconductor layer 12.

続いて第２の超伝導体層１４としてＮｂ膜２００ＯＡを
スパッタ法あるいは蒸着法によって形成する。次に、第
２の超伝導体層１４の上にマスク層１５としてアルミニ
ウム（Ａ１）膜５０人をスパッタ法あるいは蒸着法で形
成する。次に、マスク層１５上にホトレジストよりなる
１−幅のストライプ状の第１のエツチングマスクをパタ
ーニングした後、アルゴン（Ａｒ）イオンビームエツチ
ング法でマスク層１５の露出部を完全に除去する。次に
、第１のエツチングマスクを除去した後、ストライプ状
に残ったマスク層１５のパターンに直交するように１−
幅のストライプ状の第２のエツチングマスクを第１のエ
ツチングマスクと同様にパターニングした後、同様にＡ
ｒイオンビームエツチング法でマスク層１５の露出部を
完全にエツチング除去する。このとき、第２の超伝導体
層１４の露出部も同時にエツチングされるが、ＡＩとＮ
ｂのＡｒイオンビームによるスパッタ速度はほぼ同等の
ため、マスク層１５をエツチングした後の第２の超伝導
体層１４であるＮｂ膜表面の段差は１００Å以下に抑え
ることができる。このようにして形成した矩形のマスク
層１５は、通常のホトレジスト工程で形成した矩形のレ
ジストパターンと比べてコーナ一部の精度が大幅に向上
し設計値に近いものが得られる。続いて、第２のエツチ
ングマスクを除去した後、矩形のマスク層１５をマスク
として、第２の超伝導体層１４であるＮｂ膜の露出部を
フロン１３（ＣＦ４）をエツチングガスとして用いた反
応性スパッタエツチング法で完全にエツチング除去する
ことによって、ジョセフソン接合領域を規定する。この
ときＮｂのエツチング速度はＡＩに比べて１００〜２０
０倍程度大きく選べるためＮｂを２００６Ａエツチング
する間にエツチングされるＡＩは１０〜２ＯＡにすぎな
い。従って５０人程度の膜厚のＡＩで十分にマスク層１
５としての機能を果たすことができる。この後マスク層
１５であるＡＩ膜は例えば約６０°Ｃのリン酸中でエツ
チングすることで容易に選択的に除去できる。Subsequently, a 200 OA Nb film is formed as the second superconductor layer 14 by sputtering or vapor deposition. Next, 50 aluminum (A1) films are formed as a mask layer 15 on the second superconductor layer 14 by sputtering or vapor deposition. Next, a first etching mask made of photoresist in the form of a 1-width stripe is patterned on the mask layer 15, and then the exposed portion of the mask layer 15 is completely removed by argon (Ar) ion beam etching. Next, after removing the first etching mask, 1-
After patterning the second etching mask in the form of a stripe in the same manner as the first etching mask, a
The exposed portion of the mask layer 15 is completely etched away by r-ion beam etching. At this time, the exposed portion of the second superconductor layer 14 is also etched at the same time, but AI and N
Since the sputtering speed of the Ar ion beam in FIG. The rectangular mask layer 15 formed in this manner has greatly improved accuracy in a part of the corner compared to a rectangular resist pattern formed by a normal photoresist process, and can obtain a pattern close to the design value. Subsequently, after removing the second etching mask, using the rectangular mask layer 15 as a mask, the exposed portion of the Nb film, which is the second superconductor layer 14, is subjected to a reaction using Freon 13 (CF4) as an etching gas. The Josephson junction region is defined by completely etching away using a static sputter etch method. At this time, the etching speed of Nb is 100 to 20 times higher than that of AI.
Since it can be selected to be about 0 times larger, the AI etched during the 2006A etching of Nb is only 10 to 2OA. Therefore, an AI with a film thickness of about 50 people is sufficient for mask layer 1.
5. Thereafter, the AI film serving as the mask layer 15 can be easily selectively removed by etching in phosphoric acid at about 60° C., for example.

以上、本実施例では、接合構成層としてＮｂ　／　Ｎｂ
酸化物／Ｎｂを用い、マスク層としてＡＩを用いた場合
について説明したが、前に説明したエツチング速度比の
条件を第２の超伝導体層１４とマスク層１５の材料が満
足すれば、他の材料も使用できる。As described above, in this example, Nb/Nb is used as the bonding constituent layer.
The case where oxide/Nb is used and AI is used as the mask layer has been described, but if the materials of the second superconductor layer 14 and the mask layer 15 satisfy the etching rate ratio conditions described above, other materials may be used. materials can also be used.

（第１の発明の効果） 以上説明したように、本発明によれば、ジョセフソン接
合領域規定のためのマスクとして、互いに交差するスト
ライプ状マスクの交差部分のパターンを有するマスク層
を用いるため、従来のレジストマスクにみちれたパター
ンのコーナ一部の変形に起因する寸法および形状の設計
値からのずれという欠点が除去され、寸法精度のよい、
設計どおりの面積のジョセフソン接合領域をもつ接合素
子が得られる。(Effects of the First Invention) As described above, according to the present invention, since a mask layer having a pattern of intersecting portions of striped masks that intersect with each other is used as a mask for defining the Josephson junction region, This eliminates the disadvantage of deviations in dimensions and shape from the design values due to deformation of some corners of the pattern, which is common with conventional resist masks, resulting in high dimensional accuracy.
A junction element having a Josephson junction region with the designed area is obtained.

この発明は特に微細寸法の接合素子の製造に有効である
。This invention is particularly effective for manufacturing fine-sized bonding elements.

（第２の発明の構成の詳細な説明・実施例）次に、第２
の発明の詳細を実施例を示す図面に従って説明する。第
２図（ａ）（ｂＸｃＸｄＸｅ）は、第２の発明の一実施
例を工程順に示した図である。(Detailed explanation and examples of the configuration of the second invention) Next, the second invention
The invention will be described in detail with reference to the drawings showing embodiments. FIG. 2(a) (bXcXdXe) is a diagram showing an embodiment of the second invention in the order of steps.

まず、第２図（ａ）に示すように、絶縁体基板あるいは
表面に絶縁体層を有する基板２１上に連続形成した第１
の超伝導体層２２．トンネル障壁層２３．第２の超伝導
体層２４の三層膜上に保護層２５およびマスク層２６を
形成し、さらにストライプ状の第１のエツチングマスク
２７を形成する。次に、第２図（ｂ）に示すように、マ
スク層２６の露出部を完全にエツチングする。第１のエ
ツチングマスク２７を剥離した後、第２図（Ｃ）に示す
ように、マスク層２６のパターンと交差するようにスト
ライプ状の第２のエツチングマスク２７′を形成し、マ
スク層２６の露出部分を完全にエツチングして第２図（
ｄ）に示すような矩形のマスク層２６を形成する。続い
て、第２図（ｅ）に示すように、保護層２５および第２
の超伝導体層２４のマスク層２６からの露出部を完全に
エツチング除去することでジョセフソン接合部を規定す
る。本製造方法によれば、ジョセフソン接合領域の精度
は第２の超伝導体層２４をエツチングするときのマスク
として用いられるマスク層２６のパターン精度に左右さ
れる。本発明では、マスク層２６の矩形パターン形成の
ときに、互いに交差するストライプ状の第１のエツチン
グマスク２７とストライプ状のエツチングマスク２７′
の交差部分を用いることになり、パター２８度の悪いレ
ジストマスクのコーナ一部を使用していないために、寸
法精度に優れた設計値どおりの接合パターンを得ること
ができる。さらに、保護層２５とマスク層２６の材料と
して、保護層２５をエツチング加工する条件での保護層
２５とマスク層２６のエツチング速度比が大きくなるよ
うなものを選ぶことでマスク層２６の膜厚を第２の超伝
導体層２４の膜厚に対して薄くすることができるため、
マスク層２６のエツチング加工時の寸法変化を小さく抑
えられ、且つ、第２のエツチングマスクパターンをスト
ライプ状のマスク層２６の上に形成するときの段差部で
の寸法変動が問題にならなくなる。また、マスク層２６
を薄くできることによって、第２のエツチングマスク２
７′を用いてマスク層２６をエツチングするときに保護
層２５の露出部分が同時にエツチングされる量を小さく
抑えることができる。加えて、本発明の製造方法は第２
の超伝導体層２４とマスク層２６の間に保護層２５を設
けているためマスク層２６をエツチングする条件で、第
２の超伝導体層２４が大きいエツチング速度をもつよう
な場合に特に有効であり、第２の超伝導体層２４とマス
ク層２６の材料の選択の幅が広くなる。また、第２の超
伝導体層２４の表面にあるいは基板２１の表面にマスク
層の厚さに比べて比較的大きな凹凸がある場合の表面の
平滑化にも有効である。さらに、保護層２５を厚く形成
することで、第２の超伝導体層エツチング後、ジョセフ
ソン接合領域以外の表面に絶縁層をリフトオフ形成する
ときのステンシルマスクとしても用いることができる。First, as shown in FIG. 2(a), the first
superconductor layer 22. Tunnel barrier layer 23. A protective layer 25 and a mask layer 26 are formed on the three-layer film of the second superconductor layer 24, and a striped first etching mask 27 is further formed. Next, as shown in FIG. 2(b), the exposed portion of the mask layer 26 is completely etched. After peeling off the first etching mask 27, as shown in FIG. 2(C), a striped second etching mask 27' is formed to intersect the pattern of the mask layer 26. The exposed part is completely etched as shown in Figure 2 (
A rectangular mask layer 26 as shown in d) is formed. Subsequently, as shown in FIG. 2(e), the protective layer 25 and the second
The exposed portion of superconductor layer 24 from mask layer 26 is completely etched away to define a Josephson junction. According to this manufacturing method, the precision of the Josephson junction region depends on the pattern precision of the mask layer 26 used as a mask when etching the second superconductor layer 24. In the present invention, when forming the rectangular pattern of the mask layer 26, a striped first etching mask 27 and a striped etching mask 27' that intersect with each other are used.
Since a part of the corner of the resist mask with a poor pattern of 28 degrees is not used, it is possible to obtain a bonding pattern as designed with excellent dimensional accuracy. Furthermore, the film thickness of the mask layer 26 can be increased by selecting materials for the protective layer 25 and the mask layer 26 that increase the etching rate ratio of the protective layer 25 and the mask layer 26 under the conditions in which the protective layer 25 is etched. can be made thinner than the film thickness of the second superconductor layer 24,
Dimensional changes during etching of the mask layer 26 can be suppressed to a small level, and dimensional changes at step portions when forming the second etching mask pattern on the striped mask layer 26 do not become a problem. In addition, the mask layer 26
By being able to thin the second etching mask 2
When the mask layer 26 is etched using the mask layer 7', the amount of the exposed portion of the protective layer 25 that is simultaneously etched can be suppressed. In addition, the manufacturing method of the present invention
Since the protective layer 25 is provided between the second superconductor layer 24 and the mask layer 26, it is particularly effective when the second superconductor layer 24 has a high etching rate under the conditions for etching the mask layer 26. Therefore, the selection range of materials for the second superconductor layer 24 and the mask layer 26 is widened. It is also effective for smoothing the surface when the surface of the second superconductor layer 24 or the surface of the substrate 21 has irregularities that are relatively large compared to the thickness of the mask layer. Furthermore, by forming the protective layer 25 thickly, it can also be used as a stencil mask when lift-off forming an insulating layer on the surface other than the Josephson junction region after etching the second superconductor layer.

以下に、この実施例の具体例を説明する。A specific example of this embodiment will be explained below.

表面を熱酸化５ｉ０２で被覆したシリコン基板２１上に
、第１の超伝導体層２２としてＮｂ膜２００ＯＡをスパ
ッタ法あるいは蒸着法によって形成し、続いてトンネル
障壁層２３としてＮｂ２Ｏ５膜数１０人を第１の超伝導
体層であるＮｂ膜の表面を熱酸化することで形成する。On a silicon substrate 21 whose surface is coated with thermal oxidation 5i02, a 200 OA Nb film is formed as a first superconductor layer 22 by sputtering or vapor deposition, and then several tens of Nb2O5 films are formed as a tunnel barrier layer 23. It is formed by thermally oxidizing the surface of the Nb film, which is the superconductor layer No. 1.

続いて第２の超伝導体層２４としてｐｂ膜１５００人を
蒸着法によって形成する。次に第２の超伝導体層２４の
上に保護層２５としてＡＺ−２４１５系のフォトレジス
ト層５０００人を形成し、このフォトレジスト層を感光
させないように続いてマスク層としてＡＩ膜５０人をス
パッタ法あるいは蒸着法により形成する。次にマスク層
２６上にＡＺ−１３００系のホトレジストよりなる１呻
幅のストライプ状の第１のエツチングマスクをパターニ
ングした後１．酔イオンビームエツチング法でマスク層
２６の露出部を完全にエツチング除去する。続いて第１
のエツチングマスクを除去する。Subsequently, 1,500 PB films are formed as the second superconductor layer 24 by vapor deposition. Next, 5000 layers of AZ-2415-based photoresist are formed as a protective layer 25 on the second superconductor layer 24, and then 50 layers of AI film are formed as a mask layer so as not to expose this photoresist layer to light. It is formed by sputtering or vapor deposition. Next, after patterning a first etching mask made of AZ-1300 series photoresist in the form of a stripe with a width of 1 inch on the mask layer 26, 1. The exposed portion of the mask layer 26 is completely etched away using the ion beam etching method. Then the first
Remove the etching mask.

第１のエツチングマスク除去にはＡＺ−２４０１現鈑液
の水溶液を用いればＡＺ−２４１５が露光されない条件
ではＡＺ−１３００系レジストのみを選択的に除去でき
る。次にストライプ状に残ったマスク層２６のパターン
に直交するように、ＡＺ−１３００系ホトレジストより
なる１−幅のストライプ状の第２のエツチングマスク２
τを第１のエツチングマスク２７と同様にパターニング
シた後、同様にＡｒイオンビームエッチンク法でマスク
層２６の露出部を完全にエツチング除去する。イ呆護層
２５のホトレジスト層と第２のエツチングマスクのホト
レジスト層が互いに溶は合うことはホトレジストの種類
を選ぶか、あるいは、保護層のホトレジスト層表面を、
第２のエツチングマスク２７′　となるホトレジスト層
を形成する前に、ＣＦ４プラズマ処理して不溶層を形成
することで防止できる。第２のエツチングマスク２７′
　を用いてマスク層２６をエツチング除去するときに保
護層２５の露出部も同時にエツチングされるがＡＩとホ
トレジスト層のエツチング速度はほぼ同等のためマスク
層２６ヲエツチングした後の保護層２５の表面の段差は
１００Å以下に抑えることができる。このようにして形
成した矩形のマスク層２６は通常のホトレジスト工程で
形成した矩形のレジストパターンと比べてコーナ一部の
精度が大幅に向上し、設計値に近いものが得られる。続
いて第２のエツチングマスク２７′を除去した後矩形の
マスク層２６をマスクとして保護層２５の露出部を酸素
（０２）を用いた反応性スパッタエツチングで完全に除
去し、続いて第２の超伝導体層２４であるｐｂ層をＡｒ
イオンビームエツチング法によって完全にエツチング除
去することによってジョセフソン接合領域を規定する。If an aqueous solution of AZ-2401 current plate solution is used to remove the first etching mask, only the AZ-1300 series resist can be selectively removed under conditions where AZ-2415 is not exposed. Next, a second etching mask 2 in a 1-width stripe made of AZ-1300 series photoresist is etched so as to be perpendicular to the pattern of the mask layer 26 remaining in the stripe shape.
After patterning τ in the same manner as the first etching mask 27, the exposed portion of the mask layer 26 is completely etched away using Ar ion beam etching. (a) In order for the photoresist layer of the protective layer 25 and the photoresist layer of the second etching mask to melt into each other, the type of photoresist must be selected, or the surface of the photoresist layer of the protective layer can be
This can be prevented by forming an insoluble layer by performing CF4 plasma treatment before forming the photoresist layer that will become the second etching mask 27'. Second etching mask 27'
When removing the mask layer 26 by etching, the exposed portion of the protective layer 25 is also etched at the same time, but since the etching speeds of the AI and photoresist layers are almost the same, the level difference on the surface of the protective layer 25 after etching the mask layer 26 is can be suppressed to 100 Å or less. The rectangular mask layer 26 formed in this manner has greatly improved accuracy at a portion of the corner compared to a rectangular resist pattern formed by a normal photoresist process, and can obtain a pattern close to the design value. Subsequently, after removing the second etching mask 27', using the rectangular mask layer 26 as a mask, the exposed portion of the protective layer 25 is completely removed by reactive sputter etching using oxygen (02). The pb layer which is the superconductor layer 24 is made of Ar
The Josephson junction region is defined by complete etching away using an ion beam etching method.

このとき、Ｐｂのエツチング速度はＡＩに比べて１５倍
程度大きく選べるためｐｂを１５０ＯＡエツチングする
間にエツチングされるＡＩは１００人となり、５０人の
ＡＩマスク層２６は除去されてしまうが、ＡＩと同等の
エツチング速度のホトレジスト層よりなる保護層２５が
エツチングマスクとなるため問題はない。この後、有機
溶剤中で保護層２５であるホトレジスト層を除去する。At this time, since the etching speed of Pb can be selected to be about 15 times higher than that of AI, 100 AIs are etched while etching PB at 150OA, and 50 AI mask layers 26 are removed. There is no problem because the protective layer 25 made of a photoresist layer having the same etching speed serves as an etching mask. Thereafter, the photoresist layer serving as the protective layer 25 is removed in an organic solvent.

このときマスク層２６が残っている場合も２５を除去す
ることで同時に除去できる。At this time, even if the mask layer 26 remains, it can be removed at the same time by removing the mask layer 25.

（第２の発明の効果） 以上説明したように、本発明によればジョセフソン接合
領域規定のためのマスクとして、互いに交差するストラ
イプ状マスクの交差部分のパターンを有するマスク層を
用いるため、従来のレジストマスクにみられたパターン
のコーナ一部の変形に起因する寸法および形状の設計値
からのずれという欠点が除去され、寸法精度のよい、設
計どおりの面積のジョセフソン接合領域をもつ接合素子
が製造できる。これは、特に微細寸法の接合素子の製造
に有効である。さらに、本発明によれば前記マスク層は
第２の超伝導体層の上に保護層を介して形成されている
ため、前記マスク層のエツチング加工のときに前記第２
の超伝導体層の表面がエツチングされるのを防ぐことが
できる。本発明は前記マスク層のエツチング加工の条件
において、大きいエツチング速度をもつ材料で第２の超
伝導体層が形成されている場合に適用すれば特に有効で
あり、第２の超伝導体層の材料とマスク層の材料の選択
の幅が広がる。(Effects of the Second Invention) As explained above, according to the present invention, a mask layer having a pattern of intersecting portions of striped masks that intersect with each other is used as a mask for defining the Josephson junction region. This eliminates the drawbacks of deviations in dimensions and shape from design values due to deformation of part of the corner of the pattern that was observed in the resist mask of 2015, and creates a junction element with a Josephson junction region of the designed area and high dimensional accuracy. can be manufactured. This is particularly effective in manufacturing fine-sized bonding elements. Furthermore, according to the present invention, since the mask layer is formed on the second superconductor layer with a protective layer interposed therebetween, the second superconductor layer is etched when the mask layer is etched.
The surface of the superconductor layer can be prevented from being etched. The present invention is particularly effective when the second superconductor layer is formed of a material having a high etching rate under the etching conditions of the mask layer. The range of choices for materials and mask layer materials is expanded.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（ａ）〜（ｅ）は第１の発明のジョセフソン接合
素子の製造方法を説明するための主要工程における素子
の斜視図、第２図（ａ）〜（ｅ）は第２の発明のジョセ
フソン接合素子の製造方法を説明するための主要工程に
おける素子の斜視図、第３図（ａ）〜（ｃ）、第４図（
ａ）〜（ｃ）は従来のジョセフソン接合素子の製造方法
を説明するための主要工程における断面図で、図におい
て、１１．２１．３１．４１は基板、１２．２２．３２
．４２は第１の超伝導体層、１３．２３．４３はトンネ
ル障壁層、１４゜２４、４４は第２の超伝導体層、１５
．２６はマスク層、２５は保護層、１６．１６″、　２
７．２７’はエツチングマスク、３３゜４５はレジスト
マスク、３４は絶縁体層である。 工　業　技　１ｒｊ　　院 第１図 １６′：第２のエッチングマスク 第　３　図 第４図 ４２：第１の超伝導体層 ４３：トンネル障壁層 牢ｌ第２の超伝導体層 ４５：レジストマスク1(a) to (e) are perspective views of the device in the main steps for explaining the manufacturing method of the Josephson junction device of the first invention, and FIG. Perspective views of the device in main steps for explaining the method for manufacturing the Josephson junction device of the invention, FIGS. 3(a) to (c), and FIG.
a) to (c) are cross-sectional views of the main steps for explaining the conventional method of manufacturing a Josephson junction element. In the figures, 11.21.31.41 is the substrate, 12.22.32
．． 42 is the first superconductor layer, 13.23.43 is the tunnel barrier layer, 14°24, 44 is the second superconductor layer, 15
．． 26 is a mask layer, 25 is a protective layer, 16.16″, 2
7.27' is an etching mask, 33.degree. 45 is a resist mask, and 34 is an insulating layer. Institute of Industrial Technology 1rj 1st Figure 16': Second etching mask 3rd Figure 4 42: First superconductor layer 43: Tunnel barrier layer 1 Second superconductor layer 45: Resist mask

Claims (2)

【特許請求の範囲】[Claims] （１）基板上に第１の超伝導体電極と、この第１の超伝
導体電極の一表面上のトンネル障壁層と、このトンネル
障壁層を介して前記第１の超伝導体電極と対向する第２
の超伝導体電極を有するジョセフソン接合素子の製造方
法において、基板上に第１の超伝導体層、この第１の超
伝導体層上にトンネル障壁層、このトンネル障壁層上に
第２の超伝導体層を連続形成する工程、前記第２の超伝
導体層上にマスク層を形成する工程、前記マスク層上に
ストライプ状の第１のエッチングマスクを形成して前記
マスク層の前記第１のエッチングマスクから露出した領
域を完全にエッチングし、前記第１のエッチングマスク
を剥離した後、前記マスク層と交差するストライプ状の
第２のエッチングマスクを形成し、前記マスク層の露出
部分を完全にエッチングする工程、前記第２のエッチン
グマスクを剥離した後、前記第２の超伝導体層の前記マ
スク層から露出した領域を完全にエッチングしてジョセ
フソン接合領域を規定する工程を含むことを特徴とする
ジョセフソン接合素子の製造方法。(1) A first superconductor electrode on a substrate, a tunnel barrier layer on one surface of this first superconductor electrode, and facing the first superconductor electrode via this tunnel barrier layer. Second to do
In the method for manufacturing a Josephson junction device having a superconductor electrode, a first superconductor layer is formed on a substrate, a tunnel barrier layer is formed on this first superconductor layer, and a second layer is formed on this tunnel barrier layer. a step of continuously forming superconductor layers, a step of forming a mask layer on the second superconductor layer, and a step of forming a striped first etching mask on the mask layer to remove the first etching mask of the mask layer. After completely etching the area exposed from the first etching mask and peeling off the first etching mask, a second etching mask in the form of a stripe that intersects the mask layer is formed, and the exposed portion of the mask layer is etched. fully etching, after removing the second etch mask, completely etching the region of the second superconductor layer exposed from the mask layer to define a Josephson junction region; A method for manufacturing a Josephson junction element characterized by: （２）基板上に第１の超伝導体電極と、この第１の超伝
導体電極の一表面上のトンネル障壁層と、このトンネル
障壁層を介して前記第１の超伝導体電極と対向する第２
の超伝導体電極を有するジョセフソン接合素子の製造方
法において、基板上に第１の超伝導体層、この第１の超
伝導体層上にトンネル障壁層このトンネル障壁層上に第
２の超伝導体層を連続形成する工程、前記第２の超伝導
体層上に保護層、この保護層上にマスク層を形成する工
程、前記マスク層上にストライプ状の第１のエッチング
マスクを形成して前記マスク層の前記第１のエッチング
マスクから露出した領域を完全にエッチングし、前記第
１のエッチングマスクを剥離した後、前記マスク層と交
差するストライプ状の第２のエッチングマスクを形成し
、前記マスク層の露出部分を完全にエッチングする工程
、前記第２のエッチングマスクを剥離した後、前記マス
ク層から露出した領域の前記保護層、続いて前記第２の
超伝導体層を完全にエッチングしてジョセフソン接合領
域を規定する工程を含むことを特徴とするジョセフソン
接合素子の製造方法。(2) a first superconductor electrode on a substrate; a tunnel barrier layer on one surface of the first superconductor electrode; and a tunnel barrier layer facing the first superconductor electrode via the tunnel barrier layer. Second to do
In the method for manufacturing a Josephson junction device having a superconductor electrode, a first superconductor layer is formed on a substrate, a tunnel barrier layer is formed on the first superconductor layer, and a second superconductor layer is formed on the tunnel barrier layer. a step of continuously forming a conductor layer, a step of forming a protective layer on the second superconductor layer, a step of forming a mask layer on the protective layer, and a step of forming a striped first etching mask on the mask layer. completely etching the region of the mask layer exposed from the first etching mask, and after peeling off the first etching mask, forming a second etching mask in a stripe shape that intersects with the mask layer; completely etching the exposed portion of the mask layer, after peeling off the second etching mask, completely etching the protective layer in the area exposed from the mask layer, and then completely etching the second superconductor layer; 1. A method of manufacturing a Josephson junction device, comprising the step of defining a Josephson junction region.
JP60102698A 1985-05-16 1985-05-16 Manufacture of josephson junction element Granted JPS61263179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60102698A JPS61263179A (en) 1985-05-16 1985-05-16 Manufacture of josephson junction element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60102698A JPS61263179A (en) 1985-05-16 1985-05-16 Manufacture of josephson junction element

Publications (2)

Publication Number Publication Date
JPS61263179A true JPS61263179A (en) 1986-11-21
JPH0511432B2 JPH0511432B2 (en) 1993-02-15

Family

ID=14334475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60102698A Granted JPS61263179A (en) 1985-05-16 1985-05-16 Manufacture of josephson junction element

Country Status (1)

Country Link
JP (1) JPS61263179A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233982A (en) * 1990-02-09 1991-10-17 Hitachi Ltd Forming method for pattern of josephson junction element
JPH0461178A (en) * 1990-06-22 1992-02-27 Agency Of Ind Science & Technol Josephson junction and integrated circuit thereof and manufacture of josephson junction
JP2005302351A (en) * 2004-04-07 2005-10-27 Dainippon Printing Co Ltd Light-emitting device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175830A (en) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd Forming method for pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175830A (en) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd Forming method for pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233982A (en) * 1990-02-09 1991-10-17 Hitachi Ltd Forming method for pattern of josephson junction element
JPH0461178A (en) * 1990-06-22 1992-02-27 Agency Of Ind Science & Technol Josephson junction and integrated circuit thereof and manufacture of josephson junction
JP2005302351A (en) * 2004-04-07 2005-10-27 Dainippon Printing Co Ltd Light-emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0511432B2 (en) 1993-02-15

Similar Documents

Publication Publication Date Title
US4432134A (en) Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
US4299679A (en) Method of producing Josephson elements of the tunneling junction type
JPS61263179A (en) Manufacture of josephson junction element
JP2682136B2 (en) Method of manufacturing Josephson device
JPS6394692A (en) Manufacture of josephson junction device
JPS60208873A (en) Manufacture of josephson junction element
JPS5967675A (en) Manufacture of josephson integrated circuit device
US3450534A (en) Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate
JPS61144892A (en) Production of josephson integrated circuit
JPH0481876B2 (en)
JPS61144083A (en) Forming method of josephson junction element
JP2727648B2 (en) Superconducting element manufacturing method
JPS62173776A (en) Manufacture of josephson junction element
JPS6147679A (en) Production of josephson junction element
JPH07142776A (en) Pattern formation
JPS61263180A (en) Manufacture of josephson junction element
JPS60210887A (en) Manufacture of josephson junction element
JPS60208874A (en) Manufacture of josephson junction element
JPS63224273A (en) Josephson junction element and its manufacture
JPH0328074B2 (en)
JPH04287382A (en) Mask material for forming oxide thin film, forming method for pattern of oxide thin film using same, and manufacture of superconducting element
JPS60208875A (en) Manufacture of josephson junction element
JPS6167975A (en) Manufacture of josephson junction element
JPS61229377A (en) Manufacture of josephson integrated circuit
JPS6386582A (en) Manufacture of josephson junction element

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term