JPS61275942A - エミユレ−タ - Google Patents
エミユレ−タInfo
- Publication number
- JPS61275942A JPS61275942A JP60117360A JP11736085A JPS61275942A JP S61275942 A JPS61275942 A JP S61275942A JP 60117360 A JP60117360 A JP 60117360A JP 11736085 A JP11736085 A JP 11736085A JP S61275942 A JPS61275942 A JP S61275942A
- Authority
- JP
- Japan
- Prior art keywords
- address
- emulator
- execution
- program
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はエミュレータに関し、特に対象のプログラムの
チェックを行う際の、変更や修正の方法、未作成部分の
代行機能に関するものである。
チェックを行う際の、変更や修正の方法、未作成部分の
代行機能に関するものである。
(従来の技術)
従来より、対象のマイクロプロセッサをエミュレータ方
式で作動させ、その動作テストを行うマイクロプロセッ
サデバッガがある。このようなマイクロプロセッサデバ
ッガにおいて、チェックを行っている対象のマイクロプ
ロセッサで実行するためのプログラム(チェックプログ
ラムという)にバグがあった場合、ソースファイルの修
正を行い、アセンブル、リンク等を経てチェックを再開
するという正統的な修正方式による゛と時間がかかる。
式で作動させ、その動作テストを行うマイクロプロセッ
サデバッガがある。このようなマイクロプロセッサデバ
ッガにおいて、チェックを行っている対象のマイクロプ
ロセッサで実行するためのプログラム(チェックプログ
ラムという)にバグがあった場合、ソースファイルの修
正を行い、アセンブル、リンク等を経てチェックを再開
するという正統的な修正方式による゛と時間がかかる。
そこで、小修正ならば、エミュレータ上のRAM(ラン
ダム・アクセス・メモリ)に格納されているチェックプ
ログラムを機械語レベルで直接変更し、チェックを続行
している。
ダム・アクセス・メモリ)に格納されているチェックプ
ログラムを機械語レベルで直接変更し、チェックを続行
している。
(発明が解決しようとする問題点)
しかしながら、従来のエミュレータにおいては次のよう
な問題があった。
な問題があった。
ターゲットのプログラムを機械語レベルで変更するため
、変更前の語数と変更後後の語数を一致させなければな
らず、手間のかかることが多い。
、変更前の語数と変更後後の語数を一致させなければな
らず、手間のかかることが多い。
場合によっては語数がどうしても一致しないこともある
。
。
また、未作成部分のプログラム(例えばサブルーチンプ
ログラム)の代行を行うプログラムを追加するのも大変
である。
ログラム)の代行を行うプログラムを追加するのも大変
である。
本発明の目的は、この様な点に鑑み、ターゲットプログ
ラムのバグの一時的な修正が容易にできるようにすると
共に、未作成部分のプログラムを代行するプログラムの
追加を容易にし、ターゲットにプログラム未作成部分が
在ってもプログラムのチェックが可能なエミュレータを
提供することにある。
ラムのバグの一時的な修正が容易にできるようにすると
共に、未作成部分のプログラムを代行するプログラムの
追加を容易にし、ターゲットにプログラム未作成部分が
在ってもプログラムのチェックが可能なエミュレータを
提供することにある。
(問題点を解決するための手段)
この様な目的を達成するための本発明では、ターゲット
CPUの実行したアドレスを検出する実行アドレス検出
器と、あらかじめ設定したアドレスと前記実行アドレス
検出器からの出力を比較し、一致したときはターゲット
CPUの動作を停止させてホストCPUへ一致を知らせ
るアドレス比較器を具備し、一致したアドレス毎にエミ
ュレータのコマンドを組合せたプログラムを起動するこ
とができるようにしたことを特徴とする。
CPUの実行したアドレスを検出する実行アドレス検出
器と、あらかじめ設定したアドレスと前記実行アドレス
検出器からの出力を比較し、一致したときはターゲット
CPUの動作を停止させてホストCPUへ一致を知らせ
るアドレス比較器を具備し、一致したアドレス毎にエミ
ュレータのコマンドを組合せたプログラムを起動するこ
とができるようにしたことを特徴とする。
(実施例)
以下図面を用いて本発明の詳細な説明する。第1図は本
発明に係るエミュレータの一実施例を示す構成図である
。図において、1は中央処理装置く以下ホストCPUと
呼ぶ)、2はアドレスを設定し同時にその設定アドレス
を表示する表示部を有する設定器、3は修正や未作成部
分のプログラムが作成されたときにこれを格納しておく
ホストメモリ、5はターゲットCPU7の実行アドレス
を検出する実行アドレス検出器、4は実行アドレス検出
器から与えられるアドレスと、設定器2で設定されたア
ドレスとを比較し一致しているか否かを検出するアドレ
ス比較器、6はターゲットCPU7で実行するプログラ
ムが格納されたメモリである。
発明に係るエミュレータの一実施例を示す構成図である
。図において、1は中央処理装置く以下ホストCPUと
呼ぶ)、2はアドレスを設定し同時にその設定アドレス
を表示する表示部を有する設定器、3は修正や未作成部
分のプログラムが作成されたときにこれを格納しておく
ホストメモリ、5はターゲットCPU7の実行アドレス
を検出する実行アドレス検出器、4は実行アドレス検出
器から与えられるアドレスと、設定器2で設定されたア
ドレスとを比較し一致しているか否かを検出するアドレ
ス比較器、6はターゲットCPU7で実行するプログラ
ムが格納されたメモリである。
このような構成における動作を第2図のメモリマツプを
参照して次に説明する。
参照して次に説明する。
(1)設定器2に、修正を加えたいアドレス(第2図に
おいて、被チエツクプログラムPのアドレスAdlから
アドレスAd2までのアドレス)、あるいは未作成部分
のアドレス(アドレスAd3)を設定する。
おいて、被チエツクプログラムPのアドレスAdlから
アドレスAd2までのアドレス)、あるいは未作成部分
のアドレス(アドレスAd3)を設定する。
(2)設定されたアドレスは、ホストCPU1によりア
ドレス比較器4に設定される。
ドレス比較器4に設定される。
(3)設定器2より、エミュレータのコマンドを用いて
、修正の手続、又は未作成の手続をプログラムし、(2
)で設定されたアドレスと対応させて登録する (4)登録された手続(第2図に示すアドレスAd1〜
Ad2に対応した手続であるプログラムP1、アドレス
Ad3に対応した手続であるプログラムP2)は、ホス
トcpuiによりホストメモリ3に格納される。
、修正の手続、又は未作成の手続をプログラムし、(2
)で設定されたアドレスと対応させて登録する (4)登録された手続(第2図に示すアドレスAd1〜
Ad2に対応した手続であるプログラムP1、アドレス
Ad3に対応した手続であるプログラムP2)は、ホス
トcpuiによりホストメモリ3に格納される。
(5)ターゲットCPU7をスタートさせると、実行ア
ドレス検出器5によりターゲットCPU 7の実行アド
レスがアドレス比較器4へ出力される。
ドレス検出器5によりターゲットCPU 7の実行アド
レスがアドレス比較器4へ出力される。
(6)アドレス比較l114は、実行アドレス検出器5
より送られて来るアドレスと、rl)、(2)により設
定されたアドレスの比較を行う。
より送られて来るアドレスと、rl)、(2)により設
定されたアドレスの比較を行う。
(7)アドレスの一致が検出されると、アドレス比較器
は一致信号を出し、ターゲットCPUを一時停止させ、
ホストCPUヘアドレスの一致があったことを知らせる
。
は一致信号を出し、ターゲットCPUを一時停止させ、
ホストCPUヘアドレスの一致があったことを知らせる
。
(8)ホストCPU1は、どのアドレスの一致が起った
のかをアドレス比較器より読出し、そのアドレスに対応
した手続をホストメモリ3より読み出してその手続を続
行する。
のかをアドレス比較器より読出し、そのアドレスに対応
した手続をホストメモリ3より読み出してその手続を続
行する。
(9)通常、手続の最後にはターゲットCPUを再スタ
ートそさせるコマンドが記述されているため、ホストC
PUが一連の手続を実行した後ターゲットCPUが再ス
タートし、チェックを行うプログラムが続行される。
ートそさせるコマンドが記述されているため、ホストC
PUが一連の手続を実行した後ターゲットCPUが再ス
タートし、チェックを行うプログラムが続行される。
(発明の効果)
以上説明したように、本発明によれば、アドレス比較器
へ設定したアドレスに一致する毎にホストCPUへ信号
が入り、エミュレータのコマンドで記述したプログラム
の起動がかけられるようになっているので、バグの一時
的な修正や、未作成部のプログラムの代行機能を作成し
実行させるのが容易となる。また、エミュレータのコマ
ンドで記述されるので、再利用もしやすい。
へ設定したアドレスに一致する毎にホストCPUへ信号
が入り、エミュレータのコマンドで記述したプログラム
の起動がかけられるようになっているので、バグの一時
的な修正や、未作成部のプログラムの代行機能を作成し
実行させるのが容易となる。また、エミュレータのコマ
ンドで記述されるので、再利用もしやすい。
第1図は本発明に係るエミュレータの一実施例を示す構
成図、第2図はメモリマツプを示す図である。 1・・・ホストCPU、2・・・設定器、3・・・ホス
トメモリ、4・・・アドレス比較器、5・・・実行アド
レス検出器、6・・・ターゲットメモリ、7・・・ター
ゲットCU0 第1図 第Z図
成図、第2図はメモリマツプを示す図である。 1・・・ホストCPU、2・・・設定器、3・・・ホス
トメモリ、4・・・アドレス比較器、5・・・実行アド
レス検出器、6・・・ターゲットメモリ、7・・・ター
ゲットCU0 第1図 第Z図
Claims (1)
- 【特許請求の範囲】 ターゲットCPUの実行したアドレスを検出する実行ア
ドレス検出器と、 あらかじめ設定したアドレスと前記実行アドレス検出器
からの出力を比較し、一致したときはターゲットCPU
の動作を停止させてホストCPUへ一致を知らせるアド
レス比較器 を具備し、一致したアドレス毎にエミュレータのコマン
ドを組合せたプログラムを起動することができるように
したことを特徴とするエミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60117360A JPS61275942A (ja) | 1985-05-30 | 1985-05-30 | エミユレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60117360A JPS61275942A (ja) | 1985-05-30 | 1985-05-30 | エミユレ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61275942A true JPS61275942A (ja) | 1986-12-06 |
Family
ID=14709750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60117360A Pending JPS61275942A (ja) | 1985-05-30 | 1985-05-30 | エミユレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61275942A (ja) |
-
1985
- 1985-05-30 JP JP60117360A patent/JPS61275942A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61275942A (ja) | エミユレ−タ | |
JPH03113648A (ja) | プログラムデバツグ方式 | |
JP2007004516A (ja) | 組込みシステムのプログラムデバッグ方法 | |
JP2000242528A (ja) | Cpuの暴走監視装置 | |
JP2659366B2 (ja) | デバッグ方法及びその装置 | |
JPS61180342A (ja) | 高級言語のステツプ実行方式 | |
JPH02113345A (ja) | 擬障発生方式 | |
JP2704117B2 (ja) | シミュレータ | |
JP2697230B2 (ja) | デバッグ支援装置 | |
JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
JPS61235955A (ja) | プログラムのデバツグ方式 | |
JPH03209534A (ja) | プログラム開発支援装置 | |
JPH07253907A (ja) | 自己デバッグ機能付き情報処理装置 | |
JPH02231634A (ja) | ソフトウェア互換性維持方法 | |
JPS5968034A (ja) | マイクロコンピユ−タ開発装置用入出力ポ−トシミユレ−タ | |
JP2006350676A (ja) | 組込みシステムのプログラムデバッグ方法 | |
JP2002157143A (ja) | 集積回路試験プログラムのデバッグ支援システム | |
JPH05241821A (ja) | データ処理装置 | |
JPS63205740A (ja) | プログラム実行トレ−ス処理方式 | |
JPH0588879A (ja) | プログラム開発支援システム | |
JPS6269329A (ja) | メモリ破壊位置検出方式 | |
JPS63305434A (ja) | ディバッギングエイド装置 | |
JPH05341982A (ja) | プログラム開発支援装置 | |
JPH06259283A (ja) | プログラム開発支援装置 | |
JPS6365539A (ja) | 演算処理装置の試験方式 |