JPS61272990A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS61272990A JPS61272990A JP11502085A JP11502085A JPS61272990A JP S61272990 A JPS61272990 A JP S61272990A JP 11502085 A JP11502085 A JP 11502085A JP 11502085 A JP11502085 A JP 11502085A JP S61272990 A JPS61272990 A JP S61272990A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- semiconductor
- semiconductor layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体レーザの横モードの光を制御するため、活性層上
のクラッド層を２層に分けて成長する。
のクラッド層を２層に分けて成長する。
下側のクラッド層は厳密に厚さを制御して成長し、かつ
上側のクラッド層をエッチオフして溝を形成する際のエ
ッチャントで侵されない組成にする。
上側のクラッド層をエッチオフして溝を形成する際のエ
ッチャントで侵されない組成にする。
このような構造のクラッド層に溝を形成した後、２回目
の成長により混晶比の小さい、すなわち屈折率の大きい
結晶を溝に埋め込んで、発振光の屈折率導波路（ガイド
）を再現性よく実現できる構造を提供する。
の成長により混晶比の小さい、すなわち屈折率の大きい
結晶を溝に埋め込んで、発振光の屈折率導波路（ガイド
）を再現性よく実現できる構造を提供する。
本発明は横モードを制御した半導体レーザに係り、特に
屈折率ガイドを再現性よく実現できる構造に関する。
屈折率ガイドを再現性よく実現できる構造に関する。
従来より横モード制御に前記屈折率ガイドが用いられて
いるが、活性層上のクラッド層に極めて薄い厚さを残し
て溝を掘る技術がなく、従って再現性に乏しく、構造の
改善が要望されている。
いるが、活性層上のクラッド層に極めて薄い厚さを残し
て溝を掘る技術がなく、従って再現性に乏しく、構造の
改善が要望されている。
第４図は従来例による横モードを制御した半導体レーザ
の断面図である。
の断面図である。
図において、１１１は基板でｎ型ガリウム砒素（ｎ−Ｇ
ａＡｓ）基板を用い、この上に第１回目成長により、ク
ランド層上してｎ型ガリウムアルミニウム砒素（ｎ −
Ｇａ、−ＪＩＪｓ （ｘ ＝０．３５） ）層１０１、
活性層上してアンドープのＧａ ｌ−、Ａ １ ｙＡｓ
（ｙ ＝０．０５）層１０２、クラッド層上してＥ）
−Ｇａｐ−、＾Ｌ、Ａａ （ａ ＝０．４ ）層１０４
、成長助長層上してｎ −ＧａＩ−ｂＡｌｂＡｓ （ｂ
＝ １））層１０５を順次成長する。
ａＡｓ）基板を用い、この上に第１回目成長により、ク
ランド層上してｎ型ガリウムアルミニウム砒素（ｎ −
Ｇａ、−ＪＩＪｓ （ｘ ＝０．３５） ）層１０１、
活性層上してアンドープのＧａ ｌ−、Ａ １ ｙＡｓ
（ｙ ＝０．０５）層１０２、クラッド層上してＥ）
−Ｇａｐ−、＾Ｌ、Ａａ （ａ ＝０．４ ）層１０４
、成長助長層上してｎ −ＧａＩ−ｂＡｌｂＡｓ （ｂ
＝ １））層１０５を順次成長する。
つぎに、ｐ −ＧａＩ−ａＡｌａＡｓ層１０４を厚さ０
．１〜０．３μｍ程度残して、ｎ Ｇａ１−ｂＡｌｂ
Ａｓ層１０５とｐ ＧａＩ−ａＡ１＠Ａｓ層１０４を
ストライブ状にエッチオフして溝１０８を形成する。
．１〜０．３μｍ程度残して、ｎ Ｇａ１−ｂＡｌｂ
Ａｓ層１０５とｐ ＧａＩ−ａＡ１＠Ａｓ層１０４を
ストライブ状にエッチオフして溝１０８を形成する。
つぎに、第２回目成長により、液溝１０８を覆って、埋
込クラッド層上してｐ −Ｇａ１−ｃＡｌｃＡｓ（ｃ−
０，３５）層、１０６ 、キ’ｐツブ層上してｐ −Ｇ
ａＡｓ層１０７を順次成長する。
込クラッド層上してｐ −Ｇａ１−ｃＡｌｃＡｓ（ｃ−
０，３５）層、１０６ 、キ’ｐツブ層上してｐ −Ｇ
ａＡｓ層１０７を順次成長する。
層１０９、下側にｎ型側電極として金ゲルマニウム／金
（ＡｕＧｅ／＾Ｕ）層１１０が被着されて、レーザの主
要部が構成されている。
（ＡｕＧｅ／＾Ｕ）層１１０が被着されて、レーザの主
要部が構成されている。
以上の構造においては、溝１０８内の層１０６は溝１０
８外の層１０４に比し、混晶比は小さく （ｃくａ）、
従って禁制帯幅は小さく、屈折率が大きくなるため、光
は溝内に集まり屈折率ガイドが形成される。
８外の層１０４に比し、混晶比は小さく （ｃくａ）、
従って禁制帯幅は小さく、屈折率が大きくなるため、光
は溝内に集まり屈折率ガイドが形成される。
上記従来例の屈折率ガイドにより、横モードを制御した
半導体レーザの構造では、活性層上側のクラッド層に溝
を形成する際、極く薄い層を残すように通常のエツチン
グにより制御しなければならず、従って残った層厚のバ
ラツキは大きく、このことは溝内外の屈折率差に大きく
影響するため、特性の再現性が悪かった。
半導体レーザの構造では、活性層上側のクラッド層に溝
を形成する際、極く薄い層を残すように通常のエツチン
グにより制御しなければならず、従って残った層厚のバ
ラツキは大きく、このことは溝内外の屈折率差に大きく
影響するため、特性の再現性が悪かった。
上記問題点の解決は、活性層上に、第１の半導体層上、
該第１の半導体層上混晶比の異なる第２の半導体層を被
着し、該第２の半導体層の一部を除去して該第１の半導
体層の表面を露出させて溝を形成し、液溝を覆って第３
の半導体層を被着した層構造を含む本発明による半導体
レーザにより達成される。
該第１の半導体層上混晶比の異なる第２の半導体層を被
着し、該第２の半導体層の一部を除去して該第１の半導
体層の表面を露出させて溝を形成し、液溝を覆って第３
の半導体層を被着した層構造を含む本発明による半導体
レーザにより達成される。
ＧａＡｓ系半導体レーザとしては、
基板（１１）上に、
クラッド層上してＧａｔ−Ｊｌ、Ａｓよりなる第１層（
１）、活性層上してＧａ１−ｙＡｌ、＾３よりなる第２
層＜２）、クラッド層上して前記第１の半導体層上して
のＧａ、−、ＡｌＪｓよりなる第３層（３）、および前
記第２の半導体層上してのＧａｔ−ａＡｌＪｓよりなる
第４７！ （４）、成長助長層上してＧａ１−ｂＡｌｂ
Ａｓよりなる第５層（５）を順次成長し、 該第３層（３）が露出するまで、第５層（５）と第４層
（４）との一部を除去して溝８を形成し、液溝８を覆っ
て、クラッド層上して前記第３の半導体層上してのＧａ
Ｉ−ｃＡｌｃＡｓよりなる第６層を成長してなる構造を
含み、 Ａｌの混晶比が ｙ＜ｘ、ｙ＜ｚ。
１）、活性層上してＧａ１−ｙＡｌ、＾３よりなる第２
層＜２）、クラッド層上して前記第１の半導体層上して
のＧａ、−、ＡｌＪｓよりなる第３層（３）、および前
記第２の半導体層上してのＧａｔ−ａＡｌＪｓよりなる
第４７！ （４）、成長助長層上してＧａ１−ｂＡｌｂ
Ａｓよりなる第５層（５）を順次成長し、 該第３層（３）が露出するまで、第５層（５）と第４層
（４）との一部を除去して溝８を形成し、液溝８を覆っ
て、クラッド層上して前記第３の半導体層上してのＧａ
Ｉ−ｃＡｌｃＡｓよりなる第６層を成長してなる構造を
含み、 Ａｌの混晶比が ｙ＜ｘ、ｙ＜ｚ。
ａ≧０．４５≧ｚ、
ａｒｃ。
の関係を充たすようにする。
さらに、前記第５層（５）の混晶比が
０．２≧ｂ≧０゜
の関係を充たすようにすれば、第６層の成長が容易にな
る。。
る。。
本発明によれば、半導体レーザの横モードの光を抑制す
るため、活性層上のクラッド層を２層に分けて成長し、
下側のクラッド層（第３層３）は厳密に厚さを制御して
成長し、かつ上側のクラッド層（第４層４）をエッチオ
フしてストライプ状の溝を形成する際のエッチャントで
侵されない組成にする。
るため、活性層上のクラッド層を２層に分けて成長し、
下側のクラッド層（第３層３）は厳密に厚さを制御して
成長し、かつ上側のクラッド層（第４層４）をエッチオ
フしてストライプ状の溝を形成する際のエッチャントで
侵されない組成にする。
このような構造のクラッド層に溝を形成するため、エツ
チングすると上側のクラッド層のみエツチングされて、
下側のクラッド層が露出するとエツチングはここで止ま
る。
チングすると上側のクラッド層のみエツチングされて、
下側のクラッド層が露出するとエツチングはここで止ま
る。
従って、溝の底に残るクラフト層の層厚は、下側のクラ
ッド層の層厚となり、この層厚は成長条件を制御すれば
、従来例のエツチング制御に比し極めて容易に正確に制
御ができる。
ッド層の層厚となり、この層厚は成長条件を制御すれば
、従来例のエツチング制御に比し極めて容易に正確に制
御ができる。
この後、２回目の成長により混晶比の小さい、すなわち
屈折率の大きい結晶を溝に埋め込んで、屈折率、ガイド
を再現性よく形成でき−る構造が得られる。
屈折率の大きい結晶を溝に埋め込んで、屈折率、ガイド
を再現性よく形成でき−る構造が得られる。
第３図は活性層厚ｄをパラメータにして、第３層の厚さ
と、溝内外の屈折率差ΔＮの関係を示す図である。
と、溝内外の屈折率差ΔＮの関係を示す図である。
図において、屈折率Ｎは溝内で溝外よりΔＮだけ大きい
ことが示されている。
ことが示されている。
屈折率ガイドとして有効な条件は少なくとも、ΔＮ ＞
Ｉ Ｘ １０−３゜ であり、従って第３層の厚さは０．３〜０．４μｍ以下
の厚さで、精密に制御しなければならないことが分かる
。
Ｉ Ｘ １０−３゜ であり、従って第３層の厚さは０．３〜０．４μｍ以下
の厚さで、精密に制御しなければならないことが分かる
。
また、ＧａＡｌＡｓのＡｌの混晶比の限定はつぎの理由
による。
による。
（１１ｙ ＜ ｘ 、 ｙ ＜ ｚ
活性領域にダブルへテロ接合形成の条件。
（２）ａ≧０．４５≧２
弗酸系の選択エツチングに必要な条件。
（３）ａ＞ｃ
ストライプ中の屈折率を大きくし、屈折率ガイドを形成
する条件。
する条件。
（４１０，２≧ｂ≧０゜
Ａｌの混晶比が大きいと結晶表面が酸化しやすいため、
２回目の成長を容易にするための条件。
２回目の成長を容易にするための条件。
第１図は本発明による横モードを制御した半導体レーザ
の断面図である。
の断面図である。
図において、１１は基板でｎ −ＧａＡｓ基板を用い、
この上に第１回目成長により、 クラッド層上して ｎ −Ｇａ＋−、Ａ１．Ａｓ （ｘ ＝０．４ ）より
なる第１層ｌ（厚さ１．５μｍ）、 活性層上して アンドープのＧａ＋−ｙＡｌｙＡｓ （Ｖ ＝０．０５
）よりなる第２層２ （厚さ〜０．０８μｍ）、 クラッド層上して 第１の半導体層上してのｐＧａ＋−ｚＡｌｚＡｓ（ｚ＝
０．４）よりなる第３層 ３（厚さ０．２〜０．３μｍ）、 および 第２の半導体層上してのｐ （ｎ） −Ｇａ＋−Ｊｌａ
Ａｓ（ａ＝０．５）よりなる第４層４ （厚さ０．５μｍ）、 成長助長層上して ｎ −Ｇａ＋−ｂＡｌｂＡ’ｓ （ｂ ＝ ０ ）より
なる第５層５（厚さ０．３μｍ）、 を順次成長する。
この上に第１回目成長により、 クラッド層上して ｎ −Ｇａ＋−、Ａ１．Ａｓ （ｘ ＝０．４ ）より
なる第１層ｌ（厚さ１．５μｍ）、 活性層上して アンドープのＧａ＋−ｙＡｌｙＡｓ （Ｖ ＝０．０５
）よりなる第２層２ （厚さ〜０．０８μｍ）、 クラッド層上して 第１の半導体層上してのｐＧａ＋−ｚＡｌｚＡｓ（ｚ＝
０．４）よりなる第３層 ３（厚さ０．２〜０．３μｍ）、 および 第２の半導体層上してのｐ （ｎ） −Ｇａ＋−Ｊｌａ
Ａｓ（ａ＝０．５）よりなる第４層４ （厚さ０．５μｍ）、 成長助長層上して ｎ −Ｇａ＋−ｂＡｌｂＡ’ｓ （ｂ ＝ ０ ）より
なる第５層５（厚さ０．３μｍ）、 を順次成長する。
つぎに、第３層３の表面を露出するまで、第５層５と第
４層４とを幅４μｍのストライプ状にエッチオフして溝
８を形成する。
４層４とを幅４μｍのストライプ状にエッチオフして溝
８を形成する。
つぎに、第２回目成長により、液溝８を覆って、クラッ
ド層上して、第３の半導体層上してのｐ −Ｇａｔ−ｃ
ＡｌｃＡｓ （ｃ ＝０．４ ）よりなる第６層６（厚
さ１．０２μｍ）、 キャップ層上して ｐ−ＧａＡｓ層７ （厚さ０．５μｍ）を順次成長する
。
ド層上して、第３の半導体層上してのｐ −Ｇａｔ−ｃ
ＡｌｃＡｓ （ｃ ＝０．４ ）よりなる第６層６（厚
さ１．０２μｍ）、 キャップ層上して ｐ−ＧａＡｓ層７ （厚さ０．５μｍ）を順次成長する
。
極としてＡｕＧｅ／Ａｕ層１０が被着されて、レーザの
主要部が構成されている。
主要部が構成されている。
この構造においては、電流狭窄は第６層−第５層間、ま
たは第４層−第３層間に逆方向に挿入されたｐｎ接合に
より行われる。また横モードの安定化は溝８の内外の屈
折率差により達成される。
たは第４層−第３層間に逆方向に挿入されたｐｎ接合に
より行われる。また横モードの安定化は溝８の内外の屈
折率差により達成される。
つぎに、本発明の構造をより明確に説明するため製造工
程について述べる。 ゛第２図（１）〜（４）は
本発明による半導体レーザの製造工程を工程順に示した
断面図である。
程について述べる。 ゛第２図（１）〜（４）は
本発明による半導体レーザの製造工程を工程順に示した
断面図である。
第２図（１）において、基板１１上に有機金属の化学気
相成長（ＭＯＣＶＤ）等により第１層１〜第５層５を順
次成長する。
相成長（ＭＯＣＶＤ）等により第１層１〜第５層５を順
次成長する。
第２図（２）において、通常のりソゲラフイエ程により
、ストライプ状の溝８′を形成する。
、ストライプ状の溝８′を形成する。
溝形成は第４層４に達するようにエツチングして行う。
エッチャントは硫酸系、あるいは燐酸系でもよいが、ア
ンモニア系のエッチャントを用いると選択エツチングが
可能となり、第４層４の上でエツチングを止めることが
できる。
ンモニア系のエッチャントを用いると選択エツチングが
可能となり、第４層４の上でエツチングを止めることが
できる。
第２図（３）において、弗酸系のエッチャントを用い、
第４層４のみをエツチングして−８を形成する。
第４層４のみをエツチングして−８を形成する。
このとき第３層３はエツチングされないため、第３層３
の厚さは再現性よく保たれる。
の厚さは再現性よく保たれる。
第２図（４）において、ＭＯＣＶＤ等により第６層、第
７層を成長し、電極９．１０を被着して第１図の構造を
得る。
７層を成長し、電極９．１０を被着して第１図の構造を
得る。
以上詳細に説明したように、横モードを安定化するため
の屈折率差は第３層３の厚さに大きく依存する。そのた
め、本発明では第４層４のエツチングに弗酸系のエッチ
ャントを用い、第３層３の厚さはエツチングの影響を受
けないような組成にして、再現性よく、有効な光導波路
が形成できるようになった。
の屈折率差は第３層３の厚さに大きく依存する。そのた
め、本発明では第４層４のエツチングに弗酸系のエッチ
ャントを用い、第３層３の厚さはエツチングの影響を受
けないような組成にして、再現性よく、有効な光導波路
が形成できるようになった。
第１図は本発明による横モードを制御した半導体レーザ
の断面図、 第２図（１１〜（４）は本発明による半導体レーザの製
造工程を工程順に示した断面図、 第３図は活性層厚ｄをパラメータにして、第３層の厚さ
と、溝内外の屈折率差ΔＮの関係を示す図、 第４図は従来例による横モードを制御した半導体レーザ
の断面図である。 図において、 １１は基板でｎ −ＧａＡｓ基板、 １はクラッド層でｎ −Ｇａ、、Ａ１．Ａｓ（ｘ＝０．
４）よりなる第１層、 ２は活性層でアンドープのＧａｔ−ｙＡ１ｙ’Ａｓ（ｙ
＝０．０５）よりなる第２１ｇ。 クラッド層上して ３は第１の半導体層でｐ Ｇａｔ−５ＡｌＪｓ（ｚ＝
０．４）よりなる第３層、 ４は第２の半導体層でｐ Ｇａｓ−ａＡ１ｍＡ！（ａ
＝０．５ ）よりなる第４層、 ５は成長助長層でｎ Ｇａ１−４＾１ｂＡｓ（ｂ−０
）よりなる第５１． ６は第３の半導体層でｐ−ｃａｔ−ｃ＾ｌ ｃＡｓ（ｃ
＝０．４）よりなる第６１！。 ７はキャップ層でｐ −ＧａＡｓ層、 ８．８′は溝、 丁Ｌ ９はｐ型側電極で＃／Ｐｔ／Ａｕ層、 １０はｎ型側電極でＡｕＧｅ／Ａｕ層 屈所率鬼乙〜
の断面図、 第２図（１１〜（４）は本発明による半導体レーザの製
造工程を工程順に示した断面図、 第３図は活性層厚ｄをパラメータにして、第３層の厚さ
と、溝内外の屈折率差ΔＮの関係を示す図、 第４図は従来例による横モードを制御した半導体レーザ
の断面図である。 図において、 １１は基板でｎ −ＧａＡｓ基板、 １はクラッド層でｎ −Ｇａ、、Ａ１．Ａｓ（ｘ＝０．
４）よりなる第１層、 ２は活性層でアンドープのＧａｔ−ｙＡ１ｙ’Ａｓ（ｙ
＝０．０５）よりなる第２１ｇ。 クラッド層上して ３は第１の半導体層でｐ Ｇａｔ−５ＡｌＪｓ（ｚ＝
０．４）よりなる第３層、 ４は第２の半導体層でｐ Ｇａｓ−ａＡ１ｍＡ！（ａ
＝０．５ ）よりなる第４層、 ５は成長助長層でｎ Ｇａ１−４＾１ｂＡｓ（ｂ−０
）よりなる第５１． ６は第３の半導体層でｐ−ｃａｔ−ｃ＾ｌ ｃＡｓ（ｃ
＝０．４）よりなる第６１！。 ７はキャップ層でｐ −ＧａＡｓ層、 ８．８′は溝、 丁Ｌ ９はｐ型側電極で＃／Ｐｔ／Ａｕ層、 １０はｎ型側電極でＡｕＧｅ／Ａｕ層 屈所率鬼乙〜
Claims (1)
- 【特許請求の範囲】 （１）活性層上に、第１の半導体層と、該第１の半導体
層と混晶比の異なる第２の半導体層を被着し、該第２の
半導体層の一部を除去して該第１の半導体層の表面を露
出させて溝を形成し、該溝を覆って第３の半導体層を被
着した層構造を含むことを特徴とする半導体レーザ。 （２）基板（１１）上に、 Ｇａ＿１＿−＿ｘＡｌ＿ｘＡｓよりなる第１層（１）、
活性層としてＧａ＿１＿−＿ｙＡｌ＿ｙＡｓよりなる第
２層（２）、前記第１の半導体層としてのＧａ＿１＿−
＿ｚＡｌ＿ｚＡｓよりなる第３層（３）、前記第２の半
導体層としてのＧａ＿１＿−＿ａＡｌ＿ａＡｓよりなる
第４層（４）、Ｇａ＿１＿−＿ｂＡｌ＿ｂＡｓよりなる
第５層（５）を順次成長し、 該第３層（３）が露出するまで、第５層（５）と第４層
（４）との一部を除去して溝８を形成し、 該溝８を覆って、前記第３の半導体層としてのＧａ＿１
＿−＿ｃＡｌ＿ｃＡｓよりなる第６層を成長してなる構
造を含み、 Ａｌの混晶比が ｙ＜ｘ、ｙ＜ｚ、 ａ≧０．４５≧ｚ、 ａ＞ｃ． の関係を充たすことを特徴とする特許請求の範囲第１項
記載の半導体レーザ。 （３）前記第５層（５）の混晶比が ０．２≧ｂ≧０． の関係を充たすことを特徴とする特許請求の範囲第２項
記載の半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11502085A JPS61272990A (ja) | 1985-05-28 | 1985-05-28 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11502085A JPS61272990A (ja) | 1985-05-28 | 1985-05-28 | 半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61272990A true JPS61272990A (ja) | 1986-12-03 |
Family
ID=14652255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11502085A Pending JPS61272990A (ja) | 1985-05-28 | 1985-05-28 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61272990A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006030746A1 (ja) * | 2004-09-13 | 2006-03-23 | The University Of Tokyo | 半導体発光素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228281A (en) * | 1975-08-28 | 1977-03-03 | Fujitsu Ltd | Light emitting semiconductor device |
| JPS603174A (ja) * | 1983-06-21 | 1985-01-09 | Toshiba Corp | 半導体レ−ザ装置の製造方法 |
-
1985
- 1985-05-28 JP JP11502085A patent/JPS61272990A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228281A (en) * | 1975-08-28 | 1977-03-03 | Fujitsu Ltd | Light emitting semiconductor device |
| JPS603174A (ja) * | 1983-06-21 | 1985-01-09 | Toshiba Corp | 半導体レ−ザ装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006030746A1 (ja) * | 2004-09-13 | 2006-03-23 | The University Of Tokyo | 半導体発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0142845B1 (en) | Method of producing a semiconductor laser device | |
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US4694460A (en) | Stripe geometry semiconductor laser device | |
| KR940006782B1 (ko) | 반도체 레이저 | |
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| JPS61272990A (ja) | 半導体レ−ザ | |
| JPH0560275B2 (ja) | ||
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| US4360920A (en) | Terraced substrate semiconductor laser | |
| JP2680310B2 (ja) | 半導体素子の製造方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPH0530315B2 (ja) | ||
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JPS6021586A (ja) | 化合物半導体装置 | |
| KR960027098A (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPS6129183A (ja) | 半導体レ−ザ | |
| JPS60235485A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH01194378A (ja) | 半導体レーザおよびその製造方法 | |
| JPS6161484A (ja) | 発光素子の製造方法 | |
| JPH0260075B2 (ja) | ||
| JPS6370474A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH0212036B2 (ja) |