JPS61272855A - Interruption request stack control system - Google Patents
Interruption request stack control systemInfo
- Publication number
- JPS61272855A JPS61272855A JP60115823A JP11582385A JPS61272855A JP S61272855 A JPS61272855 A JP S61272855A JP 60115823 A JP60115823 A JP 60115823A JP 11582385 A JP11582385 A JP 11582385A JP S61272855 A JPS61272855 A JP S61272855A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- buffer
- channel
- interruption request
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
入出力制御装置における、チャネル装置からの割込要求
の受付のためのスタック制御方式である。[Detailed Description of the Invention] [Summary] This is a stack control method for accepting interrupt requests from channel devices in an input/output control device.
バッファ領域を２組持って、交互にスタックに使用して
、割込要求のスタックと割込要求の処理とを並行するこ
とにより、チャネル装置の割込要求受付を拒否する機会
を減少する。By having two sets of buffer areas and using them alternately for stacking, stacking interrupt requests and processing interrupt requests in parallel, the chances of rejecting the acceptance of interrupt requests by the channel device are reduced.
本発明は、計算機システムの入出力制御装置における、
チャネル装置からの割込要求受付のためのスタック制御
方式に関する。The present invention provides an input/output control device for a computer system.
This invention relates to a stack control method for accepting interrupt requests from channel devices.
計算機システムの入出力装置等を制御する入出力制御装
置は、公知のように、チャネル装置から起動要求のコマ
ンドを受は取って、入出力装置の制御、入出力装置とチ
ャネル間のデータ転送、入出力装置の状態報告等の制御
を実行する。As is well known, an input/output control device that controls input/output devices, etc. of a computer system receives and receives a startup request command from a channel device, controls the input/output device, transfers data between the input/output device and the channel, Executes control such as reporting the status of input/output devices.
これらのためのチャネル装置との情報授受において、入
出力装置はチャネル装置からの割込によって、起動ある
いは情報転送の完了等の通知を受け、所要の処理を行う
ように構成される。In exchanging information with the channel device for these purposes, the input/output device is configured to receive notification of startup or completion of information transfer, etc., by an interrupt from the channel device, and perform necessary processing.
こ＼で、特に多数の入出力装置を制御する入出力制御装
置においては、それぞれの入出力装置に対する処理に関
連する割込要求が独立に発生するので、チャネルから連
続して割込要求が行われることがあり、入出力制御装置
では、割込要求を受は付けられない状況が発生する可能
性がある。In this case, especially in an input/output control device that controls a large number of input/output devices, interrupt requests related to processing for each input/output device are generated independently, so interrupt requests cannot be made continuously from a channel. The input/output control unit may be unable to accept interrupt requests.
第２図は入出力制御装置の一構成例を示すブロック図で
ある。FIG. 2 is a block diagram showing an example of the configuration of the input/output control device.
入出力制御装置２０は、チャネル接続部ｌによってチャ
ネル装置２１と接続する。チャネル接続部１は、チャネ
ル装置２１とのデータ授受を所定のインタフェ−ス規約
に従って制御し、又チャネル装置２１からの割込要求信
号及び割込情報を受信して保持する機能を有する。The input/output control device 20 is connected to a channel device 21 through a channel connection section l. The channel connection unit 1 has a function of controlling data exchange with the channel device 21 according to a predetermined interface protocol, and also receives and holds an interrupt request signal and interrupt information from the channel device 21.
チャネルインタフェース制御部２は、チャネル接続部１
で受信した情報を受は取って、入出力共通制御部４を経
て、各入出力装置２２に対応する入出力制御部３へ渡し
、又は各入出力制御部３の転送データを、チャネル接続
部ｌを経てチャネル装置２１へ転送するように制御する
。Channel interface control unit 2 connects channel connection unit 1
The receiver takes the information received by the receiver and passes it to the input/output control unit 3 corresponding to each input/output device 22 via the input/output common control unit 4, or transfers the transfer data of each input/output control unit 3 to the channel connection unit. The data is controlled to be transferred to the channel device 21 via 1.
又、チャネル接続部１で割込要求を受信した場合には、
事象解析部５が割込情報を解析して、所要の処理を行う
入出力制御部３又はチャネルインタフェース制御部２を
決定し、割込情報を渡して処理を開始させる。Also, when the channel connection unit 1 receives an interrupt request,
The event analysis section 5 analyzes the interrupt information, determines the input/output control section 3 or the channel interface control section 2 that performs the required processing, and passes the interrupt information to start the processing.
割込要求の場合、該要求をチャネル接続部１で保持すれ
ば、チャネル装置２１とのインタフェースは空き状態に
なるので、チャネル装置２１からは別の入出力装置２２
に関連する割込要求等を発行することができる。In the case of an interrupt request, if the request is held in the channel connection unit 1, the interface with the channel device 21 will be in an empty state, so the channel device 21 will be connected to another input/output device 22.
It is possible to issue interrupt requests, etc. related to.
しかし、チャネル接続部１では、事象解析部５の処理が
完了するまで、前の割込受付状態を保持し、後の要求に
対しては、公知のように、入出力制御装置２０が受信不
能状態であることを示すために、「ビジー状態」を応答
し、その場合にはチャネル装置２１は、現実行中の割込
要求を中止し、要すれば改めて要求を発行し直す必要が
ある。However, the channel connection unit 1 maintains the previous interrupt acceptance state until the processing of the event analysis unit 5 is completed, and the input/output control device 20 is unable to receive subsequent requests, as is well known. In order to indicate the status, the channel device 21 responds with "busy status", in which case it is necessary for the channel device 21 to cancel the interrupt request in progress and, if necessary, issue a new request.
チャネル接続部１に割込要求を保持するレジスタを複数
個設けて、割込要求をスタックすることにより、該レジ
スタの個数の範囲で、前記の状況の発生を緩和する方式
がある。There is a method of alleviating the above situation within the range of the number of registers by providing a plurality of registers for holding interrupt requests in the channel connection unit 1 and stacking the interrupt requests.
このような方式では、入出力制御装置２０に接続する入
出力装置２２の数が増加した場合には、スタック用の上
記レジスタを増加する必要があるので、経済的及び構成
上に制約が生じ易い。In such a system, when the number of input/output devices 22 connected to the input/output control device 20 increases, it is necessary to increase the number of stack registers, which tends to cause economical and structural constraints. .
第１図は、本発明の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of the present invention.
図は入出力制御装置１６の構成を示し、１０は割込管理
部、１１．１２は割込スタックのための２組のバッファ
、１３はバッファ１１．１２のスタック先を指定するポ
インタである。The figure shows the configuration of the input/output control device 16, where 10 is an interrupt management section, 11.12 is two sets of buffers for interrupt stacks, and 13 is a pointer that specifies the stack destination of buffers 11.12.
人出力制御装置１６のチャネル接続部１５は、チャネル
装置２１からの割込要求を受は付けると、直ちに割込管
理部１０を起動する。When the channel connection unit 15 of the human output control device 16 receives an interrupt request from the channel device 21, it immediately activates the interrupt management unit 10.
割込管理部１０は、チャネル接続部１５から割込要求の
情報を読み取って、ポインタ１３で指定されるバッファ
の領域に記憶し、ポインタ１３を次の記憶領域を指すよ
うに更新する。これにより、チャネル接続部１５はビジ
ー状態を解き、次の割込要求を受付可能になる。The interrupt management unit 10 reads interrupt request information from the channel connection unit 15, stores it in the buffer area designated by the pointer 13, and updates the pointer 13 to point to the next storage area. As a result, the channel connection unit 15 is released from the busy state and becomes ready to accept the next interrupt request.
割込管理部１０は事象解析部１４を起動して処理を終わ
る。The interrupt management unit 10 starts the event analysis unit 14 and ends the process.
事象解析部１４は、ポインタ１３によってスタック中の
バッファを識別し、そのバッファ１１又は１２の割込要
求を処理するために、ポインタ１３を他のバッファ１２
又は１１へ切り換える。The event analysis unit 14 identifies a buffer in the stack using the pointer 13, and moves the pointer 13 to another buffer 12 in order to process an interrupt request for that buffer 11 or 12.
Or switch to 11.
その後、スタックされている割込要求を順次取り出して
処理する。各要求についての処理は、従来と同様である
。Thereafter, the stacked interrupt requests are sequentially taken out and processed. The processing for each request is the same as before.
以上の構成により、チャネル接続部１５の割込要求保留
によるビジー状態は殆ど発生しないようになり、従って
チャネル装置２１の要求の再発行による動作効率の低下
等を避けることができる。With the above configuration, a busy state due to a pending interrupt request of the channel connection unit 15 almost never occurs, and therefore a decrease in operating efficiency due to reissue of a request by the channel device 21 can be avoided.
第１図において、チャネル接続部１５は、以下に説明す
る他は、従来と同様に動作するものとし、割込要求を受
は付けると、要求情報を保持して、直ちに割込管理部１
０を起動する。In FIG. 1, it is assumed that the channel connection unit 15 operates in the same manner as before, except as described below, and when it receives an interrupt request, it retains the request information and immediately returns the interrupt management unit to the interrupt management unit 15.
Start 0.
割込管理部１０は、チャネル接続部１５から割込要求の
情報を読み取って、ポインタ１３で指定されるバッファ
１１又は１２の領域に記憶することによって割込をスタ
ックし、ポインタ１３を更新する。The interrupt management section 10 reads interrupt request information from the channel connection section 15 and stores it in the area of the buffer 11 or 12 specified by the pointer 13 to stack the interrupt and update the pointer 13.
チャネル接続部１５は、割込要求情報が読み取られると
、ビジー状態を解き、その後の割込要求の受付が可能に
なる。割込管理部１０は事象解析部１４を起動して処理
を終わる。When the interrupt request information is read, the channel connection unit 15 releases the busy state and becomes able to accept subsequent interrupt requests. The interrupt management unit 10 starts the event analysis unit 14 and ends the process.
事象解析部１４は、ポインタ１３によってスタック中の
バッファを識別し、そのバッファ１１又は１２の割込要
求を処理するために、ポインタ１３を他のバッファ１２
又は１１へ切り換える。The event analysis unit 14 identifies a buffer in the stack using the pointer 13, and moves the pointer 13 to another buffer 12 in order to process an interrupt request for that buffer 11 or 12.
Or switch to 11.
即ち事象解析部１４は、まずチャネル接続部１５を、割
込を受は付けないようにビジー状態にする。次に、例え
ばポインタ１３がバッファ１１の領域を指していた場合
には、そのアドレス値によって、スタックされている割
込要求の件数を識別して保持する。That is, the event analysis section 14 first puts the channel connection section 15 into a busy state so as not to accept any interrupts. Next, for example, if the pointer 13 points to an area of the buffer 11, the number of stacked interrupt requests is identified and held based on the address value.
次に、ポインタ１３をバッファ１２の先頭を指すように
更新することによって、スタック用のバッファを切り換
えた後、直ちにチャネル接続部１５のビジー状態を解除
する。Next, by updating the pointer 13 to point to the beginning of the buffer 12, the busy state of the channel connection unit 15 is immediately released after switching the stack buffer.
その後、事象解析部１４は、バッファ１１にスタックさ
れている割込要求を順次取り出し、各要求については従
来と同様に処理する。Thereafter, the event analysis unit 14 sequentially takes out the interrupt requests stacked in the buffer 11 and processes each request in the same manner as before.
先に保持した割込要求件数を参照して、バッファ１１に
スタックされていた割込要求をすべて処理したことを検
出すると、バッファ１２に新たな割込要求がスタックさ
れたか否かを、ポインタ１３を検査して識別し、スタッ
クされていた場合には、前記と同様にして、スタック用
バッファの切換を行った後、バッファ１２の処理を行う
。When it is detected that all the interrupt requests stacked in the buffer 11 have been processed by referring to the previously held number of interrupt requests, the pointer 13 indicates whether or not a new interrupt request has been stacked in the buffer 12. is inspected and identified, and if it is found to be stacked, the stacking buffer is switched in the same manner as described above, and then the buffer 12 is processed.
新たな割込要求がスタックされていない場合には、処理
を終了する。If no new interrupt request is stacked, the process ends.
以上の説明から明らかなように、本発明によれば、計算
機システムのチャネル装置が、入出力制御装置のとジー
状態によって、割込要求受付を拒否される機会が殆ど無
くなるので、チャネル装置の処理効率を改善するという
著しい工業的効果がある。As is clear from the above description, according to the present invention, there is almost no chance that a channel device of a computer system will be refused acceptance of an interrupt request due to a busy state of an input/output control device. There is a significant industrial effect of improving efficiency.
第１図は本発明の実施例構成ブロック図、第２図は従来
の一構成例ブロック図である。
図において、
１．１５はチャネル接続部、
２はチャネルインタフェース制御部、
３は入出力制御部、 ４は入出力共通制御部、５．１
４は事象解析部、 １０は割込管理部、１１、１２はバ
ッファ、 １３はポインタ１６．２０は入出力制御装
置、
２１はチャネル装置、 ２２は入出力装置を示す。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of an example of a conventional configuration. In the figure, 1.15 is a channel connection section, 2 is a channel interface control section, 3 is an input/output control section, 4 is an input/output common control section, 5.1
4 is an event analysis section, 10 is an interrupt management section, 11 and 12 are buffers, 13 is a pointer 16, 20 is an input/output control device, 21 is a channel device, and 22 is an input/output device.
Claims (1)
動作する入出力制御装置において、割込要求情報をスタ
ックする、２組のバッファ領域（１１、１２）、 ポインタ（１３）によって指定される、一方の該バッフ
ァ領域（１１、１２）に割込要求情報をスタックする手
段（１０）、 及び、他方の該バッファ領域（１１、１２）を割込要求
情報のスタック領域にするように、該ポインタ（１３）
を切り換えて、該ポインタ（１３）によって指定されて
いない側の該バッファ領域（１１、１２）にスタックさ
れた割込要求情報を処理する手段（１４）を有すること
を特徴とする割込要求スタック制御方式。[Claims] In an input/output control device of a computer system that operates upon receiving an interrupt request from a channel device, two sets of buffer areas (11, 12) and a pointer (13) stack interrupt request information. means (10) for stacking interrupt request information in one of the buffer areas (11, 12) specified by; and making the other buffer area (11, 12) a stack area for interrupt request information. so that the pointer (13)
an interrupt request stack characterized by having means (14) for processing interrupt request information stacked in the buffer area (11, 12) on the side not designated by the pointer (13) by switching the interrupt request stack. control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115823A JPS61272855A (en) | 1985-05-29 | 1985-05-29 | Interruption request stack control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115823A JPS61272855A (en) | 1985-05-29 | 1985-05-29 | Interruption request stack control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61272855A true JPS61272855A (en) | 1986-12-03 |
Family
ID=14671988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115823A Pending JPS61272855A (en) | 1985-05-29 | 1985-05-29 | Interruption request stack control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61272855A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690341A (en) * | 1979-12-24 | 1981-07-22 | Fujitsu Ltd | Buffer switching system |
| JPS58207133A (en) * | 1982-05-27 | 1983-12-02 | Fujitsu Ltd | Interruption controlling system for input/output controller |
-
1985
- 1985-05-29 JP JP60115823A patent/JPS61272855A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690341A (en) * | 1979-12-24 | 1981-07-22 | Fujitsu Ltd | Buffer switching system |
| JPS58207133A (en) * | 1982-05-27 | 1983-12-02 | Fujitsu Ltd | Interruption controlling system for input/output controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5611056A (en) | Method for controlling the expansion of connections to a SCSI bus | |
| JPS61272855A (en) | Interruption request stack control system | |
| JPS6115260A (en) | Data processor | |
| JPH0381856A (en) | Data transfer control system | |
| JPH09134324A (en) | Data transfer system for information processor | |
| JPS6272053A (en) | Processor unit | |
| JPH0282342A (en) | Data communication equipment | |
| JPH01292559A (en) | Message processing system and data transfer system for parallel computers | |
| JPS61243559A (en) | Dual processing system | |
| JP2000067008A (en) | Multi-processor system | |
| JPH01134559A (en) | Data communication system | |
| JPS63245754A (en) | Input/output control system for information processing system | |
| JPH0234061B2 (en) | SHUKIOKUAKUSESUSEIGYOHOSHIKI | |
| JPS61175747A (en) | Data transfer control system | |
| JPS6356572B2 (en) | ||
| JPH02310657A (en) | Bus connecting device | |
| JPS61262850A (en) | System for deciding priority order of interruption request | |
| JPS62285163A (en) | Channel controller | |
| JPS62242264A (en) | Communication controller | |
| JPH0630081B2 (en) | Communication control circuit | |
| JPS61166670A (en) | Bus switching system for service processor | |
| JPS63238741A (en) | Hierarchy processing system for transmitting control procedure | |
| JPH01276940A (en) | Data transfer controller | |
| JPS61110257A (en) | Interruption processing system of multiprocessor | |
| JPS6029987B2 (en) | Data transfer control method |