JPS61264834A - マルチ.プロセツサシステム制御方式 - Google Patents
マルチ.プロセツサシステム制御方式Info
- Publication number
- JPS61264834A JPS61264834A JP10600885A JP10600885A JPS61264834A JP S61264834 A JPS61264834 A JP S61264834A JP 10600885 A JP10600885 A JP 10600885A JP 10600885 A JP10600885 A JP 10600885A JP S61264834 A JPS61264834 A JP S61264834A
- Authority
- JP
- Japan
- Prior art keywords
- station
- slave
- processing program
- slave station
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、マルチ・プロセッサシステム制御方式、特に
主局から複数の従局を制御するマルチ・プロセッサシス
テム制御方式に関するものである。
主局から複数の従局を制御するマルチ・プロセッサシス
テム制御方式に関するものである。
[発明の技術的青票]
以下、電力系統制御の場合を例に説明する。
電力系統設備のうち、例えば送電線、変圧器等は、その
保守作業のために時間を限定して停止され、保守作業完
了時に復旧される。
保守作業のために時間を限定して停止され、保守作業完
了時に復旧される。
これらの設備を停止/復旧させるためには、しゃ断器、
ラインスイッチ、接地、各種保護リレー等の機器を入/
切、又は使用/ロック等の操作をする必要がある。
ラインスイッチ、接地、各種保護リレー等の機器を入/
切、又は使用/ロック等の操作をする必要がある。
例えば、送電線を停止/復旧させるためには、その線路
に接続される、一般的には遠く隔れた電気所(変電所)
全てについて、関係する機器操作を順序正しく、誤りな
く、速やかに実行する必要がある。
に接続される、一般的には遠く隔れた電気所(変電所)
全てについて、関係する機器操作を順序正しく、誤りな
く、速やかに実行する必要がある。
このため、従来は第5図に示す如く、主局1にプロセス
制御用計算機1−1、データ伝送装@1−2を備え、従
局2及び2nは夫々データ伝送装置2−1.20−1、
制御装置2−2,2n−2を備えて、これらの間をデー
タ伝送装置で結合した構成としていた。そして主局1に
おいて、予め操作手順を実行する処理プログラムを生成
、記憶しておき、操作開始時刻到来時に、順次主局1か
ら各従局に対して操作信号を伝送し、従局に接続される
機器の操作を主局にある個別指示によって実施していた
。
制御用計算機1−1、データ伝送装@1−2を備え、従
局2及び2nは夫々データ伝送装置2−1.20−1、
制御装置2−2,2n−2を備えて、これらの間をデー
タ伝送装置で結合した構成としていた。そして主局1に
おいて、予め操作手順を実行する処理プログラムを生成
、記憶しておき、操作開始時刻到来時に、順次主局1か
ら各従局に対して操作信号を伝送し、従局に接続される
機器の操作を主局にある個別指示によって実施していた
。
[背景技術の問題点]
電力系統運用におけるこの種の操作は、一般的には頻繁
に、しかも複数の独立した設備が、朝、夕の同一時間帯
に行なわれることが多く、各々の設備に付帯する操作対
象機器の数は膨大な岳になる。
に、しかも複数の独立した設備が、朝、夕の同一時間帯
に行なわれることが多く、各々の設備に付帯する操作対
象機器の数は膨大な岳になる。
このため、主局1のプロセス制御用計算機1−1の負荷
がピークに達し、充分な応答性が得られず1、その結果
、速やかな操作が阻害される場合もあった(参考資料二
東芝レビュー、1982年4月号、vOし 37、 N
n5) 。
がピークに達し、充分な応答性が得られず1、その結果
、速やかな操作が阻害される場合もあった(参考資料二
東芝レビュー、1982年4月号、vOし 37、 N
n5) 。
[発明の目的]
本発明は上記問題点を解決するためになされたものであ
り、主局のピーク負荷を従局に分散させる様にしたマル
チ・プロセッサシステム制御方式を提供することを目的
としている。
り、主局のピーク負荷を従局に分散させる様にしたマル
チ・プロセッサシステム制御方式を提供することを目的
としている。
[発明の概要]
本発明では、主局にプロセス制御用計算機、従局にマイ
クロプロセッサを用いた制御装置を置き、各々をリング
状にデータウェイで結合した構成とし、主局計算機にて
機器操作のための処理プログラムを生成し、これを操作
対象機器の接続される従局にデータウェイを介して廻送
し、必要な機器操作を、その機器の接続された従局にて
処理プログラムステップを実行することにより実施し、
必要な全ての従局に対して処理プログラムを廻送後、主
局に戻し、主局CPUにては、処理プログラムを実行し
たことと同等の効果を生じさせるものである。
クロプロセッサを用いた制御装置を置き、各々をリング
状にデータウェイで結合した構成とし、主局計算機にて
機器操作のための処理プログラムを生成し、これを操作
対象機器の接続される従局にデータウェイを介して廻送
し、必要な機器操作を、その機器の接続された従局にて
処理プログラムステップを実行することにより実施し、
必要な全ての従局に対して処理プログラムを廻送後、主
局に戻し、主局CPUにては、処理プログラムを実行し
たことと同等の効果を生じさせるものである。
[発明の実施例]
以下図面を参照して実施例を説明する。第1図は、本発
明によるマルチ・プロセッサシステム制御方式を説明す
るための一実施例の構成図である。
明によるマルチ・プロセッサシステム制御方式を説明す
るための一実施例の構成図である。
第1図において、各従局にはデータ伝送装置2−1.2
n−1、マイクロプロセッサ2−3.2n−3及びプロ
セス入出力制御装置2−4.2n−4を備え、主局と各
従局との間、及び従局間はデータウェイ9−1を介して
相互に接続し、データの高速交換が出来る構成を有して
いる。
n−1、マイクロプロセッサ2−3.2n−3及びプロ
セス入出力制御装置2−4.2n−4を備え、主局と各
従局との間、及び従局間はデータウェイ9−1を介して
相互に接続し、データの高速交換が出来る構成を有して
いる。
第2図(a)は主局CPU 1の機能ブロック図であり
、設備の停止/復旧のための任意の処理プログラムを作
成するプログラム生成機能10−1、任意の従局に対し
て処理プログラムを発送する発送機能10−2、任意の
従局から処理プログラムを受信する受領機能10−3、
及び実行開始制御機能10−4を有している。なお、1
0−5は処理プログラムである。
、設備の停止/復旧のための任意の処理プログラムを作
成するプログラム生成機能10−1、任意の従局に対し
て処理プログラムを発送する発送機能10−2、任意の
従局から処理プログラムを受信する受領機能10−3、
及び実行開始制御機能10−4を有している。なお、1
0−5は処理プログラムである。
第2図(b)は、従局の機能ブロック図であり、前記主
局同様の各機能を有している。なお、10−6は入出力
制t[1機能である。
局同様の各機能を有している。なお、10−6は入出力
制t[1機能である。
次に、動作を説明するため、ある送電線の停止に関して
、従局2に接続されるしゃ断器CB1.3、接地用ライ
ンスイッチLS1.5、及び従局2nに接続されるCB
2.4、接地用ラインスイッチLS2.6を、予め決め
られた順序で誤りなく、入/切操作を行なう方法を例に
とる。
、従局2に接続されるしゃ断器CB1.3、接地用ライ
ンスイッチLS1.5、及び従局2nに接続されるCB
2.4、接地用ラインスイッチLS2.6を、予め決め
られた順序で誤りなく、入/切操作を行なう方法を例に
とる。
今、主局CPt11にて、プログラム生成機能10−1
により、処理プログラム10−5が生成される。当処理
プログラム10−5には、プロセス・データの入/出力
の出来る局番号が格納されている。
により、処理プログラム10−5が生成される。当処理
プログラム10−5には、プロセス・データの入/出力
の出来る局番号が格納されている。
本処理プログラムを実行するため、先ず、主局CPU
1にて本処理プログラム10−5を実行する。
1にて本処理プログラム10−5を実行する。
第3図(a)、(b)は、動作説明のフローチv−1・
、第4図(a)、 (b)は機器状態入力要求処理及び
復器操作要求処理である。
、第4図(a)、 (b)は機器状態入力要求処理及び
復器操作要求処理である。
先ず、最初は、ステップP1にて従局2のCB1.3の
状態入力要求を行なう。この時、CB1.3のデータは
従局2の)IPIJ 2−3から得られ、従局2のHP
U 2−3に対する処理プログラムの転送要求P3が行
なわれる。
状態入力要求を行なう。この時、CB1.3のデータは
従局2の)IPIJ 2−3から得られ、従局2のHP
U 2−3に対する処理プログラムの転送要求P3が行
なわれる。
この結果、主局CPυ1の発送機能10−2が起動され
、データウェイ9−1を介して、従局2のHPU 2−
3に対して、従局2のHPU 2−3にて処理プログラ
ムを続行するために必要なデータ、つまりプログラムロ
ジック、中間データ及びプログラムカウンタ(以下、こ
れらを総称して“処理プログラム”と記す)が転送され
る。
、データウェイ9−1を介して、従局2のHPU 2−
3に対して、従局2のHPU 2−3にて処理プログラ
ムを続行するために必要なデータ、つまりプログラムロ
ジック、中間データ及びプログラムカウンタ(以下、こ
れらを総称して“処理プログラム”と記す)が転送され
る。
プログラムカウンタは、処理プログラムの実行中、位置
を示すためのカウンタである。
を示すためのカウンタである。
従局2では、従局2 (7) HPU 2−3(7)受
領機能10−3が起動され、処理プログラム10−5を
受取り、プログラムカウンタに示される位置から受領し
た処理プログラム10−5を実行し、入出力制御機能1
0−6及びプロセス入出力制御装置2−4を介してCB
1.3の状態を入力する。
領機能10−3が起動され、処理プログラム10−5を
受取り、プログラムカウンタに示される位置から受領し
た処理プログラム10−5を実行し、入出力制御機能1
0−6及びプロセス入出力制御装置2−4を介してCB
1.3の状態を入力する。
CB1に関する処理を完了後、CB2状態入力処理P4
を実行する。この時、CB2.4データが従局2のHP
U 2−3より得られることが判定され、同様の方法に
より、処理プログラム10−5が従局2のHPU 2−
3から、従局2nのHPU 2n−3へ転送される。
を実行する。この時、CB2.4データが従局2のHP
U 2−3より得られることが判定され、同様の方法に
より、処理プログラム10−5が従局2のHPU 2−
3から、従局2nのHPU 2n−3へ転送される。
この様に、処理プログラム10−5は、その処理ステッ
プを実行するために必要なプロセス・データの入出力の
出来る従局のHPUに順次転送される。
プを実行するために必要なプロセス・データの入出力の
出来る従局のHPUに順次転送される。
処理プログラム10−5終了時には、終了処理P13を
実行することにより、主局CPU 1に転送され(第3
図(b))、主局CPU 1で終了状態を検出し、1設
備の操作を完了させる。
実行することにより、主局CPU 1に転送され(第3
図(b))、主局CPU 1で終了状態を検出し、1設
備の操作を完了させる。
本発明に用いたデータウェイは、ネットワーク型データ
交換器を用いたデータ・ネットワークに直き換えても、
発明の本質は変らない。
交換器を用いたデータ・ネットワークに直き換えても、
発明の本質は変らない。
[発明の効果]
以上説明した如く、本発明によれば下記効果が得られる
。
。
■負荷が分散され、応答性の改善が図れる。
主局の負荷が従局の処理分散により軽減される。
特にピーク時の負荷が平滑化される。
■従局マイコンが小型化出来る。
従局マイコンにて実行する処理プログラムは、必要に応
じて、主局又は他の従局に転送されるため、複数の処理
プログラムによる同一資源の多重使用が可能となる。こ
のため、装置の小型化、低廉化が可能となる。
じて、主局又は他の従局に転送されるため、複数の処理
プログラムによる同一資源の多重使用が可能となる。こ
のため、装置の小型化、低廉化が可能となる。
■機能の拡張が容易に出来る。
従局にて実行するプログラムは、主局にて生成されるた
め、主局で任意の機能を持つプログラムを作り、従局の
手直しを行なわず、実行させることが出来る。
め、主局で任意の機能を持つプログラムを作り、従局の
手直しを行なわず、実行させることが出来る。
第1図は本発明によるマルチ・プロセッサシステム制御
方式を説明する一実施例の構成図、第2図は主局及び従
局の機能ブロック図、第3図は動作説明のフローチャー
ト、第4図は機器状態入力要求及び機器操作要求処理を
示す図、第5図は従来方式を説明する図である。 1・・・主局(CPU) 2.2n・・・従
局1−1・・・プロセス制御用計算機 1−2.2−1.2n−1・・・データ伝送装置2−2
.2n−2・・・制御装置 2−3.2n−3−?イクロプロセッサ(HPU)2−
4.2n−4・・・プロセス入出力制御装置3.4・・
・CB 5.6・・・LS(接地用ラインスイッチ)7.8・・
・母線 9−1・・・データウェイ10−1
・・・プログラム生成機能 1σ−2・・・発送機能 10−3・・・受領
機能10−4・・・実行開始制mum能 10−5・・・処理プログラム 10−6・・・入出力制御機能 (7317)代理人 弁理士 則近憲佑(他1名) 第2図 (α9 (b) 、第4図
方式を説明する一実施例の構成図、第2図は主局及び従
局の機能ブロック図、第3図は動作説明のフローチャー
ト、第4図は機器状態入力要求及び機器操作要求処理を
示す図、第5図は従来方式を説明する図である。 1・・・主局(CPU) 2.2n・・・従
局1−1・・・プロセス制御用計算機 1−2.2−1.2n−1・・・データ伝送装置2−2
.2n−2・・・制御装置 2−3.2n−3−?イクロプロセッサ(HPU)2−
4.2n−4・・・プロセス入出力制御装置3.4・・
・CB 5.6・・・LS(接地用ラインスイッチ)7.8・・
・母線 9−1・・・データウェイ10−1
・・・プログラム生成機能 1σ−2・・・発送機能 10−3・・・受領
機能10−4・・・実行開始制mum能 10−5・・・処理プログラム 10−6・・・入出力制御機能 (7317)代理人 弁理士 則近憲佑(他1名) 第2図 (α9 (b) 、第4図
Claims (1)
- 主局のプロセス制御用計算機からの制御指令をデータウ
ェイを介して複数従局へ伝送して、各従局を制御する電
力系統制御システムにおいて、各従局には個々にマイク
ロプロセッサを備えてこれらを相互にデータウェイによ
りリング状に結合し、主局計算機にて機器操作のための
処理プログラムを予め生成、記憶しておき、機器操作を
必要とする従局に対して、前記処理プログラムを廻送す
ることにより、従局マイクロプロセッサにて対応する処
理プログラムのステップを実行し、全ての従局マイクロ
プロセッサに対して、前記処理プログラムを廻送後に、
主局に戻すことを特徴とするマルチ・プロセッサシステ
ム制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10600885A JPS61264834A (ja) | 1985-05-20 | 1985-05-20 | マルチ.プロセツサシステム制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10600885A JPS61264834A (ja) | 1985-05-20 | 1985-05-20 | マルチ.プロセツサシステム制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61264834A true JPS61264834A (ja) | 1986-11-22 |
Family
ID=14422646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10600885A Pending JPS61264834A (ja) | 1985-05-20 | 1985-05-20 | マルチ.プロセツサシステム制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61264834A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0311945A (ja) * | 1989-06-08 | 1991-01-21 | Hitachi Ltd | 電力系統の監視制御方法及び装置 |
US5408176A (en) * | 1988-03-21 | 1995-04-18 | Blatt; David W. E. | Monitoring and fault protection of high voltage switch yards |
-
1985
- 1985-05-20 JP JP10600885A patent/JPS61264834A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5408176A (en) * | 1988-03-21 | 1995-04-18 | Blatt; David W. E. | Monitoring and fault protection of high voltage switch yards |
JPH0311945A (ja) * | 1989-06-08 | 1991-01-21 | Hitachi Ltd | 電力系統の監視制御方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106790436B (zh) | 一种基于云架构的交通***监控方法和控制中心云服务器 | |
JPS61264834A (ja) | マルチ.プロセツサシステム制御方式 | |
Chehida et al. | Model-based Self-adaptive Management in a Smart Grid Substation | |
RU2740683C1 (ru) | Способ перераспределения функций между устройствами автоматики при возникновении неисправностей в автоматизированной системе | |
CN110062032A (zh) | 一种计算机网络集群控制平台应用重构*** | |
CN112559041A (zh) | 一种地面直接指令与星上自主指令兼容处理方法 | |
JPS607827B2 (ja) | 複数電子計算機システム | |
JPS5812609B2 (ja) | 複合計算機システム | |
CN107846008B (zh) | 一种接线装置 | |
CN115095925B (zh) | 一种基于独立双网络双***的中央空调*** | |
CN115714451A (zh) | 一种环网供电备自投方法及*** | |
Rozhkov et al. | Implementation of Power Electronics Devices Control Systems Based on a Real-Time Operating System | |
JPH02299424A (ja) | 電力系統の事故復旧操作方法 | |
JP3613698B2 (ja) | 鉄道電力制御装置及び鉄道電力管理装置 | |
JPH069006B2 (ja) | 遠方監視制御システムの自動制御方法 | |
Malik et al. | Logic minimization for factored forms | |
JPH0275055A (ja) | 多重計算機システムの主系,従系切換方法 | |
JP2778741B2 (ja) | 電力系統事故復旧支援装置 | |
CN117319132A (zh) | 环网通信故障冗余方法、装置和分布式控制环网 | |
CA1278388C (en) | Multiprocessor system | |
CN117856223A (zh) | 一种航空交流配电***容错供电控制方法及装置 | |
JPS5816483B2 (ja) | マルチプロセッサ処理システムにおける電源異常先行処理方式 | |
Yu et al. | The Design and Implementation of Alarm Information Directly Transfer system in UHVDC projects | |
JPH0281101A (ja) | プログラマブルコントローラシステム | |
Kirrmann et al. | Architectures for Process ControL |