JPS61263123A - Wafer supplying apparatus - Google Patents
Wafer supplying apparatusInfo
- Publication number
- JPS61263123A JPS61263123A JP60102727A JP10272785A JPS61263123A JP S61263123 A JPS61263123 A JP S61263123A JP 60102727 A JP60102727 A JP 60102727A JP 10272785 A JP10272785 A JP 10272785A JP S61263123 A JPS61263123 A JP S61263123A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- alignment
- chuck
- shot
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000007689 inspection Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 12
- 235000012431 wafers Nutrition 0.000 description 59
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
- G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の属する分野］
本発明は、ウェハ上の各チップの位置を高精度に検出し
て処理する半導体製造装置に対しウェハを供給するウェ
ハ供給装置に関する。この装置は、例えばレチクルのパ
ターン像を投影光学系を介してウェハ上に順次縮小投影
し露光する、いわゆるステップアンドリピート方式の投
影露光装置等の半導体製造装置に適用して好適なもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a wafer supply device that supplies wafers to a semiconductor manufacturing apparatus that detects and processes the positions of each chip on a wafer with high precision. This apparatus is suitable for application to a semiconductor manufacturing apparatus such as a so-called step-and-repeat projection exposure apparatus, which sequentially reduces and projects a pattern image of a reticle onto a wafer via a projection optical system for exposure.
［従来技術］
ステップアンドリピート方式の投影露光装置（以下、ス
テッパという）におけるレチクル等の原板とウェハ等の
露光体との位置合せについては従来よりさまざまな方式
が提案されている。その中で代表的なものは、オファキ
シスゲローバルアライメント（以下、オフアキシスアラ
イメントという）とＴＴＬ （Ｔｈｒｏｕｇｈ Ｔｈ
ｅ Ｌｅｎｓ ）ダイバイダイアライメント（以下、
ＴＴＬアライメントという）である。[Prior Art] Various methods have been proposed for aligning an original plate such as a reticle and an exposure body such as a wafer in a step-and-repeat projection exposure apparatus (hereinafter referred to as a stepper). The representative ones are off-axis geroval alignment (hereinafter referred to as off-axis alignment) and TTL (Through Th
e Lens) die-by-die alignment (hereinafter referred to as
This is called TTL alignment).
オフアキシスアライメントは、１枚のウェハ上の１つか
２つのアライメントマークの位置を投影光学系とは別の
光学系により検出し、そのマークを基準とし「所定の間
隔」ずつずらすことにより各チップを露光する。「所定
の間隔」とはウェハのアライメントマークを基準とした
ウェハ上の各チップの相対位置であり、焼付けるパター
ンにより予め定めておく。通常、ウェハのアライメント
マークに対する第１シヨツトの相対位置、第１ショット
位置に対する第２シヨツトの相対位置、第２ショット位
置に対する第３シヨツトの相対位置、・・・というよう
に順次ステップする相対位置間隔が定められており、そ
のステップする間隔が「所定の間隔」ということになる
。オフアキシスアライメントでは、１枚のウェハに対し
アライメントが１回または２回で済む為アライメント時
間が短く、ウェハの露光処理は高速である。しかしなが
ら、半導体製造のプロセス中はウェハに対し高温処理等
が行なわれる為、ウェハのアライメントマークと各チッ
プとの間隔や各チップ間の間隔がサブミクロンのオーダ
で変化してくることがある。この場合、オフアキシスア
ライメントではその誤差を補正することができないとい
う欠点があった。Off-axis alignment detects the position of one or two alignment marks on a wafer using an optical system separate from the projection optical system, and then shifts each chip by a "predetermined interval" using the marks as a reference. Expose. The "predetermined spacing" is the relative position of each chip on the wafer with reference to the alignment mark on the wafer, and is predetermined based on the pattern to be printed. Usually, the relative position interval is sequentially stepped such as the relative position of the first shot to the alignment mark on the wafer, the relative position of the second shot to the first shot position, the relative position of the third shot to the second shot position, etc. is determined, and the step interval is called a "predetermined interval." In off-axis alignment, one wafer only needs to be aligned once or twice, so the alignment time is short and the wafer exposure process is fast. However, during the semiconductor manufacturing process, wafers are subjected to high-temperature treatment, so the spacing between the alignment mark of the wafer and each chip and the spacing between each chip may change on the order of submicrons. In this case, there is a drawback that the error cannot be corrected by off-axis alignment.
一方、ＴＴＬアライメントは各ショット毎に投影光学系
を使用してレチクルとウェハのアライメントを行なう。On the other hand, TTL alignment uses a projection optical system to align the reticle and wafer for each shot.
ＴＴＬアライメントによれば、前記オフアキシスアライ
メントの欠点を補うことができ、高精度なアライメント
が可能となる。しかしながら、ＴＴＬアライメントでは
各ショット毎にアライメントを行なう為アライメント時
間が多くかかり、露光装置としてのスルーブツトが悪化
するという欠点があった。According to TTL alignment, the drawbacks of the off-axis alignment can be compensated for, and highly accurate alignment becomes possible. However, TTL alignment has the drawback that alignment is performed for each shot, which takes a long time, and the throughput of the exposure apparatus deteriorates.
［発明の目的］
本発明は、上述の問題点に鑑み、ステッパ等の半導体製
造装置に適用してウェハの各チップ位置を高速にかつ高
精度に検出して位置合せを行なう為に、予め位置合せの
為の各チップの位置情報を得て、それらの情報と共にウ
ェハを半導体製造装置に供給するウェハ供給装置を提供
することを目的とする。[Object of the Invention] In view of the above-mentioned problems, the present invention is applied to semiconductor manufacturing equipment such as a stepper to detect and align the positions of each chip on a wafer with high speed and high precision. It is an object of the present invention to provide a wafer supply device that obtains position information of each chip for alignment and supplies the wafer together with that information to a semiconductor manufacturing device.
［実施例］ 以下、図面を用いて本発明の詳細な説明する。[Example] Hereinafter, the present invention will be explained in detail using the drawings.
第１図は、本発明の一実施例に係るウェハ供給装置をス
テッパに適用した場合の概略構成を示すブロック図であ
る。同図において、１はオフアキシスなアライメント光
学系、２はウェハ、３はウェハを載せる保持治具として
のチャック、４はレーザ干渉計を有するウェハステージ
である。、５はレチクル６の像をウェハ２へ投影する投
影露光系、７はＴＴＬアライメント光学系、８は照明光
学系である。９および１５は中央処理装置（ＣＰＵ）で
ある。１１．１２および１３はそれぞれＣＰＵ９を介し
、ウェハ供給装置２１および２２とオンライン接続され
ているステッパである。これらのステッパには順次ウェ
ハが自動的に供給され、フルオートで露光処理が行なわ
れている。１４はオフラインのステッパであり、ＣＰＵ
９の下でオンライン接続されている機器とのデータのや
りとりは、フロッピーディスク装置１０および１６によ
りフロッピーディスクを介して行なわれる。、２１およ
び２２はステッパ１１〜１４にウェハを供給するウェハ
供給装置（以下、アライメントステーションという）で
ある。FIG. 1 is a block diagram showing a schematic configuration when a wafer supply device according to an embodiment of the present invention is applied to a stepper. In the figure, 1 is an off-axis alignment optical system, 2 is a wafer, 3 is a chuck as a holding jig on which the wafer is placed, and 4 is a wafer stage having a laser interferometer. , 5 is a projection exposure system that projects the image of the reticle 6 onto the wafer 2, 7 is a TTL alignment optical system, and 8 is an illumination optical system. 9 and 15 are central processing units (CPUs). Steppers 11, 12 and 13 are connected online to the wafer supply devices 21 and 22 via the CPU 9, respectively. Wafers are automatically and sequentially supplied to these steppers, and exposure processing is performed fully automatically. 14 is an offline stepper, and the CPU
Data exchange with devices connected online under 9 is performed by floppy disk devices 10 and 16 via floppy disks. , 21 and 22 are wafer supply devices (hereinafter referred to as alignment stations) that supply wafers to the steppers 11 to 14.
第２図は、ウェハチャックにウェハを吸着したときの上
面図である。第１図と共通または対応する部分について
は同一の符号で表わす。３１はウェハを支持するチャッ
クに予め配置されるマーク（以下、チャックマークとい
う）、３２はチップのアライメントマークである。FIG. 2 is a top view when a wafer is attracted to the wafer chuck. Components common or corresponding to those in FIG. 1 are designated by the same reference numerals. 31 is a mark (hereinafter referred to as a chuck mark) placed in advance on a chuck that supports a wafer, and 32 is a chip alignment mark.
第２図において、ウェハ２はバキュームあるいは静電方
式等によりチャック３に吸着される。これにより、チャ
ックにウェハを載せた状態で、すなわちチャックに対し
てウェハを動かすことなく、チャックを動かすことが可
能となる。バキュームによる支持の場合は空気を引いて
いるホースをつけたままで移動可能であるようにしてお
く。In FIG. 2, a wafer 2 is attracted to a chuck 3 by vacuum or electrostatic method. This makes it possible to move the chuck with the wafer placed on the chuck, that is, without moving the wafer relative to the chuck. If supporting with a vacuum, make sure it can be moved with the air hose attached.
次に、第１図および第２図を参照して、本実施例の動作
を説明する。ここでは、アライメントステーション２１
からステッパ１１にウェハ２を供給する場合を説明する
。アライメントステーション２１は、まず、チャックマ
ーク３１に対してウェハ２の各ショット位置（チップ位
置）をオフアキシスなアライメント光学系１を使用して
検出する。チャックマーク３１は、露光の際ウェハをレ
チクルと位置合せするための基準マークとなるものであ
るから、従来のオフアキシスアライメントにおけるウェ
ハ上のアライメントマークと同様な機能を果たす。すな
わち、アライメントステーションにおける各ショット位
置の検出により、従来のオフアキシスアライメントによ
る露光の際予め定めておき使用していた「所定の間隔」
の値を実際に測定することとなる。この測定により、「
所定の間隔」からのずれ量、すなわちウェハを取巻く環
境の変化等による「所定の間隔」からの誤差量がわかる
。Next, the operation of this embodiment will be explained with reference to FIGS. 1 and 2. Here, alignment station 21
The case where the wafer 2 is supplied to the stepper 11 will be explained. The alignment station 21 first detects each shot position (chip position) on the wafer 2 with respect to the chuck mark 31 using the off-axis alignment optical system 1 . Since the chuck mark 31 serves as a reference mark for aligning the wafer with the reticle during exposure, it functions similarly to the alignment mark on the wafer in conventional off-axis alignment. In other words, by detecting each shot position at the alignment station, the "predetermined interval" that was previously determined and used during exposure using conventional off-axis alignment can be adjusted.
The value of will be actually measured. With this measurement, “
The amount of deviation from the "predetermined spacing", that is, the amount of error from the "predetermined spacing" due to changes in the environment surrounding the wafer, etc. can be determined.
その各゛ショット毎のずれ量はアライメントステー次に
、このウェハ２が載ったチャック３をアライメントステ
ーション２１からステッパ１１の露光ステージ４′へ移
動する。ＣＰＵ９は前記のアライメントステーション２
１における測定により取得し記憶しておいた各ショット
の「所定の間隔」からのずれ量を取り出し、ステッパ１
１にそのデータを送る。ステッパ１１では、ＴＴＬ等の
ウェハやチップの位置を検出する手段によりレチクル６
とチャックマーク３１とを合わせ、この合わせた位置か
ら、「所定の間隔」＋「ずれ量」を各ショット毎に駆動
し露光を行なう。Then, the chuck 3 on which the wafer 2 is placed is moved from the alignment station 21 to the exposure stage 4' of the stepper 11. The CPU 9 is the alignment station 2 described above.
The amount of deviation from the "predetermined interval" of each shot obtained and memorized by the measurement in step 1 is taken out, and stepper 1
Send the data to 1. In the stepper 11, the reticle 6 is detected by a means for detecting the position of the wafer or chip, such as TTL.
and the chuck mark 31, and from this aligned position, drive is performed by a "predetermined interval" + "deviation amount" for each shot to perform exposure.
以上のようにアライメントステーションを使用し予め多
数枚のチャックを用意しておき、各チャック上のウェハ
に対し各ショット位置を検出し記憶しておけば、露光ス
テージ上でアライメントする時間は、実質上、ＴＴＬで
チャックマークを検出する時間だけとなる。従って、露
光ステージ上においては高速でかつ高精度なアライメン
トが可能となる。As described above, if you prepare a large number of chucks in advance using an alignment station, and detect and memorize each shot position for the wafer on each chuck, the time for alignment on the exposure stage can be substantially reduced. , the time required to detect the chuck mark is TTL. Therefore, high-speed and highly accurate alignment is possible on the exposure stage.
アライメントステーションにおいて各チップの位置を検
出し記憶する処理の時間は、ステッパで１つのチップを
露光する処理と比べると非常に小さい。従って、アライ
メントステーションからのウェハの搬入が遅れた為にス
ルーブツトを落とすことがなく、１台のアライメントス
テーションで多数のステッパに対しフルオートでウェハ
を供給することもできる。The processing time for detecting and storing the position of each chip at the alignment station is very short compared to the processing for exposing one chip using a stepper. Therefore, there is no need to drop the throughput due to a delay in carrying in wafers from the alignment station, and one alignment station can supply wafers to a large number of steppers in a fully automatic manner.
第３図は、１台のアライメントステーションから複数台
のステッパに対しウェハを供給する場合の概略構成図を
示す。第１図および第２図と共通または対応する部分に
ついては同一の符号で表わす。同図において、アライメ
ントステーション２１と各ステッパ１１．１２および１
３はオンライン接続されており、アライメントステーシ
ョン２１で得た各ショットの位置情報はステッパ１１〜
１３に伝達される。ウェハ２は、アライメントステーシ
ョン２１からステッパ１１．１２および１３に供給され
フルオートで露光処理が行なわれていく。FIG. 3 shows a schematic configuration diagram when wafers are supplied from one alignment station to a plurality of steppers. Portions common or corresponding to those in FIG. 1 and FIG. 2 are represented by the same reference numerals. In the figure, alignment station 21 and each stepper 11, 12 and 1
3 are connected online, and the position information of each shot obtained at the alignment station 21 is sent to the steppers 11 to 3.
13. The wafer 2 is supplied from the alignment station 21 to the steppers 11, 12 and 13, and is subjected to fully automatic exposure processing.
また、人間が介在して、各ショットの位置をフロッピー
ディスク等に記憶しておき、ウェハと共にオンランンで
ないステッパにオフラインで供給して使うことも可能で
ある。第１図および第３図のステッパ１４はオフライン
のステッパである。It is also possible to store the position of each shot on a floppy disk or the like with human intervention, and supply the wafer together with the wafer off-line to a stepper that is not on-line. Stepper 14 in FIGS. 1 and 3 is an off-line stepper.
さらに、本発明はステッパに限ることなく、ブローバ等
の各ショット毎に検査を行なう装置に対しても適用する
ことができる。Furthermore, the present invention is not limited to steppers, but can also be applied to devices that inspect each shot, such as blowers.
アライメントステーションにおいては、各チップの位置
を検出する時に使用するオフアキシスの顕微鏡に多数の
波長の光源を使うことにより、位置合せの為のマークの
検出率を向上させ、より高精度のアライメントをするこ
とができる。At the alignment station, by using a light source with multiple wavelengths in the off-axis microscope used to detect the position of each chip, we can improve the detection rate of marks for alignment and achieve more accurate alignment. Can be done.
また、アライメントする時に、位置検出の再現性を高く
する為にはより多く信号の取り込みをして平均化する必
要がある。しかし、信号取り込みの回数が多くなればな
るほど時間がかかる。本実施例においては、チャックマ
ークを基準としたウェハの各チップの位置をオフアキシ
スで計測する処理と、レチクルのパターンを転写する為
に露光を行なう処理とは同時に行なうことができる。従
って、露光を開始する前に予め多数のウェハについてオ
フアキシスで各チップ位置を測定しておいたり、１つの
露光系に対して多数のアライメントステーションを設け
ておくことにより、露光系ではチャックマークとレチク
ルとをＴＴＬでアライメントした後、ただちに露光を行
なうことができる。すなわち、アライメントステーショ
ンにおける測定の為にウェハが搬入されるのが遅れ、そ
の為に露、光処理のスループットを下げてしまうという
ことがない。従って、精度を上げる為に多数回データ取
りをすることによるスルーブツトの低下を解消すること
ができる。これは、スルーブツトだけでなく検出率につ
いても同様であり、多数回データ取りをすることにより
、より高精度のアライメントをすることができる。Furthermore, when performing alignment, it is necessary to capture and average more signals in order to increase the reproducibility of position detection. However, the more times the signal is captured, the more time it takes. In this embodiment, the off-axis measurement of the position of each chip on the wafer based on the chuck mark and the exposure for transferring the reticle pattern can be performed simultaneously. Therefore, by measuring the position of each chip on a large number of wafers off-axis before starting exposure, or by providing a large number of alignment stations for one exposure system, the exposure system can avoid chuck marks and reticles. After alignment by TTL, exposure can be performed immediately. That is, there will be no delay in loading the wafer for measurement at the alignment station, thereby reducing the throughput of exposure and photoprocessing. Therefore, it is possible to eliminate the decrease in throughput caused by acquiring data many times to improve accuracy. This applies not only to the throughput but also to the detection rate, and more accurate alignment can be achieved by acquiring data multiple times.
尚、オフアキシスでチャック上のチャックマークに対す
るウェハ上の各チップの位置の相対位置を測定する顕微
鏡（オフアキシス光学系）とレチクルとチャックマーク
とを合わせるＴＴＬ光学系については既に本出願人から
提案されている「半導体焼付装置」 （特開昭５９−７
６４２５号）で示したものを使えば実現可能である。Note that the applicant has already proposed a microscope (off-axis optical system) that measures the relative position of each chip on a wafer with respect to the chuck mark on the chuck in an off-axis manner, and a TTL optical system that aligns the reticle with the chuck mark. "Semiconductor printing equipment" (Unexamined Japanese Patent Publication No. 59-7
This can be achieved by using the method shown in No. 6425).
［発明の効果］
以上、説明したように、本発明によれば、予めチャック
等の保持治具上のウェハに対し保持治具に付されたマー
クを基準とした各チップの相対位置を検出］ノ記憶して
おき、ウェハを保持治具で支持した状態で半導体製造装
置に供給すると共に、その記憶データを半導体製造装置
に与え、ウェハの搬入後はこのデータを元に保持治具の
マークの位置に対するチップの相対位置を算出して処理
するようにしている為、高速にかつ高精度に位置合せし
て処理することができる。従って、チップ当りの処理時
間が早くスルーブツトが向上する。[Effects of the Invention] As explained above, according to the present invention, the relative position of each chip is detected in advance with respect to the wafer on a holding jig such as a chuck with reference to the mark attached to the holding jig] At the same time, the wafer is supplied to the semiconductor manufacturing equipment while being supported by the holding jig, and the stored data is given to the semiconductor manufacturing equipment. After the wafer is carried in, the marks on the holding jig are marked based on this data. Since the relative position of the chip with respect to the position is calculated and processed, it is possible to perform alignment and processing at high speed and with high precision. Therefore, the processing time per chip is shortened and the throughput is improved.
第１図は、本発明の一実施例に係るウェハ供給装置をス
テッパに適用した場合の概略構成を示すブロック図、
第２図は、ウェハチャックにウェハを吸着したときの上
面図、１
第３図は、フルオートでウェハをステッパに供給する場
合の概略構成図である。
１：オフアキシスアライメント光学系、２：ウェハ、３
：チャック、４：ウェハステージ、５ニレチクル、７：
ＴＴＬアライメント光学系、９．１５：ＣＰｔＪ。
１０、１６：フロッピーディスク装置、１１、１２．１
３．１４＋ステツパ、
２１、２２．２３．２４．２５ニアライメントスチージ
ヨン、３１：チャックマーク、３２：チップのアライメ
ントマーク。FIG. 1 is a block diagram showing a schematic configuration when a wafer feeding device according to an embodiment of the present invention is applied to a stepper. FIG. 2 is a top view when a wafer is attracted to a wafer chuck. The figure is a schematic configuration diagram when wafers are fully automatically supplied to the stepper. 1: Off-axis alignment optical system, 2: Wafer, 3
: Chuck, 4: Wafer stage, 5 reticle, 7:
TTL alignment optics, 9.15: CPtJ. 10, 16: Floppy disk device, 11, 12.1
3.14 + stepper, 21, 22.23.24.25 near alignment stage, 31: chuck mark, 32: chip alignment mark.
Claims (1)
露光または検査等の処理を施す半導体製造装置に対しウ
ェハを上記保持治具で支持した状態で供給する装置であ
つて、上記保持治具にマークを付すとともに、該保持治
具に支持された上記製造装置に搬入する前のウェハ上の
各チップの位置を該マークを基準として検出する第１の
位置検出手段と、上記製造装置に搬入されたウェハの位
置合せ用マークまたは保持治具のマークの位置を検出す
る第２の位置検出手段と、上記第１の位置検出手段によ
る位置情報と該第２の位置検出手段による位置情報とを
基に上記製造装置に搬入されたウェハ上の各チップの位
置を算出して上記製造装置に与える手段とを具備するこ
とを特徴とするウェハ供給装置。 ２、前記半導体製造装置が、ステップアンドリピート方
式の露光装置である特許請求の範囲第１項記載のウェハ
供給装置。 ３、前記半導体製造装置が、ウエハプローバである特許
請求の範囲第１項記載のウェハ供給装置。 ４、前記第２の位置検出手段が、前記半導体製造装置の
ウェハまたはチップ位置検出手段を兼用するものである
特許請求の範囲第１〜３項のいずれか１つに記載のウェ
ハ供給装置。 ５、前記第２の位置検出手段が、前記半導体製造装置の
投影または観察用レンズを介して位置検出を行なうもの
である特許請求の範囲第４項記載のウェハ供給装置。 ６、前記保持治具が前記半導体製造装置に備え付けられ
ているウェハチャックである特許請求の範囲第１〜５項
のいずれか１つに記載のウェハ供給装置。 ７、複数台の前記半導体製造装置に対して前記ウェハを
供給する特許請求の範囲第１〜６項のいずれか１つに記
載のウェハ供給装置。[Scope of Claims] 1. An apparatus for supplying a wafer supported by a holding jig to a semiconductor manufacturing apparatus that performs processing such as exposure or inspection while feeding the wafer supported by a holding jig in steps, , a first position detection means that attaches a mark to the holding jig and detects the position of each chip on the wafer supported by the holding jig before being carried into the manufacturing apparatus with reference to the mark; a second position detection means for detecting the position of the alignment mark of the wafer carried into the manufacturing apparatus or the mark of the holding jig; 1. A wafer supplying device comprising: means for calculating the position of each chip on a wafer carried into the manufacturing device based on the positional information obtained by the method, and providing the calculated position to the manufacturing device. 2. The wafer supply apparatus according to claim 1, wherein the semiconductor manufacturing apparatus is a step-and-repeat type exposure apparatus. 3. The wafer supply device according to claim 1, wherein the semiconductor manufacturing device is a wafer prober. 4. The wafer supply device according to any one of claims 1 to 3, wherein the second position detection means also serves as a wafer or chip position detection means of the semiconductor manufacturing apparatus. 5. The wafer supply apparatus according to claim 4, wherein the second position detection means detects the position through a projection or observation lens of the semiconductor manufacturing apparatus. 6. The wafer feeding device according to any one of claims 1 to 5, wherein the holding jig is a wafer chuck installed in the semiconductor manufacturing apparatus. 7. The wafer supply device according to any one of claims 1 to 6, which supplies the wafer to a plurality of semiconductor manufacturing devices.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102727A JPS61263123A (en) | 1985-05-16 | 1985-05-16 | Wafer supplying apparatus |
| US07/273,707 US4861162A (en) | 1985-05-16 | 1988-11-15 | Alignment of an object |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102727A JPS61263123A (en) | 1985-05-16 | 1985-05-16 | Wafer supplying apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263123A true JPS61263123A (en) | 1986-11-21 |
| JPH0149007B2 JPH0149007B2 (en) | 1989-10-23 |
Family
ID=14335291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102727A Granted JPS61263123A (en) | 1985-05-16 | 1985-05-16 | Wafer supplying apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263123A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386269A (en) * | 1988-05-12 | 1995-01-31 | Canon Kabushiki Kaisha | Alignment and exposure apparatus |
| JPH10163100A (en) * | 1996-11-28 | 1998-06-19 | Nikon Corp | Projection light-exposure device, projection light-exposure method, and scan light-exposure method |
| KR100309932B1 (en) * | 1986-04-28 | 2001-12-15 | 제임스 엠. 윌리암스 | Wafer transport apparatus and method |
| JP2014143335A (en) * | 2013-01-25 | 2014-08-07 | Dainippon Screen Mfg Co Ltd | Drawing device and drawing method |
| WO2022118468A1 (en) * | 2020-12-04 | 2022-06-09 | 日本電信電話株式会社 | Substrate for wafer conveyance |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3962736B2 (en) | 2004-10-08 | 2007-08-22 | キヤノン株式会社 | Exposure apparatus and device manufacturing method |
-
1985
- 1985-05-16 JP JP60102727A patent/JPS61263123A/en active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100309932B1 (en) * | 1986-04-28 | 2001-12-15 | 제임스 엠. 윌리암스 | Wafer transport apparatus and method |
| US5386269A (en) * | 1988-05-12 | 1995-01-31 | Canon Kabushiki Kaisha | Alignment and exposure apparatus |
| JPH10163100A (en) * | 1996-11-28 | 1998-06-19 | Nikon Corp | Projection light-exposure device, projection light-exposure method, and scan light-exposure method |
| JP2014143335A (en) * | 2013-01-25 | 2014-08-07 | Dainippon Screen Mfg Co Ltd | Drawing device and drawing method |
| WO2022118468A1 (en) * | 2020-12-04 | 2022-06-09 | 日本電信電話株式会社 | Substrate for wafer conveyance |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0149007B2 (en) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170603B2 (en) | Position detection apparatus and exposure apparatus | |
| JP2560371B2 (en) | Substrate processing system | |
| JPH0789534B2 (en) | Exposure method | |
| JP3624065B2 (en) | Substrate transport apparatus, semiconductor manufacturing apparatus, and exposure apparatus | |
| JP4289961B2 (en) | Positioning device | |
| JPS61263123A (en) | Wafer supplying apparatus | |
| GB2052767A (en) | Single Lens Repeater | |
| JPH0774084A (en) | Substrate processor | |
| JPS60188955A (en) | Exposing device | |
| JPH03211812A (en) | Exposure aligner | |
| JPH1050600A (en) | Method and device for projection exposure | |
| JPH088175A (en) | Aligner and align method | |
| JPS6294932A (en) | Alignment and device thereof | |
| KR102320394B1 (en) | Exposure apparatus | |
| JPH1152545A (en) | Reticle and pattern transferred by the same as well as method for aligning reticle and semiconductor wafer | |
| JPH01112725A (en) | Alignment | |
| JPH11288878A (en) | Mask transfer device and method therefor, and exposure system provided therewith | |
| JPH0463534B2 (en) | ||
| JP2003059809A (en) | Method of exposure, and method for manufacturing device | |
| JP2003188071A (en) | Exposure method and device manufacturing method | |
| JPS6097623A (en) | Exposure device | |
| JPS6329507A (en) | Electron beam lithography equipment | |
| JPH02126629A (en) | Production aligner | |
| JPH1064804A (en) | Device and method for exposure | |
| JPH03185808A (en) | Aligner |