JPS6126076B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 この発明は、デイジタルトーン発生器による楽
音発生器による楽音波形の形成に関する。

関連出願 この発明は、本発明者による米国特許第
4112802号（特開昭52−82413号）に関連してい
る。

発明の背景 楽音シンセサイザに多く用いられている音色効
果の１つは、一般“リング変調”と呼ばれている
ところのものである。この同じ基本的な周波数変
調現象が、通信技術の分野では平衡変調として永
く知られてきた。これらの変調方式においては、
異なる周波数の二つの信号を結合させてその出力
信号が、もとの信号の和と差の周波数成分を含む
ようになされる。理想的なリング変調器の場合に
は、出力信号中に入力信号の周波数に対応する成
分は含まれない。このような理想的リング変調器
を通常のアナログ技術によつて実現することは殆
んど不可能に近いけれども、この発明は、この理
想的リング変調器をデイジタルシステム技術を用
いることによつて簡単にしかも経済的に構成した
ことを特徴とする。

第１の楽音信号は、離隔された点X₁（gh）：
ｇ＝１，２，……において、 として表わされる。

ここでｈは一定の時間間隔であり、そしてＮは
X₁の基本周期中に入る時間間隔長さｈの数であ
る。同数の高調波成分をもつ第２の楽音信号は同
様にして と表わされる。

理想的リング変調器は以下の積を与える。

前記した米国特許第4112802号（特開昭52−
82413号）に記載されている形式の複音シンセサ
イザでは、計算サイクルとデータ転送サイクルを
別々にかつ繰り返し的に生じさせて、楽音波形に
変換されるべきデータを発生する。計算サイクル
の第１の部分では、記憶された楽音を特徴づける
高調波（調和）係数の組を使用して個々のフーリ
エ演算を行うことによつて第１のマスター・デー
タ組がつくられる。次に同様にして計算サイクル
の第２の部分では、高調波（調和）係数の第２の
記憶された組を使用して第２のマスター・データ
組がつくられる。高調波係数と直交関数はデイジ
タル形で記憶しそしてデイジタル的に演算される
ことが望ましい。計算サイクルの終りに、第１お
よび第２のマスター・データ組が発生され、それ
ぞれのデータレジタル中に一時的に記憶される。

計算サイクルに続いて転送サイクルが開始さ
れ、各マスター・データ組は多重の読み書き可能
なメモリ中の予め選ばれたものに転送される。選
ばれた読み書きメモリへの第１マスター・データ
組の転送は、同期ビツトの検出によつて始めら
れ、そして主システムクロツクとは同期しない周
波数Ｐをもつクロツクによつてタイミングをと
られる。

ここではメモリに割り当てられた特定の音名
の周波数であり、そしてＰは楽音波形に含まれる
高調波の最大数の２倍である。選ばれた読み書き
メモリへの第２のマスター・データ組の転送もま
た同期ビツトの検出によつて始められ、そしてＰ
の実際値とは異なるように選ばれたクロツクに
よつてタイミングをとられる。この転送サイクル
は割り当てられたメモリのすべてが書き込まれた
ときに終了し、この時新しい計算サイクルが開始
される。楽音の発生は、計算および転送サイクル
の期間中途切れることなく続けられる。

デイジタル―アナログ変換器は、非同調周波数
に対応するデータを含むメモリから読み出したデ
イジタル信号をアナログ基準信号に変換する。こ
のアナログ基準信号は、第２のデイジタル―アナ
ログ変換器に対する基準電圧となる。第２のデイ
ジタル―アナログ変換器は、同調周波数に対応す
るデータを含むメモリから読み出したデイジタル
信号を変換する。その出力は、変換された二つの
デイジタル信号の乗算結果の単一のアナログ信号
である。

非同調周波数クロツクを発生するための手段が
明らかにされる。

実施の説明 以下の詳細な説明は、この発明を実施するうえ
で現在考え得る最良の態様のものである。この説
明は制限的な意味に解されるべきでなく、この発
明の原理を明らかにするためにのみなされている
ことを理解すべきである。この発明の範囲は、特
許請求の範囲に良く示されている。最初に説明す
るこの発明の実施例における構造上および動作上
の特徴は、後で説明される実施例においてもそれ
が明らかに適用不能かまたは特別に除外しない限
りそのまま通用される。

第１図に示すシステム１０は、米国特許第
4085644号（特開昭52−27621号）の複音シンセサ
イザとともに使用されるリング変調器である。こ
の複音シンセサイイザにおいて、マスター・デー
タ組は主レジスタ３５中につくられる。システム
全体の論理は、マスター・データ組の形成期間中
主クロツク１７によつて制御れる。このデータ組
発生の完了後、データは音調（音高）選択回路４
２を経て指定された一方のロード選択回路たとえ
ば回路４７へ転送される。データは次にこの指定
されたロード選択回路４７から対応する音調シフ
トレジスタ３７中に書き込まれる。この転送とそ
れに続くデータ書き込みは、楽器鍵盤上の作動さ
れた鍵に対応する周波数を発生するため音調検出
および割当回路１４によつて割当てられる音調ク
ロツクの手段を用いて達成される。

第２のマスター・データ組が発生され、リング
レジスタ５６中に蓄積される。この第２のマスタ
ー・データ組は、常に第１のマスター・データ組
を発生するために使用された高調波係数の組とは
異なる高調波係数の組からつくられる。リングレ
ジスタ５６の内容は、音調クロツク４０のタイミ
ング制御の下でロード選択回路４６を経て音調レ
ジスタ３８へ転送れる。音調クロツク４０は駆動
された鍵盤スイツチに対応して割当てられ、音調
クロツク３９の割当てにも対応している。一般的
にいつて、音調クロツク４０の周波数は、音調ク
ロツク３９の周波数とは異なつている。音調クロ
ツク３９は、楽器鍵盤の操作された鍵の音調（音
高）に周波数的に対応する。

音調シフトレジスタ３８から読み出されたデイ
ジタルデータは、リングデイジタル―アナログ変
換器４８の手段によつてアナログ電圧波形に変換
される。このデイジタル―アナログ変換器からの
出力は、音調デイジタル―アナログ変換器５０に
対する基準電圧として使用される。この音調デイ
ジタル―アナログ変換器５０は、音調シフトレジ
スタ３７から読み出したデイジタルデータをアナ
ログ電圧波形に変換するために使用される。

主レジスタ３５およびリングレジスタ５６中に
それぞれ置かれる第１および第２のマスター・デ
ータ組は、計算サイクル期間につくられる。この
システムのタイミングおよび制御機能は、実行制
御回路１６のシステム論理ブロツクによつて達成
される。第１マスター・データ組は、Ｎ＝１，
２，３，……，2Wの値について以下の関係式に
したがつて計算される。

リングレジスタ５６中に置かれる第２マスタ
ー・データ組は、以下の式にしたがつて計算され
る。

ここで高調波の数Ｕは、第１マスター・データ
組を計算するために使用される高調波の数Ｗに等
しいかまたはそれよりも小さい。

第１図のリング変調器を含む複音シンセサイザ
１０は、第１および第２のマスター・データ組の
積に相当する音を音響装置１１から出力させる。
出力される音は以下の式にしたがう。

Ｙ＝ZR （式３） ここでＺ（Ｎ）は、鍵盤上の操作された鍵スイ
ツチに対応する周波数をもつ楽音波形に変換され
ており、そしてＲ（Ｎ）は、予め定められた異な
る周波数に変換されている。乗算による２信号Ｚ
及びＲの結合は、実際に平衡変調又はリング変調
と呼ばれる型の変調である。かくして、出力Ｙは
和差周波数におけるスペクトル成分を含むであろ
う。

以下に述べるように、このように組み合わされ
たそれぞれの音楽波形は、最初に第１と第２のマ
スター・データを計算することによつて発生され
る（1975年８月11日出願の米国特許第4085644号
（特開昭52−27621）中に記載されている）。

この発明は、第１マスター・データ組に対応す
る周波数に固定されたものと、第２マスター・デ
ータ組に対応する周波数の第２オフセツトとの二
つの音調または“ストツプ”の組み合わせに関連
して説明されるけれども、任意複数個の音調への
拡張は、この分野の技術に通じた者には容易であ
る。高調波の数Ｗは設計上の選択事項であるが、
３２の高調波数（Ｗ＝32）の採用は、楽音シンセ
サイザの“明るい（bright）”音色をもつ音を合
成するのに十分である。

楽器鍵盤スイツチの一つが駆動されると、常に
その駆動は音調検出および割当回路（assignor）
１４によつて検出される。駆動された鍵の一つが
検出されると、駆動されたその特定の鍵を識別す
るデータを含む一時記憶メモリ位置の割当てが回
路１４において行われる。音調検出および回路１
４は、楽器鍵盤スイツチ１２上の一つのスイツチ
が駆動されていることを検出した情報を、線１５
を介して実行制御回路１６に送る。

音調検出および割当回路１４を提供するための
手段は、1975年８月６日に出願された米国特許第
4022098号（特開昭52−44626）に記載されてい
る。

第１図のシステム１０に対する論理タイミング
は、主クロツク１７から与えられる。主クロツク
１７にはかなり広範囲の周波数が使用できる。し
かし、設計上1.0MHzに選択することが有利であ
る。

実行制御回路１６は、種々のシステム論理機能
を同期的にタイミングするため複数個のシステム
論理ブロツクに制御信号を送る。

計算サイクルは、式１および式２を計算する機
能をもつ一つの繰り返し結果として定義される。
この計算サイクルは二つのサブサイクル（または
計算サブサイクル）からなり、その第１は式１を
計算するために割り当てられ、またその第２は式
２を計算するために割り当てられる。計算サブサ
イクルの開始時に、語カウンタ２０、高調波カウ
ンタ２１、および加算器―アキユムレータ２２
は、実行制御回路１６によつてすべて初期値
“１”に設定される。計算サイクルのこの第１サ
ブサイクルは主計算サブサイクルと呼び、また第
２のサブサイクルはリング計算サブサイクルと呼
ばれる。

式１が計算される主計算サブサイクルの第１ビ
ツト時間に相当する時間ｔ＝t₁において、語カウ
ンタ２０の内容は１である。高調波カウンタ２１
中の数は時間t₁にゲート２３を経て加算器―アキ
ユムレータ２２へ送られる。メモリ―アドレスデ
コーダ２７は、加算器―アキユムレータ２２から
数Ｎ_q＝１×１を受け取り、正弦波テーブル２８
から値S₁，_１＝sin〔π（１×１）／Ｗ〕を読み
出させる。

メモリ―アドレスデコーダ２９は、語カウンタ
２０中の数を受け取り、高調波（調和）係数メモ
リ３０または高調波（調和）係数メモリ３１を選
択する。この選択は、語カウンタ２０が計算サブ
サイクルの始めに初期条件づけされるときはいつ
でも状態を変更される一つのフリツプフロツプに
よつて実行される。

このようにして、主計算サブサイクルにおいて
メモリ―アドレスデコーダは、高調波係数メモリ
３０を選択し、入力データｑに応じてこの計算サ
ブサイクル中の各ビツト時間と関連して適当な高
調波数ｑに対応する適当な高調波係数Ｃ_qをアド
レスする。同様にして、リング計算サプサイクル
期間に、メモリ―アドレスデコーダ２９は、高調
波係数メモリ３１中にある高調波係数ｄ_qをアド
レスさせる。

時間t₁において、メモリ―アドレスデコーダ２
９は、高調波係数メモリ３０から高調波係数C₁
を読み出させる。乗算器３２への入力信号は、線
３３上のC₁と線３４上のS₁，_１である。したが
つて、、乗算器３２の出力は積C₁，S₁，_１であ
る。

主レジスタ３５は読み書き型のレジスタまたは
メモリであり、循環レジスタであることが好まし
い。主レジスタの内容は、主計算サブサイクルの
始めに零値の初期値に設定される。主計算サブサ
イクルの期間に、入力データ選択回路５４は、主
レジスタ３５から読み出したデータを加算器３６
へ送る。リング計算サプサイクル期間には、入力
データ選択回路５４はリングレジスタ５６から読
み出したデータを加算器３６へ送る。同様に、主
計算サブサイクル期間に加算器３６の出力は主レ
ジスタ３５へ送られ、またリング計算サブサイク
ル期間になると加算器３６の出力はリングレジス
タ３５へ送られる。

第２のビツト時間t₂に、語カウンタ２０の内容
は実行制御回路１６から受け取つた信号によつて
値２に増加される。高調波カウンタ２１は値１を
保ち、主計算サブサイクルの最初の64ビツト時間
の間そのままで据え置かれる。加算器―アキユム
レータ２２は、各ビツト時間にゲート２３を経て
高調波カウンタ２１から現在値ｑを受け取る。し
たがつて、時間t₂に加算器―アキユムレータ２１
は値Ｎ_q＝２をもつ。値Ｎ_q＝２はメモリ―アドレ
スデコーダ２７へ送られ、そこで正弦波テーブル
２８をアドレスして値S₂，_１＝sin〔π（２×
１）／Ｗ〕を読み出させる。時間t₂に、高調波係
数C₁が高調波係数メモリ３０から読み出され
る。乗算器３２からの信号出力は、値C₁S₂，_１
であり、これは加算器３６によつて主レジスタ３
５中の第２語の初期値０と加算され、その結果、
値C₁S₂，_１を生じて時間t₂に第２語位置に書き込
込まれる。

以上の動作は、値ｑ＝１が保たれている64ビツ
ト時間の間繰り返される。その結果主レジスタ３
５の内容は、 C₁S₁，_１，C₁S₂，_１， ……C₁S₆₄，_１ の値の組を含むことになる。ここで、 Ｓ_K，_１＝sin〔π（Ｋ×１）／Ｗ〕である。

時間t₆₅において、語カウンタ２０は最初の値
１に戻り、リセツト（RESET）信号を発生す
る。何故ならば、この回路はモデユロ2W（2Wを
法とする）カウンタであり、Ｗは値32に選ばれて
いるからである。語カウンタ２０のリセツトは、
加算器―アキユムレータ２２によつてRESET信
号から検出される。語カウンタ２０からの
RESET信号は、現在、値ｑ＝２をもつ高調波カ
ウンタ２１中の計数値を増加させるために使用さ
れる。高調波カウンタ２１は、連続する64ビツト
時間の間ｑ＝２の値を保つ。したがつて、時間
t₆₅において加算器―アキユムレータ２２はＮ_q＝
２をもち、そしてこの値をメモリ―アドレスデコ
ーダ２７に送つて正弦波テーブル２８から値S₁，
_２＝sin〔π（１×２）／Ｗ〕を読み出される。
時間t₆₅に高調波係数C₂が高調波係数メモリ３０
から読み出される。乗算器３２からの出力信号は
値C₂S₁，_２をもち、これは時間t₆₅に主レジスタ
３５の第１語位置にある値C₁S₁，_１と加算器３
６で加算される。和C₁S₁，_１＋C₂S₁，_２は、時
間t₆₅に主レジスタ３５の第１語位置に書き込ま
れ、蓄積される。

時間t₆₅に始まる以上の動作は、値ｑ＝２が維
持される64の連続するビツト時間の間繰り返され
る。その結果、主レジスタ３５の内容は、 C₁S₁，_１＋C₂S₂，_１，C₁S₂，_１＋
C₂S₂，_２，………，C₁S₆₄，_１＋C₂S₆₄，_２ の値の組となる。

時間t₁₂₉に、語カウンタ２０は初期値１に戻
り、再びRESET信号を発生する。このRESET
信号は加算器―アキユムレータ２２を零値の初期
状態に設定し、高調波カウンタ２１の値をｑ＝３
に増加させて、次に続く64ビツト時間の間それを
保持させる。この連続する64ビツト時間の終り
に、主レジスタ３５の内容は、 C₁S₁，_１＋C₂S₁，_２＋C₃S₁，_３，……，
C₁S₆₄，_１＋C₂S₆₄，_２＋C₃S₆₄，_３ の値の組となる。

以上の動作は32組の64ビツト時間について連続
して繰り返される。32×64＝2048ビツト時間の終
りに、主レジスタ３５の内容は式１に示したもの
となる。

時間t₂₀₄₉に、リング計算サブサイクルが開始さ
れる。この計算サブサイクル期間に、メモリ―ア
ドレスデコーダ２９は高調波係数メモリ３１から
高調波係数ｄ_qを読み出させる。リング計算サブ
サイクルは、今やリングレジスタ５６中に蓄積さ
れている加算器３６からの累算値について主計算
サブサイクルと類似の態様で進められる。64ビツ
ト時間列のＵ個の連続繰り返し、または合計Ｕ×
64ビツト時間の終りに、リングレジスタ５６は式
２に示した値をもつ。

主計算サプサイクルとリング計算サブサイクル
からなる計算サイクルの両部分の完了により、実
行制御回路１６はデータ転送サイクルを開始す
る。このデータ転送サイクル期間に、主レジスタ
３５の内容は音調シフトレジスタ３７に転送され
るよう制御され、またリングレジスタ５６の内容
は音調シフトレジスタ３８へ転送される。このデ
ータ転送サイクルは音調シフトレジスタが２個の
場合について説明されるけれども、任意の個数へ
の拡張が論理設計技術者にとつて容易に行うこと
ができる。

各音調シフトレジスタは、同期ビツトのための
別個のビツト位置をもつている。このビツト位置
は常にある単一の語に対して“１”でかつ他のす
べての語に対しては、“０”である。この同期ビ
ツトは、後述するように循環シフトレジスタの最
初の位相状態を検出するため多くの論理ブロツク
によつて使用される。なお、この同期用データは
同期用時間データ語からなるようにしてもよい。

楽器鍵盤スイツチ１２について最初の鍵が駆動
されると、音調クロツク３９および４０は、音調
検出および割当回路１４によつて割当てられる。
音調クロツク３９および４０は主クロツクに拘束
される必要はなく非同期的に動作してよい。音調
クロツク３９は鍵スイツチに対応する音の高さの
周波数で動作する。音調クロツク４０は、一般に
楽器鍵盤スイツチ上のどのような操作された鍵の
音調周波数ともかかわりのない他の予め選択され
た周波数で動作させられる。音調検出および割当
回路１４は、鍵盤スイツチの閉接を検出したと
き、制御電圧または検出信号を割当てられた音調
クロツクの各々に送り、これらのクロツクに対し
て、割当てられた正しい楽音基本周波数およびリ
ング発生器のオフセツトされた周波数の64倍の速
度で動作を行わせる。

音調クロツク３９および４０としての好ましい
構成は、VCO（電圧制御発振器）を使用したも
のである。これらのVCOを使用する適当な回路
構成は、1975年11月24日出願の米国特許第
4067254号（特開昭52−65415）に記載されてい
る。

音調クロツク３９および４０は、その関連する
音調シフトレジスタ３７および３８にそれぞれの
クロツク速度でデータを循環シフトさせる。同期
用ビツトを含む語が音調シフトレジスタの一つ、
たとえばシフトレジスタ３７から読み出される
と、それは同期ビツト検出器４１によつて検出さ
れる。一つの同期ビツトが検出されると、一つの
位相時間が開始され、位相時間信号が線４３を経
て音調選択回路４２へ送られる。この位相時間信
号はその特定の音調シフトレジスタを識別し、デ
ータ転送サイクルの第１サプサイクルを開始させ
るように作用する。この最初のサブサイクルが一
旦開始されると、同期ビツト検出器が他の同期ビ
ツト（たとえば音調シフトレジスタ３８から生じ
ための）を検出しても終了させることができな
い。

データ転送サイクルの第１サブサイクルの始め
に、音調選択回路４２は線４３を経て受け取つた
情報を使用して、線４４上のクロツク選択回路４
５からの出力信号を、主クロツク１７から音調ク
ロツク４０のクロツク速度に切替えさせる。主レ
ジスタ３５の語内容は次に線４５を経て音調選択
回路４２へ転送される。音調選択回路４２は、こ
のデータをロード選択回路４７へ送る。ロード選
択論理ブロツク４６および４７は、新しいデータ
をそれらの共働する音調シフトレジスタへロード
するかまたはこれらのレジスタを対応するデータ
転送サブサイクルの完了時に循環モードで動作さ
せるようにする。

音調シフトレジスタ３７が音調クロツク３９に
よつてきめられたクロツク速度で主レジスタ３５
から転送されたデータをロード（書き込み）され
た後、データ転送サイクルの第１サブサイクルが
終了する。第２のサブサイクルは、音調シフトレ
ジスタ３８から読み出したデータから同期ビツト
が同期ビツト検出器によつて検出される次の時間
に始められる。第２サブサイクルの動作は、今や
リングレジスタ５６からのデータの転送をタイミ
ングするために使用されている音調クロツク４０
について第１サブサイクルと類似している。

データ転送サイクルが終つたとき、実行制御回
路１６は新しい計算サイクルを始める。次の新し
い計算サイクルが進行中に、データは両方の音調
シフトレジスタ３７および３８からそれぞれ別の
音調クロツク３９および４０の制御のもとに読み
出される。以上述べた手段によつて、計算されそ
してリングレジスタ５６中に一時的に蓄積された
マスター・データ組は、対応するオフセツト周波
数まで引き伸ばされる。

音調シフトレジスタ３８からの出力データはリ
ングアナログ―デイジタル変換器４８によつて基
準電圧に変換される。音調シフトレジスタ３７か
らの出力データは、音調デイジタル―アナログ変
換器５０によつてアナログ電圧に変換される。リ
ングデイジタル―アナログ変換器４８によつて発
生された基準電圧は、音調デイジタル―アナログ
変換器４９に対する電圧基準として使用される。
それにより、音響装置１１に送られる波形は、二
つのデイジタル―アナログ変換器４８および５０
によつて発生された波形の積となる。

音調デイジタル―アナログ変換器へのREF電
圧信号入力は、リングデイジタル―アナログ変換
器４８によつて発生された電圧に加えられる。
REF電圧信号は、システム１０のリング変調器
モードが不能にされそしてオフチユーン信号によ
る変調なしの楽音を発生することが望まれる場合
に使用される。

第２図は、第１および第２のマスターデータ組
に対応する波形の乗算を行う他の出力サブシステ
ムを示す。ここで、音調シフトレジスタ３７から
の出力データは、音調シフトレジスタ３８から読
み出した出力データによつて乗算される。この乗
算は乗算器６０によつて行われる。乗算器６０へ
の各入力は、実行制御回路１６からの乗算指令信
号が線６１上に受け取られるまで一時蓄積回路中
に保持される。この乗算指令信号があると、乗算
器１６はその一時蓄積回路中に現在置かれている
データの乗算を行い、積値をデイジタル―アナロ
グ変換器５０に送る。デイジタル―アナログ変換
器５０によつて発生されたアナログ信号は、音響
装置１１へ送られる。

第３図は、第１図のシステム１０の変型を示
す。第３図のシステム７０は、周波数オフセツト
周波数が、オフセツト周波数を発生する位相シフ
トサブシステムおよび音調クロツク４０への周波
数指定の組み合わせによつて選択できるリング変
調器システムを示す。

第３図のシステム７０に対する計算サイクルの
第１サブサイクルは、第１図のシステム１０につ
いて前述したことと同じである。その計算サイク
ルの終りにおける主レジスタ３５の内容は、式１
に示したものとなる。

システム７０の計算サイクルの第２のサブサイ
クル期間に、リングレジスタ５６中にあるデータ
は、以下の式にしたがつて計算される。

ここで、Ｍ＝１，２，３，……，Ｑ×2Wであ
る。

リングレジスタ５６が256のデータ語を含むよ
うにＱ＝４とするのが好ましい。式４の計算は、
第１図の語カウンタ２０に計算サイクルの第２サ
ブサイクルの間モデユロ256の計数を行わせて達
成される。

各計算サイクルの始めに、カウンタ６４の内容
は増加される。カウンタ６４はモデユロ256計数
を行うように選ばれるのがよい。

データ転送サイクル期間に、主レジスタ３５中
に蓄積されたデータは、第１図のシステム１０に
ついて前述した方法で音調シフトレジスタ３７へ
転送される。

データがリングレジスタ５６から読み出される
データ転送サイクルの部分で、メモリ―アドレス
デコーダは、Ｈ番目のデータポイントごとにデー
タを読み出させる。Ｈは４に選ぶのがよい。しか
し、リングレジスタ５６の最初のアドレスは、カ
ウンタ６５の内容に応答するメモリ―アドレスデ
コーダ６６によつて選択される。この最初のアド
レスは、各読み出しに対して変更されるために、
時間につれて増大する位相シフトがリングレジス
タ５６から読み出されるデータ中につくられる。
この時間増大位相データを読み出すことによつて
つくられる波形の周波数における増加として現わ
れる。この位相増分は、線６７上の増分制御信号
によつてカウンタ６５中に導入される信号により
制御される。これらの信号は、計算サイクルの始
めに実行論理回路１６から受け取つた増分信号に
したがつて、１単位、２単位、４単位等ずつカウ
ンタ６５を増分させる。メモリ―アドレスデコー
ダ６６によつて発生される。最初のアドレスは、
位相開始数ｈと呼ばれる。

音調シフトレジスタ３８から読み出したデータ
は、リングデイジタル―アナログ変換器４８によ
つてアナログ電圧に変換される。そのアナログ電
圧出力は、線４９を経てデイジタル―アナログ変
換器５０へ送られる。この変換器５０は、音調シ
フトレジスタ３７から読み出したデータを変換す
る。線４９上の信号は、デイジタル―アナログ変
換器５０に対して変換基準電圧として働く。その
結果、音響装置１１へ送られる信号は、同調波形
とオフセツト周波数波形との積を与える。

第４図のシステム８０は、第１図の音調クロツ
ク９および４０のためのサブシステムを示す。シ
ステム８０は、1975年11月24日出願の米国特許第
4067254号（特開昭52−65415）に記載されている
ものと類似している。

実行制御回路１６は、周期的かつ繰り返し的に
メモリ―アドレスデコーダ８２に供給される制御
信号を発生する。メモリ―アドレスデコーダ８２
は実行制御回路１６から受け取つた信号を変換
し、対応するデータ語を割当メモリ８１から読み
出させる。

割当メモリ８１は読み／書き型メモリであり、
RAM（ランダムアクセスメモリ）または循環読
み出しモードで動作するシフトレジスタを使用す
るのが好ましい。説明上の都合のためにここで使
用された複音シンセサイザのような楽音発生装置
の場合、割当メモリ８１中に含されるデータ語
は、音調クロツクとして使用れる電圧制御発振器
の割当てまたは非割当ての状態を表示するための
１ビツト（LSB）と、楽器の分割（鍵盤）部を示
し音調シフトレジスタ３７および３８中に書き込
まれるべき特定のデータ組を選択するのに使用で
きる２ビツトと、楽器鍵盤上のオクターブを表わ
す３ビツトと、１オクターブ内の音（程）を表わ
す４ビツトからなつている。

アドレスデコーダ８３は、周波数テーブル８５
中に蓄積されているデータをアドレスするために
適当な形に、割当てられた音の高さを表わすビツ
トを変換する。

周波数テーブル８５は、２進形で周波数データ
を記憶しているROM（読み出し専用メモリ）で
ある。これらのデータ語は、2^-(n/12)；ｎ＝
１，２，……，12の値をもち、平均律音階中の周
波数の比を示す。周波数テーブル８５はROMで
つくることが好ましいけれども、平均律音階に対
応しない任意の周波数の組に対応してクロツク周
波数を発生することが望まれる場合に、新しい周
波数データ語が容易に書き込めるようRAMを使
用することも容易である。

周波数テーブル８５から読み取つた周波数デー
タ語は、楽器鍵盤により作動したスイツチに対応
する周波数で音調クロツクを発生するためにその
データが使用されるとき、データ選択回路９４に
よつてデイジタル―アナログ変換器８９へ送られ
る。そのデータが随伴するオフセツト周波数を発
生するために使用されるとき、周波数テーブル８
５から読み出したデータは、分数オフセツト回路
８７へ送られる。分数オフセツト回路８７は、周
波数テーブル８５から読み出したデータに予め定
められた数値を加算（または減算）する。オフセ
ツト周波数に対するこの予め定められた数値は、
コンソール制御部から分数オフセツト回路８７に
与えられる。それと同時にオクターブオフセツト
信号がオクターブオフセツト回路８６に与えら
れ、楽器上で鍵操作された真のオクターブとは異
なるオクターブ中の対応する音調クロツクを与え
る。

デイジタル―アナログ変換器８９は、二つの入
力データ列の間で時分割動作を行い、入力２進デ
ータをアナログ電圧に変換する。サンプルおよび
ホールド回路９０は、変換の中間の時間に同調音
調クロツクに対してアナログ変換電圧を保持し、
そしてサンプルおよびホールド回路９１は、変換
の中間の時間にオフセツト音調クロツクに対して
アナログ変換電圧を保持する。

第１図に示された音調クロツクである電圧制御
発振器３９および４０は、それぞれ楽器鍵盤の各
オクターブに対応する周波数決定要素の組をそな
えている。オクターブ信号選択ゲート８４によつ
て検出されたオクターブデータは、現在割当てら
れているオクターブデータを保持するための一時
的蓄積回路をもつオクターブレジスタ９２へ送ら
れる。オクターブレジスタ９２は、電圧制御発振
器内に設けられていて各オクターブと関連する周
波数決定要素を選択する回路をそなえている。同
様にオクターブレジスタ９３も、コンソール制御
によつてこのシステム中に与えられるその時々の
オクターブデータを一時的に蓄積する回路をもつ
ている。

楽音中に使用されるような１周期の波形につい
て、その波形を表わすために一般化した調和級数
を使用できることは、数学の領域においてよく知
られている。このような一般化した調和級数は、
式１から式４までに示した型のフーリエ級数を含
むがこれらに限定されるものではない。一般化調
和級数は次式のように表現される。

ここで、φ_q（ｎ）は、直交関数または直交多
項式の任意の一つを表わす。通常のフーリエ級数
との相似により、係数ａ_oは一般化フーリエ調和
係数という。式５は、しばしば離散型一般化フー
リエ変換と呼ばれる。直交多項式には、ルジヤン
ドル、ゲンゲンバウアー、ヤコービ、およびエル
ミートの多項式が含まれる。直交関数には、ウオ
ルシユ、ベツセル、および三角関数が含まれる。
特許請求の範囲の項において使用さる用語との関
連上、直交関数の意味は、直交関数と直交多項式
の両方を含むものとして扱われる。

この発明の多くの特徴が、単一の同調波形発生
器および単一のオフセツト波形発生器の場合につ
いて述べられているけれども、これは本質的な制
限ではなく、多数の波形発生器にまで拡張するこ
とは自明の変型である。

この発明は、米国特許第4085644号（特開昭52
−27621）の複音シンセサイザに関連させて説明
されたが、このような楽音発生器に限定されるも
のではない。

【図面の簡単な説明】

第１図は、リング変調器効果を生ずるように構
成された複音シンセサイザの電気的ブロツク構成
図である。第２図は、複音シンセサイザ中にリン
グ変調器を設けるための他の代替手段の電気的ブ
ロツク構成図である。第３図は、非同調クロツク
が直線的に位相シフトされたマスターデータ組に
よつてつくられる複音シンセサイザのリング変調
器の電気的ブロツク構成図である。第４図は、同
調および非同調周波数クロツクを発生させるシス
テムのブロツク構成図である。

Claims (1)

1. 【特許請求の範囲】 １ 第１の楽音信号に対応する高調波係数を記憶
   する第１の高調波係数記憶手段と、 第２の楽音信号に対応する高調波係数を記憶す
   る第２の高調波係数記憶手段と、 正弦波の値を記憶する正弦波記憶手段と、 前記第１の高調波係数記憶手段からの第１の高
   調波係数値および 前記正弦波記憶手段からの正弦波値により第１
   のマスターデータセツトを計算する第１の計算サ
   イクルと前記第２の高調波係数記憶手段からの第
   ２の高調波係数値および前記正弦波値により第２
   のマスターデータセツトを計算する第２の計算サ
   イクルを有し前記計算サイクルを繰返し行なう計
   算手段と、 前記第１のマスターデータセツトを記憶する第
   １の記憶手段と、 前記第２のマスターデータセツトを記憶する第
   ２の記憶手段と、 後で読み出されるべきデータを記憶するための
   第３および第４の記憶手段と、 前記第１および第２の計算サイクルが終了した
   後前記第１の記憶手段からの前記第１のマスター
   データセツトを前記第３の記憶手段に転送し、前
   記第２の記憶手段からの前記第２のマスターデー
   タセツトを前記第４の記憶手段へ転送する転送手
   段と、 鍵操作に応答した発生され前記第１の楽音信号
   に対応する第１の周波数データを記憶する周波数
   データ記憶手段と、 該周波数データ記憶手段からの出力に対し所定
   の値を演算し前記第２の楽音信号に対応する第２
   の周波数データを出力する周波数データ演算手段
   と前記第３の記憶手段から前記第１の周波数デー
   タに対応する速度で前記第１のマスターデータセ
   ツトを読出し前記第４の記憶手段から前記第２の
   周波数データに対応する速度で前記第２のマスタ
   ーデータセツトを読出す読出し手段と、 読出された前記第１のマスターデータセツト及
   び前記第２のマスターデータセツトを乗算する乗
   算手段と、からなり 前記第１および第２の周波数データに対応する
   各々の周波数の和差周波数の倍数に対応するスペ
   クトル成分を含む合成信号を発生するリング変調
   効果を示す楽音発生器。 ２ 前記正弦波記憶手段は 分解能定数Ｄの間隔で０≦φ≦2Wに対するsin
   （πφ／Ｗ）の値を記憶するメモリからなり、 前記計算手段は (A) 前記第１のマスターデータセツトはＺ（Ｎ）
   であらわされ次式によつて計算され、 ただし ｑ＝１，２ ……2W Ｗは第１のマスターデータセツトの前記Ｚ
   （Ｎ）を規定する高調波成分の数、 ｃ_qは前記第１の高調波係数値のうち対応する
   ｑ番目の成分の高調波係数値、 Ｎは前記第１のマスターデータセツトの語を規
   定する数 前記第２のマスターデータセツトはＲ（Ｈ）で
   あらわされ次式によつて計算され、 ただし Ｈ＝１，２， ……QN Ｈは第２のマスターデータセツトの成分数を示
   すインデツクス Ｕは前記数Ｗより大きくない数であり、前記Ｒ
   （Ｈ）を規定する高調波成分の数，ｄ_qは前記第
   ２の高調波係数値のうち対応するｑ番目の成分
   の高調波係数値、 Ｑは位相分解能定数、 前記正弦波記憶手段を使用し、選択されたＮの
   値に従つてＺ（Ｎ｝を、選択されたＨの値及び位
   相分解能定数Ｑに従つてＲ（Ｈ）を計算する高調
   波成分の分算出回路と、 (B) 前記第１の計算サイクルの間、前記高調波成
   分算出回路の出力と前記第１の記憶手段における
   対応する語の内容とを連続的に代数加算し、 前記第２の計算サイクルの間、前記高調波成分
   算出回路の出力と前記第２の記憶手段における対
   応する語の内容とを連続的に代数加算する手段
   と、 からなる特許請求の範囲第１項に記載のリング変
   調効果を示す楽音発生器。