JP2614711B2 - 複音発生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子楽音合成に関するものであり、特に作
動された鍵スイッチに応答して複音を発生する複音発生
装置に関する。

〔従来の技術〕

電子鍵盤楽器は単音発生器か又は福恩発生器かのいず
れかに分類できる。単音型の楽器は１時に１つの音しか
出ないように制限されている。２つ以上の鍵スイッチを
同時に作動させても、１個を除く他のすべての鍵スイッ
チは無視されるので、１音だけが発生する。複音発生器
は対応する鍵スイッチ作動に応答して複数の音を発生さ
せることができる楽器である。

楽音波形の１周期を規定する１組のデータ点からなる
記憶された波形を有するデジタル楽音発生器は、複数の
楽音発生器の各々に関連した独立したメモリ手段を有す
ることによって複音楽器として実施することができる。
これらの楽音発生器は作動された鍵スイッチに対応して
割当てられる。この種類の楽器は“複音シンセサイザ”
と題する米国特許第4,085,644号明細書（特開昭52−276
21号公報）に記述されている。

１個の波形メモリを数個の楽音発生器で共有すること
もでき、時分割又は多重化方式で１個の波形メモリを利
用するシステムは“選択的に制御された速度でメモリを
アドレスする方法および装置”と題する米国特許第3,74
3,755号明細書に記述されている。その各々が波形メモ
リのアドレス間の異なる間隔を規定する１組の値を連続
的に計算するのに計算器が用いられる。計算された値は
その各々が周期的にそれ自身の値だけ増加し、その個々
の結果が波形メモリに対するアドレスを識別する。これ
らの数は次にはメモリをアドレスし、数個の楽音発生器
の各々に対応する波形サンプル点を得るのに用いられ
る。

〔発明が解決しようとする課題〕

本発明の目的は、多数の楽音発生器が１個の音調レジ
スタに記憶された波形データを共有する複音発生装置を
提供することにある。この複音発生装置は、離散的フー
リエ変換算法を実施することによって楽音波形を合成す
る種類の楽音発生装置に組み込まれている。この種類の
楽音発生システムは、“複音シンセサイザ”と題する米
国特許第4,085,644号明細書に詳述されている。以下の
説明において、上記特許に説明されているシステムのす
べての素子は２桁数字によって識別されており、これら
の２桁数字は上記特許に現われる同一数字の素子に対応
する。３桁数字で識別されているシステム素子ブロック
は複合シンセサイザに追加されたシステム素子に対応す
るか、又は上記特許に現われるいくつかの素子の組合せ
に対応する。

米国特許第4,085,644号明細書に記載されているよう
な種類の複音シンセサイザにおいては、計算サイクルと
データ転送サイクルとが反復して独立して実施されて、
楽器波形に変換されるデータが提供される。計算サイク
ルのシーケンスは主データセットが生成される各期間中
に実行される。各計算サイクルの終りには、計算された
主データセットが主レジスタに記憶される。

各計算サイクルに引きつづいて、転送サイクルが開始
され、その期間中に、記憶された主データセットが音調
レジスタに転送される。音調レジスタに記憶されたデー
タは一定の速度で逐次反復して読出される。特に音調レ
ジスタから読出されたデータを、カウンタのカウント状
態および各楽音発生器に対して生じた累算された周波数
ナンバーに応答して多数の楽音発生器の各々に割当てる
ために比較器が用いられる。

〔課題を解決するための手段〕

従って、本発明の構成は以下に示す通りである。即
ち、楽音波形を規定する点の振幅に対応する複数のデー
タ語から楽音を発生する電子楽器において、 前記楽音波形の一周期に対応するデータ語を記憶する
記憶手段と、 複数の鍵スイッチの作動に応答してそれぞれの音調を
検出し、その音調に対応する周波数ナンバーをそれぞれ
楽音発生するチャネルに割当てる音調検出割当手段と、 楽音発生する各チャネルに転送する前記記憶手段のデ
ータ語をクロック信号のカウント状態に応じて繰り返し
読出す読出手段と、 前記読出手段のカウントの一周期ごとに前記各チャネ
ルに割当てられた周波数ナンバーをそれぞれ加算し累算
する加算−アキュムレータ手段と、 前記クロック信号をカウントして楽音発生するチャネ
ル数に対応する信号を発生し、前記読出手段のカウント
状態と前記加算−アキュムレータ手段の各チャネルごと
の累算値とを比較し同等であるときに同等信号を発生し
前記記憶手段から読出したデータ語を対応するチャネル
に転送する選択転送手段と を具えたことを特徴とする複音発生装置としての構成を
有するものである。

或いはまた、前記記憶手段に記憶された一周期に対応
するデータ語が楽音波形の一周期波形の点対称の成分デ
ータ語を記憶するものであり、前記選択転送手段が前記
加算−アキュムレータ手段の出力および読出したデータ
語を前記加算−アキュムレータ手段の数値に応じてその
ままあるいは２の補数として切り替え出力する補数手段
とを含むことを特徴とする複音発生装置としての構成を
有するものである。

或いはまた、前記記憶手段に記憶された一周期に対応
するデータ語が楽音波形の一周期波形の軸対称の成分デ
ータ語を記憶するものであり、前記選択手段の前記加算
−アキュムレータ手段の出力を前記加算−アキュムレー
タ手段の数値に応じてそのままあるいは２の補数として
切り替え出力する補数手段とを含むことを特徴とする複
音発生装置としての構成を有するものである。

〔実施例〕

第１図は米国特許第4,085,644号明細書に記述されて
いるシステムの変形および付加物として説明されている
本発明の１実施例を示す。上記特許に説明されているよ
うに、この複音シンセサイザは鍵盤スイッチアレイを含
む。このアレイは鍵盤スイッチ12と表示されているシス
テムブロックに含まれている。１つ又は複数の鍵盤スイ
ッチがスイッチ状態を変え、楽器鍵盤上で作動されると
（“オン”の位置になると）、音調検出・割当装置14は
作動された鍵スイッチに対する対応する楽音情報を記憶
し、１組の楽音発生器100のうちの１個の楽音発生器が
作動された各鍵スイッチに対応して割当てられる。適当
な音調検出・割当装置サブシステムについては米国特許
第4,022,098号明細書（特開昭52−44626号公報）に詳述
されている。

鍵盤上の１つ又は複数の鍵スイッチが作動されると、
実行制御回路16は一連の計算サイクルを開始する。各計
算サイクルの期間中に、64データ語からなる主データ語
が後述する方法で計算され、主レジスタに記憶される。
主データセットの64データ語は、高調波係数メモリ26お
よび27に記憶されている32の高調波係数を用いて発生さ
せられる。高調波係数の特定の組合せの選択は、楽音ス
イッチ56および57をセットすることによって制御され
る。楽音スイッチはしばしばストップ又はストップスイ
ッチと呼ばれる。

主データセットの64データ語（ワード）は、楽音発生
器100が発生させた楽音に対するオーディオ波形の１サ
イクルの等間隔におかれた64の点の振幅に対応する。一
般原則としては、オーディオ楽音スペクトルの最大高調
波数は、１つの完全な波形同期のデータ点数の1/2にす
ぎないというものである。従って、64データ語（ワー
ド）を含む主データセットは最大32の高調波に対応す
る。

一連の計算サイクルのうちの各計算サイクルが終了す
ると、転送サイクルが開始され、転送サイクルの期間中
には主レジスタ34内にある主データセットが音調レジス
タ101に転送される。音調レジスタ101に記憶されたデー
タ語は後述する方法で逐次反復して読出されて多数の楽
音発生器の各々に割当てられる。各楽音発生器に割当て
られたデータはＤ−Ａ変換器に転送され、Ｄ−Ａ変換器
はデジタルデータ語（ワード）をアナログ波形に変換す
る。Ｄ−Ａ変換器は音響システム11と表示されたシステ
ムブロックに含まれている。楽音波形は、これもまた音
響システム11と表示されたシステムブロックに含まれる
従来の増幅器とスピーカサブシステムからなる音響シス
テムによって可聴音に変えられる。米国特許第4,085,64
4号明細書に記述されているように、作動された鍵が鍵
盤上で押鍵されたままになっている一方で、発生した主
データセットを一連の計算サイクルの期間中に連続的に
再計算し記憶し、このデータを音調レジスタにロードで
きることが望ましい。このシステム機能はＤ−Ａ変換器
へのデータの流れを妨げることなしに達成される。

米国特許第4,085,644号明細書に記述されているよう
に、高調波カウンタ20は各計算サイクルの開始時に初期
設定される。語（ワード）カウンタが増分され、そのモ
ジュロカウンティングの故にその初期状態に戻る度毎
に、高調波カウンタ20のカウント状態を増分させる信号
が与えられる。語（ワード）カウンタ19はモジュロ64を
カウントするように実施されており、この数は発生させ
られて主レジスタ34に記憶されている主データセットの
データ語（ワード）の数である。高調波カウンタ20はモ
ジェロ32をカウントするように実施されている。この数
は64語（ワード）を含む主データセットと一致する最大
高調波数に対応する。

各計算サイクルの開始時に、加算器−アキュムレータ
21は零値に初期設定される。語（ワード）カウンタ19が
その初期値又は最小カウント状態にリセットされる度毎
に、アキュムレータは零値にリセットされる。語（ワー
ド）カウンタ19が増分させる度毎に、アキュムレータは
モジェロ64で高調波カウンタ20の現在のカウント状態を
アキュムレータにすでに含まれている合計に加算する。

加算器−アキュムレータ21のアキュムレータの内容
は、メモリアドレスデコーダ23が正弦波関数表24から三
角関数正弦波関数値をアドレスアウトするのに用いられ
る。正弦波関数表24は、Ｄの間隔で０≦φ＜64に対する
三角関数値sin（２πφ/64）の値を記憶する固定メモリ
として実施されている。Ｄは表解析定数である。

乗算器28はメモリアドレスデコーダ25によって与えら
れるアドレスに応答して、正弦波関数表24から読出され
た三角関数値と高調波係数メモリ26および27から読出さ
れた高調波係数値とを乗算する。メモリアドレスデコー
ダ25は高調波カウンタ20のカウント状態に対応するメモ
リアドレスを与える。スイッチ56および57は選択的に作
動されて、乗算器28に与えられる１組の高調波係数を決
定する。乗算器28によって作られた積値は１入力として
加算器33に与えられる。

主レジスタ34の内容は計算サイクルの開始時に零値に
初期設定される。語カウンタ19が増分される度毎に、語
カウンタ19のカウント状態に体対応するアドレスにおけ
る主レジスタ34の内容が読出され、１入力として加算器
33に与えられる。加算器33への入力の合計は、語カウン
タ19のカウント状態に等しい又は対応するメモリ位置に
おいて主レジスタ34に記憶される。語カウンタ19が１サ
イクル64カウントの完全な32カウントサイクル循環した
後に、主レジスタ34は楽音スイッチ56および57の作動状
態によって選択された楽音に対応する主データセットを
含む。

第２図は音調レジスタから読出されたデータを多数の
楽音発生器の各々に割当て論理回路のブロック構成図を
示す。第２図の破線によって囲まれている論理回路のブ
ロック構成は楽音発生器100に含まれる。

音調検出・割当装置14は楽器鍵盤上の鍵スイッチ状態
を検出する。作動されていないスイッチ状態から作動さ
れたスイッチ状態へのスイッチ状態の変化に応答して、
音調検出・割当装置は応答する周波数ナンバーを周波数
ナンバーメモリ116からアドレスアウトさせる。

周波数ナンバーメモリ116は値２^{−（Ｍ−Ｎ）/12}を有
する２進形の語（ワード）を含むアドレス可能な固定メ
モリである。但し、Ｎは値Ｎ＝1,2……,Mの範囲を有
し、Ｍは楽器鍵盤上の鍵スイッチの数に等しい。周波数
ナンバーは等分平均律音階の基本周波数の比を表わす。
周波数ナンバーの詳細な説明は、ここに参考のために述
べてある。“複音シンセサイザ用楽音周波数発生器”を
題する米国特許第4,114,496号明細書（特開昭53−10781
5号公報）に含まれている。

周波数ナンバーメモリ116から読出された周波数ナン
バーは、作動された鍵スイッチに音調・検出割当装置14
によって割当てられた楽音発生器に対応するアドレスに
おいて周波数ナンバーレジスタ110に記憶される。

クロック105はカウンタ103のカウンタ状態を増分させ
るのに用いられるタイミング信号源を提供する。カウン
タ103はモジュロ64をカウントするように実施されてお
り、このモジュロ数は音調レジスタ101に転送された主
データセットの語数に等しい。

メモリアドレスデコーダ102はカウンタ103のカウント
状態に応答して音調レジスタ101から主データセット語
（ワード）をアドレスアウトする。音調レジスタ101か
ら読出されたデータは入力データ源としてゲート106に
与えられる。

カウンタ104は、カウンタ103が増分されてそのモジェ
ロカウンティング実施の故にその最小カウント状態に戻
る度毎にカウンタ103が発生させるリセット信号によっ
て増分される。カウンタ104はモジェロＫをカウントす
るように実施されている。Ｋは楽音発生器100に含まれ
る楽音発生器の数である。

カウンタ104のカウント状態に応答して、カウンタ104
のカウント状態に対応する楽音発生器に関連したレジス
タに対して周波数ナンバーが周波数ナンバーレジスタ11
0から読出される。同時に、アドレスナンバーがカウン
タ104のカウント状態に対応するアドレスにおいて周波
数レジスタ108から読出される。周波数ナンバーレジス
タ110から読出された周波数ナンバーは加算器109によっ
て加算され新しいアドレスナンバーを作る。この新しい
アドレスナンバーはカウンタ104のカウント状態に関連
したアドレス位置において周波数レジスタ108に記憶さ
れる。アドレスナンバーは累算周波数ナンバーとも云わ
れる。

加算器109と周波数レジスタ108との組合せは、非整数
分周期と云う一般名を与えられている分周期の１素子と
して用いられる通常の加算器−アキュムレータの周知の
方法で機能する。

比較器107は、カウンタ103のカウント状態と、周波数
レジスタ108から読出された現在のアドレスナンバー又
は累算された周波数ナンバーの最上桁のビット６ビット
とを比較する。比較器107が比較した値の間に等しい状
態を発見すると、同等信号を発生する。この比較はカウ
ンタ103のカウント状態と現在のアドレスナンバーとの
間の数の差を検査し、その差が予め選択された比較数よ
り小さいと同等信号を発生することに相当する。

同等信号に応答してゲート106は音調レジスタ101から
アクセスされた現在のデータ値をデータラッチ111に転
送する。カウンタ104が増分される度毎に、データラッ
チ111に一時的に記憶されたデータ値はＤ−Ａ変換器112
に転送される。変換されたアナログ信号はデータ選択回
路113に与えられる。

データラッチ111の目的は、Ｋ楽音発生器の各々に対
し等しい時間的間隔でデータをＤ−Ａ変換器に与えるこ
とである。これは、比較器10−が同等信号を発生させる
時間が一定していないで周波数レジスタ108によって与
えられたアドレスナンバーの関数として変化するから必
要となる。

データ選択回路113は、カウンタ104のカウント状態か
ら１を差引いた数に対応するＫ音チャネルのうちの１つ
にその入力信号を転送する。−１の減分は、データラッ
チ111に含まれるデータ値がカウンタ104の直前のカウン
ト状態に対する音チャネルに対応する故に用いられる。

クロック105の必要とされるクロック周波数ｆは下記
の（１）式から計算される。

ｆ＝f₀HKL （１） 但し、 f₀＝最高基本周波数 Ｈ＝高調波の最大数 Ｌ＝2Hである。

代表的な場合には、f₀＝2093Hz,K＝7,H＝32であり、
従って必要とされるクロック周波数はｆ＝30MHzとな
る。

参考のために述べてある米国特許第4,085,644号明細
書に記述されている波形対称を用いることによって、計
算サイクル時間、転送時間サイクルおよびクロック周波
数ｆに対して1/2の減少をうることができる。主データ
セットの要素Z_j;j＝1,2……,64が例えば、点対称で発生
すると、 Z_j＝−Z_65-j （２） 第３図は、主データセット点の点対称データ点を利用
することによってクロック105の周波数を1/2に減らすこ
とができる、第２図に示した論理回路ブロック別の構成
図を示す。主データセットの1/2だけが計算期間中に計
算され主レジスタ34に記憶される。主データセットは転
送サイクルの期間中に音調レジスタ101に転送される。

第３図において、カウンタ103は、計算された主デー
タセットに対応する楽音波形の完全な１周期に対するデ
ータ点数の1/2に等しい32モジェロとしてカウントする
ように実施されている。

周波数レジスタ108からアクセスアウトされたアドレ
スナンバーｍの最上位のビット５ビットに相等する10進
値が32より小さいか又は32に等しいと、補数回路118は
アドレスナンバーを変化させずにそのまま周波数ナンバ
ーレジスタ108から比較器107に転送する。周波数レジス
タ108からアクセスアウトされたアドレスナンバーが32
より大きいと、補数回路118はアドレスナンバーを補数
演算されたアドレスナンバー，又は補数演算された周波
数ナンバーｍ−32に変える。補数演算されたアドレスナ
ンバーは比較器107に転送され、符号信号が発生され
る。補数回路118は補数演算されたアドレスナンバーが
発生したかどうかを決定する比較器を含む。

符号信号に応答して２の補数回路119は、比較器107が
発生させた同等信号に応答してゲート106によって転送
されたデータについて２の補数演算を行う。米国特許第
4,085,644号明細書に記述されているもう１つの代わり
の方法は、軸対称を有する主データセットの点を発生さ
せることである。軸対称は Z_j＝Z_65-j （３） を意味する。

軸対称点が計算される場合には、第３図に示してある
２の補数回路119は使用されず、ゲート106によって転送
されたデータ値はそのまま変化せずにデータラッチ111
に送られる。

第２図に示してあるシステムの個々の音楽発生器は周
波数ナンバーレジスタ110に含まれるレジスタと音チャ
ネルを含む。すべての楽音発生器は周波数ナンバーメモ
リ116,加算器109,比較器107,ゲート106,データラッチ11
1,D−Ａ変換器112およびデータ選択回路113の共通素子
を共有する。

本発明の代わりのシステムが第４図に示されている。
この代わりのシステムの目的はクロック105の周波数を
減らすことである。

作動された鍵スイッチに応答して音調検出・割当装置
14は、周波数ナンバーメモリ116に記憶されている周波
数ナンバーを読出す。アクセスされた周波数ナンバーは
同様な数の楽音発生器に対する１組の周波数レジスタに
記憶される。２個だけの周波数ナンバーレジスタ140お
よび141が第４図に明示的に示されているが、これらは
多数の同様な周波数ナンバーレジスタを象徴的に表わ
し、角楽音発生器に対し１つの周波数ナンバーレジスタ
があることを理解すべきである。

32のデータ点を含む主データセットが計算サイクル期
間中に軸対称で計算され、主レジスタ34に記憶される。
これら32のデータ点は選択された楽音波形の1/2周期に
対応する。

カウンタ103はクロック105が発生させたクロック信号
をカウントする。カウンタ103はモジュロ32をカウント
するように実施されている。カウンタ103が増分されそ
の最小カウント状態に戻る度毎に、リセット信号が発生
する。リセット信号に応答して１組の加算器−アキュム
レータ138−139の各々は、その対応する周波数ナンバー
レジスタに含まれる周波数ナンバーをそのアキュムレー
タに含まれる合計に加算する。周波数ナンバーレジスタ
の各々に関連した加算器−アキュムレータがある。

１組の補数回路128−129は、相当する10進値が32を超
えると、第３図に示したシステムについて上述した方法
によって関連した加算器−アキュムレータに含まれるデ
ータ語の最初の５ビットについて補数演算をする。

１組の比較器121−127の各々は、その関連した補数回
路からの最初の５ビットの出力がメモリアドレスデコー
ダ102によって与えられる現在のアドレスナンバーに等
しいと同等信号を発生する。同等信号に応答してオアゲ
ート142は、ゲート106に音調レジスタから読出された現
在のデータ値をデータ選択回路130に転送させる。

比較器121−127のうちのどれかが同等信号を発生する
と、データ選択回路130へのデータ入力は１組のレジス
タ131−133のうちの１つに転送される。これらのレジス
タのうちの１つの選択は同等信号を発生させた比較器に
対応するように決められる。本発明のシステムは２つ以
上の比較器に同時に同等信号を発生させることができる
点が注目される。

カウンタ104はクロック105が発生させたクロック信号
をカウントする。カウンタ104はモジュロＫをカウント
するように実施されている。但し、Ｋは楽音発生器の数
である。カウンタ104はカウンタ103が32のカウント状態
に達するのに必要な同じ時間にＫのカウント状態に達し
なければならない。これらのカウント状態は10進数列1,
2,…ｋに対応すると仮定されているが、実際にはカウン
タは２進数列状態000 000 000 001,……をカウントす
る。カウンタ104は、クロック105に与えられる各クロッ
クタイミングパルスごとに定数K/32を自らに加算する加
算器−アキュムレータを用いて非整数カウンタとして実
施することができる。カウンタ104のカウント状態の整
数部分はデータ選択回路134によって用いられ、レジス
タ131−133のうちの１つからの出力をＤ−Ａ変換器の方
向へ向ける。

カウンタ104のカウント状態の選択部分はデータ選択
回路136によって用いられ、Ｄ−Ａ変換器135からの出力
信号を１組の音チャネルのうちの対応する音チャネルの
方向へ向ける。

クロック105の周波数は下記の値にセットされる。

ｆ＝f₀H² （４） 但し、f₀およびＨは式１に定義されている。典型的な
システムの値f₀＝2093Hz,H＝32では、ｆ＝2.14MHzとな
る。ｆのこの値は現在の最新式の超小型電子回路の周波
数限界内に十分入る。

点対称を用いて計算した主データセットを用いること
は、第４図に示したスシテムの自明な拡張である。第３
図に示したのに似た変形はゲート106とデーダ選択回路1
30の間に２の補数回路手段を挿入することである。

第５図はメモリにおける波形と呼ばれる一般的種類の
楽音発生システムへの本発明の応用を示す。そのような
楽音発生システムはここに参考のために述べてある米国
特許第3,515,792号明細書に説明されている。第５図に
示してあるシステムブロックには、参考のために述べて
ある特許の第１図に示してある対応するブロック数字に
400を加えた数字を付してある。

波形メモリ7424は選択された楽音の完全な１サイクル
を規定する１組のデータ点を記憶するのに用いられる。
メモリアクセス論理回路170の詳細は第２図に示してあ
り、その動作は上述した通りである。システムの残りの
部分は参考のために述べてある特許のそれと同じであ
る。

〔発明の効果〕

以上説明したように、本願発明によれば、楽音波形を
記憶した記憶手段から押鍵された鍵の数に対応して異な
る周波数で、システムのクロック周波数を上げることな
くこの楽音波形を読み出すことができるので、楽音波形
を記憶容量を少なくでき、かつ、１つの記憶楽音波形か
ら複音を発生することができる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例としての複音発生装置
のブロック構成図、 第２図は、音調レジスタから読出されたデータを多数の
楽音発生器の各々に割当てる論理回路のブロック構成
図、 第３図は、点対称データ点を用いて楽音発生器の論理回
路ブロックの別の構成図、 第４図は、本発明の代わりの１変形である。 第５図は、メモリ楽音発生器における波形のために用い
られる本発明の１変形である。 11……音響システム 12……楽器鍵盤スイッチ 14……音調検出・割当装置 16……実行制御回路 19……語カウンタ 20……高調波カウンタ 21,138,139……加算器−アキュムレータ 22,106……ゲート 23,25,102……メモリアドレスデコーダ 24……正弦波関数表 26,27……高調波係数メモリ 28……乗算器 33,109……加算器 34……主レジスタ 56,57……スイッチ 100……楽音発生器 101……音調レジスタ 103,104……カウンタ 105……クロック 107,121,127……比較器 108……周波数レジスタ 110,140,141……周波数ナンバーレジスタ 111……データラッチ 112,135,432……Ｄ−Ａ変換器 113,130,134,136……データ選択回路 114……音チャネルNo.1 115……音チャネルNo.2 116……周波数ナンバーメモリ 118,128,129……補数回路 119……２の補数回路 131……レジスタNo.1 132……レジスタNo.2 133……レジスタNo.3 137……音チャネルNo.3 142……オアゲート 170……メモリアクセス論路回路 412……鍵盤スイッチ 424……波形メモリ 426……アタックおよびディケィ制御回路 428……合計手段

フロントページの続き (56)参考文献 特開 昭57−188095（ＪＰ，Ａ) 特開 昭58−65497（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】楽音波形を規定する点の振幅に対応する複
   数のデータ語から楽音を発生する電子楽器において、 前記楽音波形の一周期に対応するデータ語を記憶する記
   憶手段と、 複数の鍵スイッチの作動に応答してそれぞれその音調を
   検出し、その音調に対応する周波数ナンバーをそれぞれ
   楽音発生するチャネルに割当てる音調検出割当手段と、 楽音発生する各チャネルに転送する前記記憶手段のデー
   タ語をクロック信号のカウント状態に応じて繰り返し読
   出す読出手段と、 前記読出手段のカウントの一周期ごとに前記各チャネル
   に割当てられた周波数ナンバーをそれぞれ加算し累算す
   る加算−アキュムレータ手段と、 前記クロック信号をカウントして楽音発生するチャネル
   数に対応する信号を発生し、前記読出手段のカウント状
   態と前記加算−アキュムレータ手段の各チャネルごとの
   累算値とを比較し同等であるときに同等信号を発生し前
   記記憶手段から読出したデータ語を対応するチャネルに
   転送する選択転送手段と を具えたことを特徴とする複音発生装置。
2. 【請求項２】前記記憶手段に記憶された一周期に対応す
   るデータ語が楽音波形の一周期波形の点対称の成分デー
   タ語を記憶するものであり、前記選択転送手段が前記加
   算−アキュムレータ手段の出力および読出したデータ語
   を前記加算−アキュムレータ手段の数値に応じてそのま
   まあるいは２の補数として切り替え出力する補数手段と
   を含むことを特徴とする特許請求の範囲第１項記載の複
   音発生装置。
3. 【請求項３】前記記憶手段に記憶された一周期に対応す
   るデータ語が楽音波形の一周期波形の軸対称の成分デー
   タ語を記憶するものであり、前記選択転送手段が前記加
   算−アキュムレータ手段の出力を前記加算−アキュムレ
   ータ手段の数値に応じてそのままあるいは２の補数とし
   て切り替え出力する補数手段とを含むことを特徴とする
   特許請求の範囲第１項記載の複音発生装置。