JPS61256729A - 導体パタ−ンの形成方法 - Google Patents
導体パタ−ンの形成方法Info
- Publication number
- JPS61256729A JPS61256729A JP60099088A JP9908885A JPS61256729A JP S61256729 A JPS61256729 A JP S61256729A JP 60099088 A JP60099088 A JP 60099088A JP 9908885 A JP9908885 A JP 9908885A JP S61256729 A JPS61256729 A JP S61256729A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- resist
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 abstract description 2
- 239000008096 xylene Substances 0.000 abstract description 2
- 230000004927 fusion Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の技術分野]
本発明は、リフトオフ法を用いた導体パターンの形成方
法に関する。
法に関する。
[発明の技術的背景]
従来から、たとえば弾性表面波素子の製造にあたって圧
N基板上に導体パターンを形成する場合には、一般に圧
電基板上にアルミニウム(以下Aぶと称す)蒸着膜を形
成し、この上にレジスト膜を形成した後、所望の導体パ
ターンと等しいパターンを有するマスクを用いて前記レ
ジスト膜上にこのパターンに対応した硬化部分を形成し
、このレジスト膜の未硬化部分を溶解除去した後、露出
したへ1蒸看躾の部分をエツチングし、ついでレジスト
膜の硬化パターンを除去することが行なわれている。
N基板上に導体パターンを形成する場合には、一般に圧
電基板上にアルミニウム(以下Aぶと称す)蒸着膜を形
成し、この上にレジスト膜を形成した後、所望の導体パ
ターンと等しいパターンを有するマスクを用いて前記レ
ジスト膜上にこのパターンに対応した硬化部分を形成し
、このレジスト膜の未硬化部分を溶解除去した後、露出
したへ1蒸看躾の部分をエツチングし、ついでレジスト
膜の硬化パターンを除去することが行なわれている。
しかしながら、このような方法では、エツチング液に対
して弱い圧電基板を使用する場合には、圧電基板がエツ
チング液に侵されてしまうため、リフトオフ法により圧
電基板上へ導体パターンを形成することが行なわれてい
る。
して弱い圧電基板を使用する場合には、圧電基板がエツ
チング液に侵されてしまうため、リフトオフ法により圧
電基板上へ導体パターンを形成することが行なわれてい
る。
第4図は従来のリフトオフ法を用いた導体パターンの形
成工程を示す図である。
成工程を示す図である。
この方法においては、(A>まず、圧電基板1上に感光
性レジスト等によりポジ型レジストII!2(以下単に
レジスト膜という)が形成され、(B)次に所望の導体
パターンと等しいパターンを有するマスク3を用いてレ
ジスト膜2が露光される。
性レジスト等によりポジ型レジストII!2(以下単に
レジスト膜という)が形成され、(B)次に所望の導体
パターンと等しいパターンを有するマスク3を用いてレ
ジスト膜2が露光される。
(C)この後、レジストIIIJ2の露光部分が溶剤に
より溶解除去され、圧電基板1上に未露光パターン2a
が形成される。(D)しかる後、この未露光パターン2
a上にAn蒸着膜4が形成され、(E)現像液により未
露光パターン2aがこのうえに形成されたA℃蒸着膜4
とともに除去されて圧電基板1上に所望の導体パターン
4aが形成される。
より溶解除去され、圧電基板1上に未露光パターン2a
が形成される。(D)しかる後、この未露光パターン2
a上にAn蒸着膜4が形成され、(E)現像液により未
露光パターン2aがこのうえに形成されたA℃蒸着膜4
とともに除去されて圧電基板1上に所望の導体パターン
4aが形成される。
[背景技術の問題点]
しかしながら、上述した従来のリフトオフ法では、第5
図に拡大して示すように、A℃蒸着III 4の形成工
程において未露光パターン2aの側面(エツジ部)にも
AJ2蒸着膜4が形成されるため未露光パターン2aの
剥離液はパターンの膜厚が薄く、かつ割目が生じている
未露光パターン2aのエツジの部分から起こるがこの部
分にA、i2蒸肴1114が形成されているため、剥離
液の浸透に時間がかかり、特に未露光パターン2aのエ
ツジの傾斜が緩くなった場合には、剥離が非常に困難に
なり、また剥離されたとしても導体パターンのエツジに
不要なAJ2が付着し、導体パターンの形状が不揃いに
なるという難点があった。
図に拡大して示すように、A℃蒸着III 4の形成工
程において未露光パターン2aの側面(エツジ部)にも
AJ2蒸着膜4が形成されるため未露光パターン2aの
剥離液はパターンの膜厚が薄く、かつ割目が生じている
未露光パターン2aのエツジの部分から起こるがこの部
分にA、i2蒸肴1114が形成されているため、剥離
液の浸透に時間がかかり、特に未露光パターン2aのエ
ツジの傾斜が緩くなった場合には、剥離が非常に困難に
なり、また剥離されたとしても導体パターンのエツジに
不要なAJ2が付着し、導体パターンの形状が不揃いに
なるという難点があった。
[発明の目的]
本発明はこのような従来のリフトオフ法の難点を解消す
べくなされたもので、リフトオフ法において導体金属蒸
着後、レジスト膜を除去する際にレジスト族への剥離液
の浸透を敏速に行なうことができ、これによって剥離時
間を短縮することができ、また形成された導体パターン
のエツジ部の形状が不揃いになることのない導体パター
ンの形成方法を提供することを目的とする。
べくなされたもので、リフトオフ法において導体金属蒸
着後、レジスト膜を除去する際にレジスト族への剥離液
の浸透を敏速に行なうことができ、これによって剥離時
間を短縮することができ、また形成された導体パターン
のエツジ部の形状が不揃いになることのない導体パター
ンの形成方法を提供することを目的とする。
[発明の概要]
すなわち本発明の導体パターンの形成方法は、基板上に
第1のレジスト膜を形成してその全面を露光する工程と
、露光された前記第1のレジスト膜上へ第2のレジスト
膜を形成してこのレジスト膜上へ所望の導体パターンと
等しいパターンを有するマスクを用いて露光する工程と
、この第2のレジスト膜の未露光部分の表面を難溶化す
る工程と、前記第2のレジスト膜の露光部分ならびに第
1のレジスト膜の前記第2のレジスト膜の露光部分に対
応する部分およびこれに近接する部分を溶解除去する工
程と、前記レジスト膜の溶解除去された基板の面上へ金
属蒸着膜を形成する工程と、残存する前記第1のレジス
ト膜および前記第2のレジスト膜をこの上に形成された
金属蒸着膜とともに除去する工程とからなることを特徴
としている。
第1のレジスト膜を形成してその全面を露光する工程と
、露光された前記第1のレジスト膜上へ第2のレジスト
膜を形成してこのレジスト膜上へ所望の導体パターンと
等しいパターンを有するマスクを用いて露光する工程と
、この第2のレジスト膜の未露光部分の表面を難溶化す
る工程と、前記第2のレジスト膜の露光部分ならびに第
1のレジスト膜の前記第2のレジスト膜の露光部分に対
応する部分およびこれに近接する部分を溶解除去する工
程と、前記レジスト膜の溶解除去された基板の面上へ金
属蒸着膜を形成する工程と、残存する前記第1のレジス
ト膜および前記第2のレジスト膜をこの上に形成された
金属蒸着膜とともに除去する工程とからなることを特徴
としている。
[発明の実施例]
以下、本発明の工程により200M Hz帯の弾性表面
波共振子の導体パターン(Aぶ電極線幅3μ璽程度)を
圧電基板上に形成させた場合の例を図面を参照にして説
明する。
波共振子の導体パターン(Aぶ電極線幅3μ璽程度)を
圧電基板上に形成させた場合の例を図面を参照にして説
明する。
第1図は本発明の工程を示す図、第2図は本実施例にお
いて第1のレジスト膜および第2のレジスト膜が形成さ
れた状態を示す断面図、第3図は本実施例においてレジ
スト膜の除去された基板上へへβ蒸着膜が形成された状
態を示す断面図である。
いて第1のレジスト膜および第2のレジスト膜が形成さ
れた状態を示す断面図、第3図は本実施例においてレジ
スト膜の除去された基板上へへβ蒸着膜が形成された状
態を示す断面図である。
第1図に示すように、この実施例においては、。
まず圧?ff基板5上に1μ重の膜厚になるようにポジ
型の感光性レジストを塗布してベーキングを行い、第1
のレジスト1116を形成する(第1図−八)。
型の感光性レジストを塗布してベーキングを行い、第1
のレジスト1116を形成する(第1図−八)。
次にこの第1のレジスト膜6の全面を紫外線により露光
して第1のレジストm6を可溶化させる(第1図−B)
。さらに、この可溶化された第1のレジスト膜6a上へ
同様の方法により0.5μmの膜厚になるように第2の
レジスト膜7を形成しく第1因−C)、この第2のレジ
スト1117上へ所望の導体パターンとほぼ等しい幅(
設計値通り)のパターンを有するマスク8を用いて紫外
線により露光して導体パターンに対応した可溶化部分7
aを形成しく第1図−D〉、キシレン処理により第2の
レジスト膜7上に200人程0の膜厚の難溶化wj9を
形成する(第1図−E〉。
して第1のレジストm6を可溶化させる(第1図−B)
。さらに、この可溶化された第1のレジスト膜6a上へ
同様の方法により0.5μmの膜厚になるように第2の
レジスト膜7を形成しく第1因−C)、この第2のレジ
スト1117上へ所望の導体パターンとほぼ等しい幅(
設計値通り)のパターンを有するマスク8を用いて紫外
線により露光して導体パターンに対応した可溶化部分7
aを形成しく第1図−D〉、キシレン処理により第2の
レジスト膜7上に200人程0の膜厚の難溶化wj9を
形成する(第1図−E〉。
このようにして2層形成された第1および第2のレジス
ト116.7を常法により溶剤を用いて第2のレジスト
17の可溶化部分、その下の第1のレジスト膜6aおよ
びこれに近接する部分を溶解除去する(第1図−F、第
2図)。この後、常法により2000人程度0膜厚とな
るようにΔ℃蒸着膜10を形成するが、第2のレジスト
膜7の未露光パターン7bの幅が溶解除去されない第1
のレジスト膜6aより広く残存しているので、第2のレ
ジスト膜7の未露光パターン7bがあたかも「ひさし」
のように溶解除去されずに残った第1のレジストff!
6a上を覆い、A℃蒸着膜1oは溶解除去されずに残っ
た第1のレジスト膜6aのエツジ部には形成されない(
第1図−G、第3図)。
ト116.7を常法により溶剤を用いて第2のレジスト
17の可溶化部分、その下の第1のレジスト膜6aおよ
びこれに近接する部分を溶解除去する(第1図−F、第
2図)。この後、常法により2000人程度0膜厚とな
るようにΔ℃蒸着膜10を形成するが、第2のレジスト
膜7の未露光パターン7bの幅が溶解除去されない第1
のレジスト膜6aより広く残存しているので、第2のレ
ジスト膜7の未露光パターン7bがあたかも「ひさし」
のように溶解除去されずに残った第1のレジストff!
6a上を覆い、A℃蒸着膜1oは溶解除去されずに残っ
た第1のレジスト膜6aのエツジ部には形成されない(
第1図−G、第3図)。
したがってこの後、剥離液で処理すると剥離液は溶解除
去されずに残った第1のレジストIt!!6aに容易に
浸透し、速やかに剥離除去され、また導体パターン11
のエツジに不要な△pが付着することなく所望の導体パ
ターン11が得られる(第1図−H)a [発鳴の効果] 以上説明したように本発明においては、リフトオフ法で
導体パターンを形成するにあたり、レジスト膜を2層に
形成し、溶解除去されずに残った第1のレジスト膜を所
望の導体パターンよりも幅広となるように形成し、第2
のレジスト膜の未露光パターンを所望の導体パターンと
ほぼ等しい幅とし、あたかも「ひさし」のような形状と
し、金属蒸着を行なうので、第1のレジスト膜のエツジ
部に金属蒸着膜が形成することがなく、レジスト膜の剥
離液による除去を短時間で行なうことができ、また形成
された導体パターンのエツジ部の形状が不揃いになるこ
とがない。
去されずに残った第1のレジストIt!!6aに容易に
浸透し、速やかに剥離除去され、また導体パターン11
のエツジに不要な△pが付着することなく所望の導体パ
ターン11が得られる(第1図−H)a [発鳴の効果] 以上説明したように本発明においては、リフトオフ法で
導体パターンを形成するにあたり、レジスト膜を2層に
形成し、溶解除去されずに残った第1のレジスト膜を所
望の導体パターンよりも幅広となるように形成し、第2
のレジスト膜の未露光パターンを所望の導体パターンと
ほぼ等しい幅とし、あたかも「ひさし」のような形状と
し、金属蒸着を行なうので、第1のレジスト膜のエツジ
部に金属蒸着膜が形成することがなく、レジスト膜の剥
離液による除去を短時間で行なうことができ、また形成
された導体パターンのエツジ部の形状が不揃いになるこ
とがない。
第1図は本発明の構成を示すための図、第2図および第
3図は本発明の詳細な説明するための図、第4図および
第5図は従来のリフトオフ法を説明するための図である
。 5・・・・・・・・・圧電基板 6・・・・・・・・・第1のレジスト膜6a・・・・・
・可溶化された第1のレジスト膜7・・・・・・・・・
第2のレジスト膜7a・・・・・・可溶化された第2の
レジスト膜7b・・・・・・未露光パターン 8・・・・・・・・・マスク 9・・・・・・・・・難溶化層
3図は本発明の詳細な説明するための図、第4図および
第5図は従来のリフトオフ法を説明するための図である
。 5・・・・・・・・・圧電基板 6・・・・・・・・・第1のレジスト膜6a・・・・・
・可溶化された第1のレジスト膜7・・・・・・・・・
第2のレジスト膜7a・・・・・・可溶化された第2の
レジスト膜7b・・・・・・未露光パターン 8・・・・・・・・・マスク 9・・・・・・・・・難溶化層
Claims (2)
- (1)基板上に第1のポジ型レジスト膜(以下単にレジ
スト膜という)を形成してその全面を露光する工程と、
露光された前記第1のレジスト膜上へ第2のレジスト膜
を形成してこのレジスト膜上へ所望の導体パターンと等
しいパターンを有するマスクを用いて露光する工程と、
この第2のレジスト膜の未露光部分の表面を難溶化する
工程と、前記第2のレジスト膜の露光部分ならびに第1
のレジスト膜の前記第2のレジスト膜の露光部分に対応
する部分およびこれに近接する部分を溶解除去する工程
と、前記レジスト膜の溶解除去された基板の面上へ金属
蒸着膜を形成する工程と、残存する前記第1のレジスト
膜および前記第2のレジスト膜をこの上に形成された金
属蒸着膜とともに除去する工程とからなることを特徴と
する導体パターンの形成方法。 - (2)前記基板が圧電基板である特許請求の範囲第1項
記載の導体パターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60099088A JPS61256729A (ja) | 1985-05-10 | 1985-05-10 | 導体パタ−ンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60099088A JPS61256729A (ja) | 1985-05-10 | 1985-05-10 | 導体パタ−ンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61256729A true JPS61256729A (ja) | 1986-11-14 |
Family
ID=14238141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60099088A Pending JPS61256729A (ja) | 1985-05-10 | 1985-05-10 | 導体パタ−ンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61256729A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194641A (ja) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | 電子デバイス製造プロセス |
-
1985
- 1985-05-10 JP JP60099088A patent/JPS61256729A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194641A (ja) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | 電子デバイス製造プロセス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4451554A (en) | Method of forming thin-film pattern | |
JPH10190390A (ja) | 電子部品の製造方法及び弾性表面波装置の製造方法 | |
JP3339331B2 (ja) | 半導体装置の製造方法 | |
JPS61256729A (ja) | 導体パタ−ンの形成方法 | |
JPS61256730A (ja) | 導体パタ−ンの形成方法 | |
JPS61224713A (ja) | 導体パタ−ンの形成方法 | |
JP2732868B2 (ja) | 微細パターン形成方法 | |
JPS5950053B2 (ja) | 写真蝕刻方法 | |
JPS61170738A (ja) | 多層レジストによるリフト・オフプロセス | |
JPH0230748A (ja) | 微細パターン形成方法 | |
JPS63292630A (ja) | 半導体素子の製造方法 | |
JPH03239331A (ja) | 半導体装置の製造方法 | |
JPS62137856A (ja) | 導体パタ−ンの形成方法 | |
KR920002026B1 (ko) | 다층사진공정을 이용한 금속층 연결방법 | |
JPS6216536B2 (ja) | ||
JP2000035678A (ja) | パターン形成方法 | |
JPS63288020A (ja) | 電極作成方法 | |
JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 | |
JPS6028237A (ja) | 半導体装置の製造方法 | |
JPH07183441A (ja) | リードフレームの製造方法 | |
JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
JP2001168096A (ja) | 配線パターン形成方法 | |
JPS6019661B2 (ja) | 電極形成法 | |
JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 | |
JPH03110835A (ja) | 半導体装置の製造方法 |