JPS6125283A - Chracter recognizing device - Google Patents

Abstract

PURPOSE:To speed up character recognizing process by corresponding the initial setting position of counter for setting of each address and stepping action range to specific region of picture memory to perform efficiently scanning of an observation window. CONSTITUTION:In case that only specific region S1 (X coordinate 0-31, Y coordinate 32-63) is put in scanning by each three bit observation window, vertically & horizontally, a counter 23 is initially set in a position of picture of line memory 17 corresponding to coordinate (0, 32) of picture memory 5. Front and rear counters 22, 24 are initially set in positions of picture elements of line memories 16, 18 corresponding to coordinates (0, 31) (0, 33). Data of picture element are read out in order from address corresponding to each line memory 16, 17, 18 to output to shift registers 19, 20, 21. Every shift register 19, 20, 21 is made to actuate all together, every one portion of picture element, by shifting.

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は一未知の文字や記号等（以下「未知文字」とい
う）を光学的に読み取り、これを白黒２値化して文字パ
タニンを求め−た後、文字パターンの特徴を抽出して標
準パターンと照合することにより、未知文字を認識する
文字認識装置に関する。[Detailed Description of the Invention] <Technical Field of the Invention> The present invention optically reads unknown characters, symbols, etc. (hereinafter referred to as "unknown characters"), converts them into black and white, and obtains character patterns. The present invention also relates to a character recognition device that recognizes unknown characters by extracting characteristics of character patterns and comparing them with standard patterns.

〈発明の背景〉 一般に文字認識装置は、第２図に示す如く、帳票１上に
表示された未知文字２を読取装置３で光学的に読み取り
−その光学像をＡ／Ｄ変換器４で電気信号に変換した後
、これを白黒２値化して画像メモリ５へ格納する。この
画像メモリ５内の文字パターンは、前処理回路６にてノ
イズ除去、細様化−平滑化等の前処理が施こされた後、
つぎに特徴抽出回路７において、文字認識に必要な文字
特徴（交点、分岐点、ループ数、ストローク長さ等）が
抽出される。そしてつぎの辞書照合回路８では、特徴抽
出回路で求めた文字特徴を予め辞書９に格納しである標
準パターンの文字特徴と照合し、両者の一致度を判断し
て、未知文字を特定化する。<Background of the Invention> In general, a character recognition device, as shown in FIG. After converting it into a signal, it is converted into black and white binary data and stored in the image memory 5. The character pattern in the image memory 5 is subjected to preprocessing such as noise removal and fineness/smoothing in the preprocessing circuit 6, and then
Next, the feature extraction circuit 7 extracts character features (intersections, branch points, number of loops, stroke length, etc.) necessary for character recognition. Then, in the next dictionary matching circuit 8, the character features obtained by the feature extraction circuit are compared with the character features of the standard pattern stored in the dictionary 9 in advance, and the degree of matching between the two is determined to identify unknown characters. .

ところで前記の前処理回路６は、画像メモリ５に対し、
例えば縦横各３ビットの観測窓１０（第３図に示す）を
設定して一定方向へ走査し、観測窓１０内の暉素データ
配置をチェックすることにより一文字パターンＰ（第３
図中−斜線部分は文字パターンＰの黒画素である）につ
きノイズ除去、細線化等の前処理を実施している。By the way, the preprocessing circuit 6 described above performs the following on the image memory 5:
For example, one character pattern P (the third
In the figure, the shaded areas are black pixels of the character pattern P), and pre-processing such as noise removal and line thinning is performed.

第４図は従前の観測窓走査回路の一例を示す。FIG. 4 shows an example of a conventional observation window scanning circuit.

図示例のものは、画像メモリ５の１行分画素数に相当す
るビット数の３個のシフトレジスタ１１．１２．１３と
、各シフトレジスタの先頭３ビツトの画素データをＣＰ
　Ｕ　（ＣｅｎＬｒａｌ　ＰｒｏｃｅｓｓｉｎｇＵｎｉ
ｔ）へ送出するゲート回路９とで構成してあり、各シフ
トレジスタ１１．１２．１３に画像メモリ５における合
計３行分の画像データをセットした後、各シフトレジス
タを１ビツト毎に一斉にシフト動作させて一観測窓１０
内の９画素分の画素データを順々に送り出すものである
。The illustrated example has three shift registers 11, 12, and 13 with a number of bits corresponding to the number of pixels in one row of the image memory 5, and pixel data of the first three bits of each shift register.
U (CenLral ProcessingUni
After setting the image data for a total of 3 lines in the image memory 5 in each shift register 11, 12, and 13, the shift registers are sent to each shift register 11, 12, and 13 all at once, bit by bit. Shift operation for one observation window 10
The pixel data for 9 pixels of the 9 pixels are sequentially sent out.

ところがこの種回路構成によれば、例えば第５図に示す
ような画像メモリ５の特定部分領域Ｓ１（図中−太線枠
で示す）のみを前処理の対象とする場合−シフトレジス
タ１１．１２．１３を次行に初期化するのに、後続の持
回外領域Ｓ２についても走査して一空読出しを行なう必
要があり、これがため前処理の効率が悪く、これが文字
認識装置の高速処理を阻害する原因となっている。However, according to this type of circuit configuration, when only a specific partial area S1 (indicated by a thick line frame in the figure) of the image memory 5 as shown in FIG. 5 is subjected to preprocessing, the shift registers 11, 12. In order to initialize 13 to the next line, it is necessary to scan the subsequent extra-supination area S2 and perform a blank readout, which makes the preprocessing inefficient and hinders the high-speed processing of the character recognition device. It is the cause.

〈発明の目的〉 本発明は、画像メモリの特定部ぜ領域における観測窓の
走査を効率良〈実施する新規回路構成を提供することに
よって、名字認識処理の高速化をはかることを目的とす
る。<Objective of the Invention> An object of the present invention is to speed up surname recognition processing by providing a new circuit configuration that efficiently scans an observation window in a specific area of an image memory.

〈発明の構成および効果〉 上記目的を達成するため、本発明では、画像メモリの全
画素データを連続的に堅り出して、これを複数のライン
メモリに同時記憶させ、各ラインメモリにはアドレス設
定用カウンタを接続し一各カウンタを夫々ラインメモリ
の任意画素位置に初期設定して一斉歩進動作させると共
に、各ラインメモリの読出し出力をシフトレジスタにセ
ットして、各シフトレジスタを１画素単位で一斉にシフ
ト動作、させるよう構成した。゛本発明によれば、各ア
ドレス設定用カウンタの初期設定位置並びに歩進動作範
囲を画像メモリの特、定部分領域に対応させることによ
り、観測窓の走査を画像メモリの特定部分領域に限定し
て実施させることが可能となり、これにより前処理の効
率を向上し得、文字認識処理の高速化を実現する等、発
明目的を達成した効果を奏する。<Structure and Effects of the Invention> In order to achieve the above object, the present invention continuously outputs all pixel data of an image memory, stores it simultaneously in a plurality of line memories, and each line memory has an address. Connect the setting counters, initialize each counter to an arbitrary pixel position in the line memory, and make it step in unison. At the same time, set the readout output of each line memory to a shift register, and change each shift register one pixel at a time. It was configured to shift all at once. According to the present invention, the scanning of the observation window is limited to a specific partial area of the image memory by making the initial setting position and step movement range of each address setting counter correspond to a specific partial area of the image memory. As a result, the efficiency of preprocessing can be improved, and the object of the invention can be achieved, such as speeding up character recognition processing.

〈実施例の説明〉 第１図は本発明にかかる文字認識装置における観測窓走
査回路を示す。図中、画像メモリ５は縦横各６４ビット
の画素範囲に文字パターンを格納するものであり、また
アドレスレジスタ１５は、文字パターンの読出しに際し
一画像メモリ５の読出しアドレスをセットするためのも
のである。３個のラインメモリ１６．１７．１８は、画
素メモリ５より全行に亘り連続して読み出された文字パ
ターンの全画素データ（本実施例では、６４ｘ６４＝４
０９６個）を−次元的に記憶する。各ラインメモリ１６
．１７．１８には、３ビツトのシフトレジスタ１９．２
０．２１が接続され、各ラインメモリ１６．１７．１８
が順々に出力する画像データの３画素分が対応するシフ
トレジスタ１９．２０．２１にセットされる。<Description of Embodiments> FIG. 1 shows an observation window scanning circuit in a character recognition device according to the present invention. In the figure, the image memory 5 stores character patterns in a pixel range of 64 bits each in the vertical and horizontal directions, and the address register 15 is used to set the read address of one image memory 5 when reading out the character pattern. . The three line memories 16, 17, and 18 store all pixel data of the character pattern continuously read out from the pixel memory 5 over all lines (in this embodiment, 64x64=4
096 pieces) are stored in a -dimensional manner. Each line memory 16
．． 17.18 has a 3-bit shift register 19.2
0.21 is connected, each line memory 16.17.18
Three pixels of image data outputted in sequence are set in the corresponding shift registers 19, 20, and 21.

アドレス設定用のカウンタ２１２３．２４は一各ライン
メモリ１６．１７．１８の任意画素位置に初期設定され
、これらを−斉歩進させることにより、各ラインメモリ
１６．１７．１８に対する画素データの読み書きが実行
される。ゲート回路２５は、前記各シフトレジスタ１９
．２０．２１における３ビツトの画素データをＣＰＵへ
出力する。Counters 2123.24 for address setting are initialized at arbitrary pixel positions in each line memory 16.17.18, and by advancing them in unison, pixel data can be read and written to and from each line memory 16.17.18. is executed. The gate circuit 25 is connected to each of the shift registers 19
．． The 3-bit pixel data at 20.21 is output to the CPU.

然してＣＰＵにより各カウンタ２２−２３．２４の内容
が“ゼロ”に初期設定され、更にアドレスレジスタ１５
が画像メモリ５の座標（０，０）に初期化された後、画
像メモリ５の画素データが１画素分読み出されて、各ラ
インメモリ１６−１１１８の先頭アドレスに格納される
。以下カウンタ２２．２３．２４およびアドレスレジス
タ１５の各内容を１加算しつつ画像メモリ５より画素デ
ータを順々に連続して読み出すもので、最終的には４０
９６画素分の全画素データが各ラインメモリ１６．１７
．１８に格納される。However, the content of each counter 22-23.24 is initialized to "zero" by the CPU, and the contents of the address register 15 are also initialized to "zero".
is initialized to the coordinates (0, 0) of the image memory 5, one pixel worth of pixel data from the image memory 5 is read out and stored at the start address of each line memory 16-1118. Below, the pixel data is successively read out from the image memory 5 while incrementing each content of the counters 22, 23, 24 and the address register 15 by 1, and finally the pixel data is 40.
All pixel data for 96 pixels is stored in each line memory 16.17
．． 18.

つぎに縦横各３ビットの観測窓をもって、例えば第５図
における特定部分領域Ｓｌ（図示例ではＸ座標が０〜３
１、Ｙ座標が３２〜６３の領域）のみを走査させる場合
を想定すると、まず中央のカウンタ２３は画像メモリ５
の座標（０，３２）に対応するラインメモリ１７の画素
位置に初期設定し、また前後のカウンタ２２．２４は同
様に座標（０，３１）（０，３３）に対応するラインメ
モリ１６．１８の画素位置に夫々初期設定すると共に、
各シフトレジスタ１９．２０．２１の内容を６ゼロ”に
クリアして、走査第１行目の画素データの読出しを開始
する。Next, with an observation window of 3 bits each in the vertical and horizontal directions, for example, the specific partial area Sl in FIG.
1. Assuming that only the area with Y coordinates 32 to 63 is to be scanned, the central counter 23 is first scanned by the image memory 5.
The pixel position of the line memory 17 corresponding to the coordinates (0,32) is initialized, and the front and rear counters 22.24 are similarly set to the line memory 16.18 corresponding to the coordinates (0,31) (0,33). In addition to initializing each pixel position,
The contents of each shift register 19, 20, and 21 are cleared to 6 zero'', and reading of pixel data of the first scanning row is started.

以下、カウンタ２２．２３．２４の内容を一斉に１加算
しつつ各ラインメモリ１６．１７．１８の対応アドレス
より画素データを順々に読み出してシフトレジスタ１１
２０．２１へ出力させると共に、全てのシフトレジスタ
１９、−２０．２１を１画素分毎に一斉にシフト動作さ
せてゆく。Thereafter, while incrementing the contents of the counters 22, 23, and 24 by 1 all at once, pixel data is sequentially read out from the corresponding address of each line memory 16, 17, and 18, and the shift register 11
At the same time, all the shift registers 19 and -20.21 are simultaneously shifted for each pixel.

従って各シフトレジスタ１９．２０−２１には画像メモ
リ５における３行、３画素分の画素データがセットされ
ると共に、−斉シフト動作によって縦横各３画素の観測
窓１０を画像メモリ５のＸ方向へ走査“するのと同等の
作用を得る２゜かくて観測窓１０が特定部分領域Ｓ１の
右端に達したとき、つぎに中央のカウンタ２３を画像メ
モリ５の座標（０，３３）に対応するうＺツメモリ１フ
の画素位置に初期化し、また前後のがウンタ２２．２４
も同様に（０，３２）（０゜３４）に対応するラインメ
モリ１６．１８の画素位置に夫々初期化すると共に、各
シフトレジスタ１１２０−２１の各内容を“ゼロ”にク
リアする。そして同様に全カウンタ２２．２３−２４を
一斉に１加算しつつ各ラインメモリ１６．１７．１８か
らシフ゛トレジる夕１９．２０＝２１へのデータ読出し
を行なうことにより、つぎの行についての観測窓１０の
走査が継続実施されることになる。Therefore, pixel data for three rows and three pixels in the image memory 5 is set in each shift register 19, 20-21, and the observation window 10 of three pixels each in the vertical and horizontal directions is moved in the X direction of the image memory 5. When the observation window 10 reaches the right end of the specific partial area S1, the central counter 23 is set to correspond to the coordinates (0, 33) of the image memory 5. Initialize the pixel position of UZtsu memory 1, and set the counter 22.24 before and after.
Similarly, the pixel positions of the line memories 16 and 18 corresponding to (0,32) (0°34) are respectively initialized, and the contents of each shift register 1120-21 are cleared to "zero". Similarly, by incrementing all counters 22, 23-24 by 1 and reading data from each line memory 16, 17, 18 to shift register 19, 20 = 21, the observation window for the next row is set. Ten scans will continue to be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は文字認識装置における観測窓走査回路のブロッ
ク図、第２図は文字認識装置の全体概略構成を示すブロ
ック図−第３図は観測窓の走査状況を示す説明図−第４
図は従来の観測窓走査回路のブロック図、第５図は特定
部分領域についての観測窓の走査状況を示すブロック図
−である。 ５・画像メモリ、１６＝１７．１８−　ラインメモリ、
１９．２０．２１・・シフトレジスタ、２２．２１２４
　　　カウンタ 七　３　図 岳ム　ココ テ／　図 牙６　図Fig. 1 is a block diagram of the observation window scanning circuit in the character recognition device, Fig. 2 is a block diagram showing the overall schematic configuration of the character recognition device - Fig. 3 is an explanatory diagram showing the scanning situation of the observation window - Fig. 4
The figure is a block diagram of a conventional observation window scanning circuit, and FIG. 5 is a block diagram showing the observation window scanning situation for a specific partial area. 5. Image memory, 16=17.18- line memory,
19.20.21...Shift register, 22.2124
Counter 7 3 Zugakumu Kokote / Zuga 6 Figure

Claims (1)

【特許請求の範囲】[Claims] 文字パターンを所定画素範囲に格納する画像メモリと、
画像メモリに対し縦横複数ビットの観測窓を設定し走査
する観測窓走査回路とを具備して成り、前記観測窓走査
回路は、画像メモリの全画素データを連続的に取り出し
て記憶させる複数のラインメモリと、各ラインメモリの
任意画素位置に初期設定して一斉歩進させるアドレス設
定用カウンタと、各ラインメモリの読出し出力をセット
して１画素毎に一斉シフト動作させるシフトレジスタと
で構成したことを特徴とする文字認識装置。an image memory that stores a character pattern in a predetermined pixel range;
It is equipped with an observation window scanning circuit that sets and scans an observation window of multiple bits in the vertical and horizontal directions for the image memory, and the observation window scanning circuit has a plurality of lines that sequentially extracts and stores all pixel data of the image memory. It consists of a memory, an address setting counter that initializes an arbitrary pixel position in each line memory and increments all at once, and a shift register that sets the readout output of each line memory and shifts each pixel at the same time. A character recognition device featuring: