JPS61251484A - インバ−タ装置のｐｗｍ制御回路 - Google Patents
インバ−タ装置のｐｗｍ制御回路Info
- Publication number
- JPS61251484A JPS61251484A JP60090266A JP9026685A JPS61251484A JP S61251484 A JPS61251484 A JP S61251484A JP 60090266 A JP60090266 A JP 60090266A JP 9026685 A JP9026685 A JP 9026685A JP S61251484 A JPS61251484 A JP S61251484A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- frequency
- output
- inverter
- shot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、正弦波に近似されたＰＷＭ（パルス幅変調
）信号出力を得るインバータ装置のＰＷＭ制御回路に関
するものである。
）信号出力を得るインバータ装置のＰＷＭ制御回路に関
するものである。
従来、この種のＰＷＭ信号発生装置としては、第５図に
示すものがあった。ただし、第５図は１相分のＰＷＭ信
号発生部分を示したものである。
示すものがあった。ただし、第５図は１相分のＰＷＭ信
号発生部分を示したものである。
第５図において、２３は周波数命令、電圧指令に従って
基準正弦波を出力する正弦波発振器、２４は三角波発振
器、２５に比１ｍ！器である。
基準正弦波を出力する正弦波発振器、２４は三角波発振
器、２５に比１ｍ！器である。
正弦波発振器２３は、入力の周波数指令、電圧指令に従
って基準正弦波を出力する。一方、三角波発振器２４か
らは三角波（以下、キャリアと略称する）が出力され、
この２つの発振器出力は比較器２５により比較される。
って基準正弦波を出力する。一方、三角波発振器２４か
らは三角波（以下、キャリアと略称する）が出力され、
この２つの発振器出力は比較器２５により比較される。
そして、基準正弦波よりキャリアが大きい区間では比較
器２５の出力はＯＦＦ、その逆の区間ではＯＮすること
により、比較器２５から正弦波に近似され７’ｊＰＷＭ
制御信号出力が得られる。
器２５の出力はＯＦＦ、その逆の区間ではＯＮすること
により、比較器２５から正弦波に近似され７’ｊＰＷＭ
制御信号出力が得られる。
この王者の関係を第６図の波形図に示す。第６図におい
て、２６は正弦波発振器２３の出力の基準正弦波、２７
は三角波発掘器２４の出力のキャリア、２８は比ＩＩＲ
器２５の出力の正弦波近似ｐｗＭ制御信号である。
て、２６は正弦波発振器２３の出力の基準正弦波、２７
は三角波発掘器２４の出力のキャリア、２８は比ＩＩＲ
器２５の出力の正弦波近似ｐｗＭ制御信号である。
従来のインバータ装置のＰＷＭ制御回路は以上のように
構成されているので、回路の構成をアナログ素子で行な
うと、正弦波や三角波の発振信号電圧の調整要素が不可
欠で調整が面倒であシ、ディジタル素子で構成すると部
品点数が多く回路が複雑になる等の問題点があった。
構成されているので、回路の構成をアナログ素子で行な
うと、正弦波や三角波の発振信号電圧の調整要素が不可
欠で調整が面倒であシ、ディジタル素子で構成すると部
品点数が多く回路が複雑になる等の問題点があった。
また、従来の回路構成では、キャリア周波数ｆｃとイン
バータ周波数ｆの同期をとることや、”ａ＝ｆｃ／ｆの
値を自由に切替えるためには、多くの付加回路を必要と
するなどの問題点があった。
バータ周波数ｆの同期をとることや、”ａ＝ｆｃ／ｆの
値を自由に切替えるためには、多くの付加回路を必要と
するなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れ念もので、基本的にはＰＷＭ制御回路の構成を全ディ
ジタル素子により構成し、３種類のカウンタと若干の記
憶素子および演算回路を用いることにより全体の回路構
成を簡単にし、かつ、キャリア周波数ｆａとインバータ
周波数ｆの同期や、 Ｉ） ａ ＝ｒ ６ ／ ｆの値
の切替え等も容易に行えるようにしたインバータ装置の
ＰＷＭ制御回路を得ることを目的とする。
れ念もので、基本的にはＰＷＭ制御回路の構成を全ディ
ジタル素子により構成し、３種類のカウンタと若干の記
憶素子および演算回路を用いることにより全体の回路構
成を簡単にし、かつ、キャリア周波数ｆａとインバータ
周波数ｆの同期や、 Ｉ） ａ ＝ｒ ６ ／ ｆの値
の切替え等も容易に行えるようにしたインバータ装置の
ＰＷＭ制御回路を得ることを目的とする。
この発明に係るインバータ装置のＰＷＭ制御回路は、イ
ン）＜−タ出力周波数に比例した周波数のクロックを計
数する位相基準用のリングカウンタすなわち、インバー
タ出力ＰＷＭ信号の１周期を決定するリングカウンタと
、ＰＷＭ信号のｌキ・ヤリア期間の継続時間を決定する
カウンタ及び演算回路からの設定値に従ってＰＷＭ信号
を合成する、すなわち、１キャリア期間中の各相のＰＷ
Ｍ信号＋７）ＯＮ、ＯＦＦ時点を規定するいくつかのワ
ンショット・カウンタを用いるものである。
ン）＜−タ出力周波数に比例した周波数のクロックを計
数する位相基準用のリングカウンタすなわち、インバー
タ出力ＰＷＭ信号の１周期を決定するリングカウンタと
、ＰＷＭ信号のｌキ・ヤリア期間の継続時間を決定する
カウンタ及び演算回路からの設定値に従ってＰＷＭ信号
を合成する、すなわち、１キャリア期間中の各相のＰＷ
Ｍ信号＋７）ＯＮ、ＯＦＦ時点を規定するいくつかのワ
ンショット・カウンタを用いるものである。
この発明におけるインバータ装置ＰＷＭ信号発生装置は
、インバータ出力ＰＷＭ信号の１周期を決定するリング
カウンタとＰＷＭ信号の１キャリア期間を決定するカウ
ンタに、インバータ出力周波数に比例したクロックが入
力されるため、リングカウンタに一定の値を設定してお
くだけで、クロックに従ってインバータ出力周波数が変
化する。
、インバータ出力ＰＷＭ信号の１周期を決定するリング
カウンタとＰＷＭ信号の１キャリア期間を決定するカウ
ンタに、インバータ出力周波数に比例したクロックが入
力されるため、リングカウンタに一定の値を設定してお
くだけで、クロックに従ってインバータ出力周波数が変
化する。
ま九、リングカウンタの設定値Ｘとカウンタの設定値ｙ
の比ｘ／ｙがキャリア周波数ｆａとインバータ周波数ｆ
の比ｎ 、 ＝ ｒ ａ ／ ｆ となり、設定値ｙ
の値を切替えることで、ｆｌＨの値の切替を容易に行な
うことができる。
の比ｘ／ｙがキャリア周波数ｆａとインバータ周波数ｆ
の比ｎ 、 ＝ ｒ ａ ／ ｆ となり、設定値ｙ
の値を切替えることで、ｆｌＨの値の切替を容易に行な
うことができる。
さらに、設定値Ｘと同ｙをそのまま設定しておけば、キ
ャリアの同期が保たれる。
ャリアの同期が保たれる。
以下、この発明の一実施例を図について説明する。第１
図において、１はバイナリ−のインバータ出力周波数指
令（以下、ｆ指令と呼ぶ）に比例させて入力クロック信
号ｆ。Ｋの周波数を変換し、クロックとして出力する周
波数変換器（例えば、レートマルチプライヤ−）、２は
前記クロックを計数し、その計数動作の１周期をインバ
ータ出力の１周期とするリングカウンタ（例えば、１６
ビツト・リングカウンタ）である。
図において、１はバイナリ−のインバータ出力周波数指
令（以下、ｆ指令と呼ぶ）に比例させて入力クロック信
号ｆ。Ｋの周波数を変換し、クロックとして出力する周
波数変換器（例えば、レートマルチプライヤ−）、２は
前記クロックを計数し、その計数動作の１周期をインバ
ータ出力の１周期とするリングカウンタ（例えば、１６
ビツト・リングカウンタ）である。
３ 、４ 、５Ｈそれぞれ、前記リングカウンタ２の計
数値を位相情報として、Ｕ相、■相、Ｗ相の基準正弦波
データ（以後、ｇｉｎデータ３４ 、 ｓｉｎデータ３
５ 、 ｓｉｎデータ３６と呼ぶ）を出力するＲＯＭな
どの記憶素子、６はインバータ装置が出力できる最高周
波数を示す指令（以下、 ｒｍａｘ指令と略称する）
とインバータ出力周波数ｆとキャリア周波数ｆ、の比ｎ
、＝ｆａ／ｆを示す指令（以後ｓ ”（＋指令と略称
する）を基に、ｌキャリア期間に相当する前記クロック
のパルス数を示すデータ（以後、ｎ８データと略称する
）を出力する記憶素子、７はインバータ出力電圧指令（
以後、Ｖ指令と略称する）を基に、基準正弦波の大きさ
を示すデータ（以後、■、データと略称する）を出力す
る記憶素子である。
数値を位相情報として、Ｕ相、■相、Ｗ相の基準正弦波
データ（以後、ｇｉｎデータ３４ 、 ｓｉｎデータ３
５ 、 ｓｉｎデータ３６と呼ぶ）を出力するＲＯＭな
どの記憶素子、６はインバータ装置が出力できる最高周
波数を示す指令（以下、 ｒｍａｘ指令と略称する）
とインバータ出力周波数ｆとキャリア周波数ｆ、の比ｎ
、＝ｆａ／ｆを示す指令（以後ｓ ”（＋指令と略称
する）を基に、ｌキャリア期間に相当する前記クロック
のパルス数を示すデータ（以後、ｎ８データと略称する
）を出力する記憶素子、７はインバータ出力電圧指令（
以後、Ｖ指令と略称する）を基に、基準正弦波の大きさ
を示すデータ（以後、■、データと略称する）を出力す
る記憶素子である。
８は後述の同期信号が入力されるとと（１キャリア周期
ごと）に記憶素子３，４．５からｇｉｎデータ３４ 、
ｇｉｎデータ３５ 、 ｓｉｎデータ３６を、また、
記憶素子６からｎ８データ３８を、記憶素子７からｖ３
データ３７′ｆ、それぞれ入力し、これらの値に応じて
、次回に出力する１キャリア期間の継続時間に相当する
後述のカウンタ９の設定値と１キャリア期間の開始点か
ら各相のＰＷＭ信号の切替わり点までの継続時間に相当
する後述のワンショット・カウンタ１１，１２，１３，
１４゜１５．１６の設定値（以後、ＰＷＭデータと略称
する）を計算し、各カウンタにセットするとともに、後
述のＦ／Ｆ Ｉ Ｑにリセット信号を出力する演算回路
である。
ごと）に記憶素子３，４．５からｇｉｎデータ３４ 、
ｇｉｎデータ３５ 、 ｓｉｎデータ３６を、また、
記憶素子６からｎ８データ３８を、記憶素子７からｖ３
データ３７′ｆ、それぞれ入力し、これらの値に応じて
、次回に出力する１キャリア期間の継続時間に相当する
後述のカウンタ９の設定値と１キャリア期間の開始点か
ら各相のＰＷＭ信号の切替わり点までの継続時間に相当
する後述のワンショット・カウンタ１１，１２，１３，
１４゜１５．１６の設定値（以後、ＰＷＭデータと略称
する）を計算し、各カウンタにセットするとともに、後
述のＦ／Ｆ Ｉ Ｑにリセット信号を出力する演算回路
である。
上記カウンタ９は例えば１６ビツトカクンタで。
周波数変換器１からのクロックを計数し、演算回路８に
より設定された値だけ計数し死時点で同期信号を演算回
路８とＦ／ＦＩＱに出力する。
より設定された値だけ計数し死時点で同期信号を演算回
路８とＦ／ＦＩＱに出力する。
上記Ｆ／ＦｉＱは、カウンタ９からの同期信号と演算回
路８からのリセット信号を受けて、１キャリア期間の開
始点を示すゲート信号を後述のワンショット・カウンタ
１１．１２，１３，１４゜１５．１６に出力する。
路８からのリセット信号を受けて、１キャリア期間の開
始点を示すゲート信号を後述のワンショット・カウンタ
１１．１２，１３，１４゜１５．１６に出力する。
ワンショット・カウンタ１１，１２，１３゜１４．１５
，１６は、それぞれ、Ｆ／Ｆ１Ｑからのゲート信号を受
けると同時に、周波数変換器１からのクロックの計数を
開始し、その計数値が演算回路８によって設定された値
となるまではＬレベルを、それ以降はＨレベルを出力す
る。
，１６は、それぞれ、Ｆ／Ｆ１Ｑからのゲート信号を受
けると同時に、周波数変換器１からのクロックの計数を
開始し、その計数値が演算回路８によって設定された値
となるまではＬレベルを、それ以降はＨレベルを出力す
る。
１７．１８．１９は、それぞれ、ワンショット・カウン
タ１２，１４．１６の出力信号の反転信号を作る反転器
（例えば、インバータ）、２０，２１゜２２は、ソれぞ
れ、ワンショット・カウンタ１１゜１３．１５．！：、
反転５１７，１８，１１Ｄ出力信号の論理積をとること
により、Ｕ相、■相、Ｗ相のＰＷＭ信号を出力するＡＮ
Ｄ回路である。
タ１２，１４．１６の出力信号の反転信号を作る反転器
（例えば、インバータ）、２０，２１゜２２は、ソれぞ
れ、ワンショット・カウンタ１１゜１３．１５．！：、
反転５１７，１８，１１Ｄ出力信号の論理積をとること
により、Ｕ相、■相、Ｗ相のＰＷＭ信号を出力するＡＮ
Ｄ回路である。
前記第６図は、インバータのパルス幅変調法として一般
に用いられている三角波比較方式の基本的原理を示した
ものである。第６図において、１相分のＰＷＭ信号は、
基準正弦波２６と三角波キャリア２７を比較し、基準正
弦波２６より三角波キャリア２７が大きい区間はＬレベ
ルを、その逆の区間ではＨレベルを出力することにより
得られる。さらに、３相分のＰＷＭ信号を得るためには
、基準正弦波として位相を１２０°ずつずらしたものを
３つ用意し、これらと１つの三角波キャリアを比較する
。
に用いられている三角波比較方式の基本的原理を示した
ものである。第６図において、１相分のＰＷＭ信号は、
基準正弦波２６と三角波キャリア２７を比較し、基準正
弦波２６より三角波キャリア２７が大きい区間はＬレベ
ルを、その逆の区間ではＨレベルを出力することにより
得られる。さらに、３相分のＰＷＭ信号を得るためには
、基準正弦波として位相を１２０°ずつずらしたものを
３つ用意し、これらと１つの三角波キャリアを比較する
。
この発明の一実施例でも基本的には第６図に示すパルス
幅変調法を用いているが、処理を簡単にするために、第
２図に示すような三角、波キャリア３００１周期区間を
三角波の中心の位相で、上下に直線的に往復するキャリ
ア３１で代用する。この場合、キャリア３１の位相はｎ
。＝ｒｃ／ｆとすると、上下の往復移動が終了するごと
に３６０ ／ ｎ（ｄｅｇ）ずつずれることになる（キ
ャリア３１の上下往復移動時間ｕ、３６０／ｎ（ｄ＠ｇ
）に相当する時間＝ １ ／ ｆ ｃに等しくなる）。
幅変調法を用いているが、処理を簡単にするために、第
２図に示すような三角、波キャリア３００１周期区間を
三角波の中心の位相で、上下に直線的に往復するキャリ
ア３１で代用する。この場合、キャリア３１の位相はｎ
。＝ｒｃ／ｆとすると、上下の往復移動が終了するごと
に３６０ ／ ｎ（ｄｅｇ）ずつずれることになる（キ
ャリア３１の上下往復移動時間ｕ、３６０／ｎ（ｄ＠ｇ
）に相当する時間＝ １ ／ ｆ ｃに等しくなる）。
以上より、各相のＰＷＭ信号のレベルは、キャリア３１
の現在位置する領域が基準正弦波２９０レベルより高い
領域であればＬレベル、低い領域であればＨレベルとな
る。また、各電位の継続時間は、キャリアがその領域を
通過する時間により決定される。さらに、電圧制御を行
なうためには、通常の正弦波比較の場合と同様に出力電
圧に比例させて基準正弦波２９の振幅を変化させればよ
い。
の現在位置する領域が基準正弦波２９０レベルより高い
領域であればＬレベル、低い領域であればＨレベルとな
る。また、各電位の継続時間は、キャリアがその領域を
通過する時間により決定される。さらに、電圧制御を行
なうためには、通常の正弦波比較の場合と同様に出力電
圧に比例させて基準正弦波２９の振幅を変化させればよ
い。
次に、前述のようなＰＷＭ信号形成方法を具体化した第
１図の回路の動作について説明する。第３図は、第１図
の回路の各部の動作を説明するための図である。
１図の回路の動作について説明する。第３図は、第１図
の回路の各部の動作を説明するための図である。
第１図において、バイナリ−で与えられるインバータ出
力周波数指令（ｆ指令）は、周波数変換器１によりその
値に比例した周波数を持つクロックに変換され、リング
カウンタ２．カウンタ９゜ワンショットカウンタ１１〜
１６に入力される。
力周波数指令（ｆ指令）は、周波数変換器１によりその
値に比例した周波数を持つクロックに変換され、リング
カウンタ２．カウンタ９゜ワンショットカウンタ１１〜
１６に入力される。
リングカウンタ２にハ、アらかじめ、インバータ装置の
最高出力周波数ｆｍａｘ （！： ＠波数変換器１から
のクロックの最高周波数ｆＫｍａ工の比’ｍａｘ／ｆＫ
ｆｒｌ□の値が設定されておシ、第３図３３に示すよう
に、前述のクロックの計数動作をこの設定値を１周期と
して繰返えす。この計数動作の１周期がインバータ装置
の出力の１周期となる。したがって、インバータ最高出
力周波数ｆｍａｘを変える場合には、 ｆｍａｘ指令
に反比例したカウント値をリングカウンタ２に設定すれ
ばよい。
最高出力周波数ｆｍａｘ （！： ＠波数変換器１から
のクロックの最高周波数ｆＫｍａ工の比’ｍａｘ／ｆＫ
ｆｒｌ□の値が設定されておシ、第３図３３に示すよう
に、前述のクロックの計数動作をこの設定値を１周期と
して繰返えす。この計数動作の１周期がインバータ装置
の出力の１周期となる。したがって、インバータ最高出
力周波数ｆｍａｘを変える場合には、 ｆｍａｘ指令
に反比例したカウント値をリングカウンタ２に設定すれ
ばよい。
記憶素子３．４．５は、それぞれ、Ｕ相、■相。
Ｗ相の基準正弦波データを３６０°区間分だけ格納して
いる。これらのデータは１例えば、第３図のｇｉｎデー
タ３４ 、 ｇｉｎデータ３５ 、 ｓｉｎデータ３６
に相当する。記憶素子３，４．５に、リングカウンタ２
の計数値（第３図の３３）を位相情報として入力し、こ
れに対応したｓｉｎデータ３４゜δｉｎデータ３５ 、
ｓｉｎデータ３６を演算回路８に出力する。
いる。これらのデータは１例えば、第３図のｇｉｎデー
タ３４ 、 ｇｉｎデータ３５ 、 ｓｉｎデータ３６
に相当する。記憶素子３，４．５に、リングカウンタ２
の計数値（第３図の３３）を位相情報として入力し、こ
れに対応したｓｉｎデータ３４゜δｉｎデータ３５ 、
ｓｉｎデータ３６を演算回路８に出力する。
記憶素子６は、ｒｍａｘ指令＋”Ｃ指令に対応して、後
述のカウンタ９の１キャリア期間に相当するクロックの
計数値を示す第３図のデータ３８（ｎ、データ）を演算
回路８に出力する。
述のカウンタ９の１キャリア期間に相当するクロックの
計数値を示す第３図のデータ３８（ｎ、データ）を演算
回路８に出力する。
記憶素子７は、■指令に対応して、基準正弦波の振幅を
示す第３図のデータ３７（Ｖ、データ）を演算回路８に
出力する。
示す第３図のデータ３７（Ｖ、データ）を演算回路８に
出力する。
演算回路８は、第３図の破線内３９に示すような処理を
行なう。すなわち、まず、後述のカウンタ９から１キャ
リア周期ごとに同期信号が入力されると、記憶素子３，
４．５からａｉｎデータ３４゜ｓｉｎデータ３５ 、
ｓｉｎデータ３６を、また記憶素子６からｎ、データ３
８を、記憶素子７からＶ、データ３７を読み込む。
行なう。すなわち、まず、後述のカウンタ９から１キャ
リア周期ごとに同期信号が入力されると、記憶素子３，
４．５からａｉｎデータ３４゜ｓｉｎデータ３５ 、
ｓｉｎデータ３６を、また記憶素子６からｎ、データ３
８を、記憶素子７からＶ、データ３７を読み込む。
次に、読み込んだｎ２データ３８をシフトレジスタ４３
に格納することにより、前回の同期信号が入力された時
に読み込んだ 、１データを現在出力中のＰＷＭ信号の
１キャリア期間の継続時間を決定するデータとしてカウ
ンタ９に設定する。
に格納することにより、前回の同期信号が入力された時
に読み込んだ 、１データを現在出力中のＰＷＭ信号の
１キャリア期間の継続時間を決定するデータとしてカウ
ンタ９に設定する。
さらに、読み込んだｓｉｎデータ３４ 、 ｓｉｎデー
タ３５ 、 ｓｉｎデータ３６に対して、それぞれＶｓ
データ３７を乗算器５１〜５３で乗じ、その結果に対し
て、それぞれｎ８データ３８を乗算器５４〜５６で乗す
る（乗算の順序はどちらが先でもよい）ことにより、Ｔ
１． Ｔ２ 、 Ｔｓデータを得る。
タ３５ 、 ｓｉｎデータ３６に対して、それぞれＶｓ
データ３７を乗算器５１〜５３で乗じ、その結果に対し
て、それぞれｎ８データ３８を乗算器５４〜５６で乗す
る（乗算の順序はどちらが先でもよい）ことにより、Ｔ
１． Ｔ２ 、 Ｔｓデータを得る。
これらのＴ＋ 、 Ｔ２ 、 Ｔｓデータとｎ２データ
を用いて、第３図４０．４１．４２に示すような演算処
理を施すことにより１次回の１キャリア期間の開始点か
ら各相（Ｕ相、■相、Ｗ相）のＰＷＭ信号の切替わり点
までの継続時間に相当するＴＵＴ。
を用いて、第３図４０．４１．４２に示すような演算処
理を施すことにより１次回の１キャリア期間の開始点か
ら各相（Ｕ相、■相、Ｗ相）のＰＷＭ信号の切替わり点
までの継続時間に相当するＴＵＴ。
ＴＵ２ 、 Ｔｖ＋ 、 ＴＶ２ 、 Ｔｗ＋ 、 Ｔ
Ｗ２データ（ＰＷＭデータ）を得、これらのデータをそ
れぞれワンショット・カウンタ１１．１２，１３．１４
，１５゜１６に設定する。
Ｗ２データ（ＰＷＭデータ）を得、これらのデータをそ
れぞれワンショット・カウンタ１１．１２，１３．１４
，１５゜１６に設定する。
また、演算回路８は、同期信号が入力されてから次の同
期信号が入力される前の適当な時に、Ｆ／Ｆ１０にリセ
ット信号を出力する。
期信号が入力される前の適当な時に、Ｆ／Ｆ１０にリセ
ット信号を出力する。
カウンタ９は周波数変換器１からのクロックを計数し、
演算回路８により設定された値（ｎ２′データ）だけ計
数した時点で同期信号を演算回路８とＦ／Ｆ Ｉ Ｑに
出力し、再びＯから計数動作を開始する。したがって、
カウンタ９は１キャリア期間の継続時間を規定する働き
をし、キャリア周波数ｒｏとインバータ周波数ｆの比ｎ
、 ＝ ｒ ａ ／ ｆの切替えは、このカウンタ９
の設定値を変更することにより行なわれる。カウンタ９
の設定値が変更されない間は、インバータの基準正弦波
とキャリアは同期状態となっている。
演算回路８により設定された値（ｎ２′データ）だけ計
数した時点で同期信号を演算回路８とＦ／Ｆ Ｉ Ｑに
出力し、再びＯから計数動作を開始する。したがって、
カウンタ９は１キャリア期間の継続時間を規定する働き
をし、キャリア周波数ｒｏとインバータ周波数ｆの比ｎ
、 ＝ ｒ ａ ／ ｆの切替えは、このカウンタ９
の設定値を変更することにより行なわれる。カウンタ９
の設定値が変更されない間は、インバータの基準正弦波
とキャリアは同期状態となっている。
Ｆ／Ｆ Ｉ Ｑはカウンタ９から同期信号が入力される
と、その出力がＬレベルからＨレベルに切替わり、さら
に適当な時間の後、演算回路８からリセット信号が入力
されると、その出力がＨレベルからＬレベルに切替わる
。このようにして、ｌキャリア期間ごとのＨパルスが得
られ、これをゲート信号としてワンショット・カウンタ
１１，１２゜１３．１４，１５．１６に出力する。
と、その出力がＬレベルからＨレベルに切替わり、さら
に適当な時間の後、演算回路８からリセット信号が入力
されると、その出力がＨレベルからＬレベルに切替わる
。このようにして、ｌキャリア期間ごとのＨパルスが得
られ、これをゲート信号としてワンショット・カウンタ
１１，１２゜１３．１４，１５．１６に出力する。
ワンショット・カウンタ１１．１２，１３，１４゜１５
．１８は、ゲート信号の立ち上が９エツジが入力された
後、最初のクロックの立ち下がりでＨレベルからＬレベ
ルに出力が切替わるとともに、クロックの計数動作を開
始し、ゲート信号が入力される前にあらかじめセットさ
れていた設定値まで計数すると、その出力がＬレベルか
らＨレベルに切替わるカウンタである（例えば、８２５
３プログラマブル・カウンタのモードｌに相当する几こ
の発明の一実施例では、第１図に示すようにＵ相、■相
、Ｗ相の各相のＰＷＭ信号を合成するために、各相ごと
にワンショット会カウンタ２つと反転器（例えば、イン
バータ）とＡＮＤ回路を用いている。そこで、Ｕ相を例
にとって、このＰＷＭ信号合成回路の動作を説明する。
．１８は、ゲート信号の立ち上が９エツジが入力された
後、最初のクロックの立ち下がりでＨレベルからＬレベ
ルに出力が切替わるとともに、クロックの計数動作を開
始し、ゲート信号が入力される前にあらかじめセットさ
れていた設定値まで計数すると、その出力がＬレベルか
らＨレベルに切替わるカウンタである（例えば、８２５
３プログラマブル・カウンタのモードｌに相当する几こ
の発明の一実施例では、第１図に示すようにＵ相、■相
、Ｗ相の各相のＰＷＭ信号を合成するために、各相ごと
にワンショット会カウンタ２つと反転器（例えば、イン
バータ）とＡＮＤ回路を用いている。そこで、Ｕ相を例
にとって、このＰＷＭ信号合成回路の動作を説明する。
第４図ＨＵ相のＰＷＭ信号合成回路の各部の信号のタイ
ムチャート図である。ワンショット・カウンタ１１．１
２には、周波数変換器１からその時のｆ指令に比例した
クロック（第４図の４４〕が入力されており、Ｆ／ＦＩ
Ｑから１キャリア期間ごとにゲート信号（第４図の４５
）が入力されると、このクロック４４の計数を開始する
と同時にその出力がＨレベルからＬレベルに切替わる。
ムチャート図である。ワンショット・カウンタ１１．１
２には、周波数変換器１からその時のｆ指令に比例した
クロック（第４図の４４〕が入力されており、Ｆ／ＦＩ
Ｑから１キャリア期間ごとにゲート信号（第４図の４５
）が入力されると、このクロック４４の計数を開始する
と同時にその出力がＨレベルからＬレベルに切替わる。
また、このフンショット参カウンタ１１，１２には、そ
れぞれ前回の１キャリア期間中に、演算回路８でＶ指令
１ ”Ｃ指令、 ｆｍａｘ指令に基づいて計算されたＴ
ｏ＋データとＴＵ２データが設定されており（第４図の
ＷＲ信号５０を参照）、２つのカウンタがこの設定値ま
でクロックを計数すると、その出力ＨＬレベルからＨレ
ベルに切替わる。そして５次のゲート信号が入力される
と再び上記の動作を繰り返えし、ワンショット・カウン
タ１１゜１２の出力波形は第４図の４６．４７のように
なる。
れぞれ前回の１キャリア期間中に、演算回路８でＶ指令
１ ”Ｃ指令、 ｆｍａｘ指令に基づいて計算されたＴ
ｏ＋データとＴＵ２データが設定されており（第４図の
ＷＲ信号５０を参照）、２つのカウンタがこの設定値ま
でクロックを計数すると、その出力ＨＬレベルからＨレ
ベルに切替わる。そして５次のゲート信号が入力される
と再び上記の動作を繰り返えし、ワンショット・カウン
タ１１゜１２の出力波形は第４図の４６．４７のように
なる。
次に、ワンショット噛カウンタ１２の出力信号４７に、
反転器１７に入力され、第４図の４８のような反転信号
に変換され、さらにＡＮＤ回路２０により、この反転信
号４８とワンショット・カウンタ１１の出力信号４６の
論理積金とることで、第４図の４９のようなＵ相のＰＷ
Ｍ信号が得られる。
反転器１７に入力され、第４図の４８のような反転信号
に変換され、さらにＡＮＤ回路２０により、この反転信
号４８とワンショット・カウンタ１１の出力信号４６の
論理積金とることで、第４図の４９のようなＵ相のＰＷ
Ｍ信号が得られる。
同様の処理を行な゛うことにより、他のＶ相、Ｗ相のＰ
ＷＭ信号も得られる。
ＷＭ信号も得られる。
また、インバータ装置の正転と逆転動作の切替えが必要
な場合には、演算回路８において、インバータの正転、
逆転を規定する正転、逆転指令が逆転を示す時に、 Ｔ
Ｕ１データとＴｖ１データ及びＴＵ２データとＴＶ２デ
ータをそれぞれ入れ替えるようにすればよい。
な場合には、演算回路８において、インバータの正転、
逆転を規定する正転、逆転指令が逆転を示す時に、 Ｔ
Ｕ１データとＴｖ１データ及びＴＵ２データとＴＶ２デ
ータをそれぞれ入れ替えるようにすればよい。
なお、上記実施例では、パルス幅変調法として、通常の
正弦波近似ＰＷＭ方式の場合について示したが、第１図
の記憶素子３，４．５に格納されている基準パターンの
データを変更することにより、例えば、ＰＷＭ信号が６
０°期間ごとにどれか１相だけがＨレベルかＬレベルの
どちらかに固定され。
正弦波近似ＰＷＭ方式の場合について示したが、第１図
の記憶素子３，４．５に格納されている基準パターンの
データを変更することにより、例えば、ＰＷＭ信号が６
０°期間ごとにどれか１相だけがＨレベルかＬレベルの
どちらかに固定され。
残りの２相の信号のオン・オフにより電圧制御がなされ
るような他の変調法によるＰＷＭ信号を作成することも
できる。
るような他の変調法によるＰＷＭ信号を作成することも
できる。
また、上記実施例では５回路による構成について示した
が、第１図の周波数変換器１．ワンショット・カウンタ
１１，１２，１３，１４．１５゜１６、反転器１７．１
８，１９．ＡＮＤ回路２０゜２１．２２以外の部分をマ
イクロ・コンピュータに置き換えることが可能である。
が、第１図の周波数変換器１．ワンショット・カウンタ
１１，１２，１３，１４．１５゜１６、反転器１７．１
８，１９．ＡＮＤ回路２０゜２１．２２以外の部分をマ
イクロ・コンピュータに置き換えることが可能である。
この場合、第１図のリングカウンタ２とカウンタ９とし
て、マイクロ・コンビ二一タの内蔵カウンタを用いる。
て、マイクロ・コンビ二一タの内蔵カウンタを用いる。
また、記憶素子３，４，５，６゜７としては内蔵ＲＯＭ
を、演算回路８の中の処理途中における各データの記憶
用メモリやｎｓデータ３８の記憶用シフトレジスタ４３
としては内蔵ＲＡＭを使用する。さらに、Ｆ／ＦＩＱと
しては内蔵タイマーφＦ ／ Ｆを、ワンショット・カ
ウンタ１１〜１６へのＰＷＭデータの出力端子やクロッ
ク信号、■指令、ｎ（１指令、ｆｍａｘ指令、正逆切替
指令等のデータの入出力端子としては入出カニ１０ボー
トを使用する。
を、演算回路８の中の処理途中における各データの記憶
用メモリやｎｓデータ３８の記憶用シフトレジスタ４３
としては内蔵ＲＡＭを使用する。さらに、Ｆ／ＦＩＱと
しては内蔵タイマーφＦ ／ Ｆを、ワンショット・カ
ウンタ１１〜１６へのＰＷＭデータの出力端子やクロッ
ク信号、■指令、ｎ（１指令、ｆｍａｘ指令、正逆切替
指令等のデータの入出力端子としては入出カニ１０ボー
トを使用する。
マイクロ・コンピュータの処理内容としては、まず、カ
ウンタ９に相当する内蔵カウンタの計数値が設定値と一
致した時に生じるタイマー割込みを利用する。第１図の
回路において、演算回路８に同期信号が入力されるたび
に行なっていたカウンタ９への設定データの設定と位相
情報、■指令。
ウンタ９に相当する内蔵カウンタの計数値が設定値と一
致した時に生じるタイマー割込みを利用する。第１図の
回路において、演算回路８に同期信号が入力されるたび
に行なっていたカウンタ９への設定データの設定と位相
情報、■指令。
ｆｌｃ指令、ｆｍａｘ指令等のデータの読み込み及びＦ
／Ｆ Ｉ Ｑのリセットを、マイクロφコンピュータの
タイマーの割込み処理プログラムにて行なう。
／Ｆ Ｉ Ｑのリセットを、マイクロφコンピュータの
タイマーの割込み処理プログラムにて行なう。
また、それ以外の処理、演算については、メイン・プロ
グラムにて行なう。
グラムにて行なう。
以上のように、この発明によれば、回路をディジタル素
子で構成したので、アナログ素子で構成した時のような
調整要素を必要としない。
子で構成したので、アナログ素子で構成した時のような
調整要素を必要としない。
また、インバータ周波数に比例した周波数のクロックを
カウントする位相基準用のリングカウンタと１キャリア
期間を規定するカウンタを用いることにより、インバー
タ周波数ｆとキャリア周波数ｒａの比ｎ ｏ ” ｆ
ａ ／ ｆの値を一定に保つことができるとともに、ｎ
ｏ指令に応じてカウンタの設定値を変更することにより
、ｎｃ切替も容易に行なうことができる。
カウントする位相基準用のリングカウンタと１キャリア
期間を規定するカウンタを用いることにより、インバー
タ周波数ｆとキャリア周波数ｒａの比ｎ ｏ ” ｆ
ａ ／ ｆの値を一定に保つことができるとともに、ｎ
ｏ指令に応じてカウンタの設定値を変更することにより
、ｎｃ切替も容易に行なうことができる。
さらに、リングカウンタの設定値をｒ ｍａｘ指令に応
じて切替えることにより、インバータの出力できる最高
周波数も簡単に変更することができる。
じて切替えることにより、インバータの出力できる最高
周波数も簡単に変更することができる。
また、この発明の回路は、マイクロφコンピュータに置
き換えることも容易であり、この場合には、回路をより
小型、低価格に構成できる効果がある。
き換えることも容易であり、この場合には、回路をより
小型、低価格に構成できる効果がある。
第１図は、この発明によるＰＷＭ制御信号発生回路の一
実施例を示す回路構成図、第２図はこの発明に使用する
パルス幅変調法のキャリアの特徴を示すための波形図、
第３図は第１図に示したこの発明の一実施例の動作を説
明するための図、第４図は第１図のこの発明の一実施例
の回路のうちのＵ相のＰＷＭ信号合成回路の動作を示す
タイムチャート図、第５図は従来のインバータ装置の三
角波比較法による正弦波近似ＰＷＭ信号発生回路を示す
図、第６図は第５図の回路の動作を示すタイムチャート
図である。 １は周波数変換器、２にリングカウンタ％３〜７は記憶
素子、８は演算回路、９はカウンタ、１０はフリップ・
フロップ、１１〜１６ｆｌワンショット・カウンタ、１
７〜２２はゲート回路（反転器。 ＡＮＤ回路）。 なお１図中、同一符号に同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名） １１２ 図 第 ３ ズ ｆＪＡ 図
実施例を示す回路構成図、第２図はこの発明に使用する
パルス幅変調法のキャリアの特徴を示すための波形図、
第３図は第１図に示したこの発明の一実施例の動作を説
明するための図、第４図は第１図のこの発明の一実施例
の回路のうちのＵ相のＰＷＭ信号合成回路の動作を示す
タイムチャート図、第５図は従来のインバータ装置の三
角波比較法による正弦波近似ＰＷＭ信号発生回路を示す
図、第６図は第５図の回路の動作を示すタイムチャート
図である。 １は周波数変換器、２にリングカウンタ％３〜７は記憶
素子、８は演算回路、９はカウンタ、１０はフリップ・
フロップ、１１〜１６ｆｌワンショット・カウンタ、１
７〜２２はゲート回路（反転器。 ＡＮＤ回路）。 なお１図中、同一符号に同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名） １１２ 図 第 ３ ズ ｆＪＡ 図
Claims (4)
- （１）交流又は直流電力を可変周波数、可変電圧の交流
電力に変換するＰＷＭ制御型のインバータ装置のＰＷＭ
制御回路において、インバータ出力周波数指令をその周
波数指令値に比例した周波数のクロックに変換する周波
数変換器と、前記クロックを計数し、その計数動作の１
周期をインバータ出力の１周期とするリングカウンタと
、前記クロックを設定値まで計数した時点で同期信号を
出力するカウンタと、前記同期信号に応じて１キャリア
周期ごとに前記リングカウンタの計数値を位相情報とし
て入力し、これとインバータの出力電圧を示す第１指令
及びキャリア周波数とインバータ出力周波数の比を示す
第２指令から、次の周期に出力する１キャリア期間に相
当するいくつかのワンショット・カウンタの設定値を計
算し、計算終了と同時にこれらのワンショット・カウン
タにこの設定値を設定するとともに、前記第２指令に基
づき次の１キャリア期間に相当する計数値を計算し、こ
の計数値を前記カウンタからの同期信号に応じて該カウ
ンタに設定する演算回路と、前記カウンタからの同期信
号に応じて１キャリア周期ごとに前記のいくつかのワン
ショット・カウンタにゲート信号を出力するフリップ・
フロップと、前記ゲート信号に応じて前記クロックの計
数動作を開始し、前記演算回路により設定された値まで
計数した時点で、その出力信号のレベルを切替える前記
いくつかのワンショット・カウンタと、前記ワンショッ
ト・カウンタの出力信号からＰＷＭ信号を合成するゲー
ト回路とを備えたことを特徴とするインバータ装置のＰ
ＷＭ制御回路。 - （２）正転、逆転信号に応じて第１と第３ワンショット
・カウンタ及び第２と第４ワンショット・カウンタの設
定値を切替えることにより、正転と逆転の切替えができ
るようにした演算回路を備えたことを特徴とする特許請
求の範囲第１項記載のインバータ装置のＰＷＭ制御回路
。 - （３）インバータ装置が出力することのできる最高周波
数を示す最高周波数指令に応じて、リングカウンタの設
定値を切替えるとともに、演算回路で演算されるいくつ
かのワンショット・カウンタの設定値及びカウンタの設
定値に補正を加えることにより、インバータ装置が出力
することのできる最高周波数を切替えられるようにした
ことを特徴とする特許請求の範囲第１項記載のインバー
タ装置のＰＷＭ制御回路。 - （４）インバータ装置の出力周波数を分母としキャリア
周波数を分子とした比に対応した１キャリア期間に相当
する計数データを格納する記憶素子を用意し、演算回路
において上記の比指令に応じた計数データを読み込み、
カウンタに設定するとともにワンショット・カウンタの
設定値も前記計数データにより変えることで、上記の比
指令によつてインバータ出力の上記比を自由に切替える
ことができるようにしたことを特徴とする特許請求の範
囲第１項記載のインバータ装置のＰＷＭ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60090266A JPS61251484A (ja) | 1985-04-26 | 1985-04-26 | インバ−タ装置のｐｗｍ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60090266A JPS61251484A (ja) | 1985-04-26 | 1985-04-26 | インバ−タ装置のｐｗｍ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61251484A true JPS61251484A (ja) | 1986-11-08 |
Family
ID=13993700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60090266A Pending JPS61251484A (ja) | 1985-04-26 | 1985-04-26 | インバ−タ装置のｐｗｍ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61251484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597735B1 (en) | 1998-11-04 | 2003-07-22 | Nec Electronics Corporation | Timer assembly for generating a PWM signal |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153596A (en) * | 1981-03-17 | 1982-09-22 | Toshiba Corp | Normal and reverse operating method for induction motor by voltage type inverter |
| JPS58195473A (ja) * | 1982-05-10 | 1983-11-14 | Toshiba Corp | Ｐｗｍインバ−タの制御装置 |
| JPS5921295A (ja) * | 1982-05-07 | 1984-02-03 | ザ・バブコック・アンド・ウイルコックス・カンパニー | 誘導モ−タの可変速度制御のための三相ｐｗｍ波形のデイジタル発生装置 |
-
1985
- 1985-04-26 JP JP60090266A patent/JPS61251484A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153596A (en) * | 1981-03-17 | 1982-09-22 | Toshiba Corp | Normal and reverse operating method for induction motor by voltage type inverter |
| JPS5921295A (ja) * | 1982-05-07 | 1984-02-03 | ザ・バブコック・アンド・ウイルコックス・カンパニー | 誘導モ−タの可変速度制御のための三相ｐｗｍ波形のデイジタル発生装置 |
| JPS58195473A (ja) * | 1982-05-10 | 1983-11-14 | Toshiba Corp | Ｐｗｍインバ−タの制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597735B1 (en) | 1998-11-04 | 2003-07-22 | Nec Electronics Corporation | Timer assembly for generating a PWM signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004905B1 (ko) | Pwm 제어장치 | |
| JP2510485B2 (ja) | パルス幅変調インバ−タの制御装置 | |
| JPH0614786B2 (ja) | Ｐｗｍ信号発生回路 | |
| CN110690879A (zh) | 基于可编程器件的参数可调pwm控制器及pwm脉冲生成方法 | |
| JPS62118774A (ja) | インバ−タのパルス幅変調信号発生方式 | |
| JP3156269B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JPS58121827A (ja) | パルス発生回路 | |
| JPS61251484A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JPH0251295B2 (ja) | ||
| JPS58198165A (ja) | Ｐｗｍ変換器の電流検出方法 | |
| JPS6380776A (ja) | Ｐｗｍインバ−タの電流制御装置 | |
| JPS6118363A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| JP2671291B2 (ja) | Ｐｗｍインバータ装置の制御回路 | |
| SU1092483A1 (ru) | Функциональный генератор | |
| JPH05316738A (ja) | インバータ制御回路 | |
| JPH085402A (ja) | 鋸歯状波発生装置及びそれを用いた信号補間装置 | |
| SU963033A1 (ru) | Преобразователь угла поворота вала в дискретное приращение фазы | |
| JPH0625061Y2 (ja) | 時間発生回路 | |
| JP2575633B2 (ja) | 多重化ｐｗｍインバ−タ | |
| SU409269A1 (ru) | Преобразователь угол —код12 | |
| JPH09163759A (ja) | デジタルｐｗｍ制御装置 | |
| JPH0767285B2 (ja) | 三相ｐｗｍ制御インバータ装置 | |
| JP2710661B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JPH0130395B2 (ja) |