JPS61243494A - Planar display unit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は平面ディスプレイ装置に係り、特に外部信号に
よりディスプレイのスキャンをコントロールするに好適
な平面ディスプレイ装置の保護回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a flat display device, and more particularly to a protection circuit for a flat display device suitable for controlling display scanning using an external signal.

〔発明の背景〕[Background of the invention]

ディスプレイパネルの保護回路として１例えば特開昭５
３−５６９２５号公報釦示され６ように。As a protection circuit for display panels, for example, Japanese Patent Application Laid-open No. 5
3-56925 Publication button 6.

パネル駆動用トランジスタの出力を検出して。Detects the output of the panel drive transistor.

異常時には駆動用電源電圧を低下させることによりパネ
ルを保護するものが知られている。It is known that the panel is protected by lowering the driving power supply voltage in the event of an abnormality.

この方式は、パネル駆動出力を直接検出するため確実な
方法ではあるが、数多くの出力に検出回路を付けなけれ
ばならず、また電源電圧を下げるために大電力のトラン
ジスタが必要であり部品点数が多くなるという問題があ
る。Although this method is reliable because it directly detects the panel drive output, it requires detection circuits to be attached to many outputs, and high-power transistors are required to lower the power supply voltage, resulting in a large number of components. The problem is that there are too many.

以下本発明の詳細説明に入る前に、平面ディスプレイの
駆動回路および表示スキャンのタイミングについて説明
する。Before entering into the detailed description of the present invention, the driving circuit of the flat display and the timing of display scanning will be described.

平面ディスプレイを表示させるには１通常外部より表示
データ、表示データ転送りロック。To display a flat display, 1. Normally, lock the display data and display data transfer from the outside.

スキャン信号およびスキャンリセット信号を入力するの
が一般的であるが、何らかの原因によりこれらの信号が
正しく入力されなくなり、ディスプレイパネルの同じ部
分が点灯しつづけるようなタイミングになると、これを
検出して各タイミングに応じてブランキングまたはスキ
ャンを行うことによりディスプレイパネルの同じ部分が
長時間点灯しつづけないようにし、ディスプレイパネル
を保護する。Generally, scan signals and scan reset signals are input, but if for some reason these signals are not input correctly and the same part of the display panel continues to be lit, this will be detected and each By performing blanking or scanning depending on the timing, the same part of the display panel is prevented from being lit for a long time, and the display panel is protected.

時分割で表示をする平面ディスプレイ装置では、外部か
らの信号によりスキャンを制御するものがすでに知られ
ており、その−例を第６図にブロック図で示す。Among flat display devices that perform time-division display, one in which scanning is controlled by an external signal is already known, and an example thereof is shown in a block diagram in FIG.

電極１はスキャンを制御する電極で、ｌα、１ｂ。Electrode 1 is an electrode that controls scanning, lα, 1b.

・・・げの順に時分割で各電極に電圧が加わる。...A voltage is applied to each electrode in time-sharing order.

電極２は表示する部分を指定する電極で、電極１の選択
されている電極の表示する部分和電圧を加え、電極１の
スキャンに同期して変化する。Electrode 2 is an electrode that specifies the part to be displayed, and applies the partial sum voltage displayed by the selected electrode of electrode 1, and changes in synchronization with the scan of electrode 1.

平面ディスプレイパネル３は、電極１と電極２とに同時
に電圧が加わった部分に表示が出る平面表示装置である
。The flat display panel 3 is a flat display device in which a display is displayed in a portion where a voltage is applied to electrodes 1 and 2 at the same time.

シフトレジスタ４は電極２に与えるデータを外部より取
込むためのもので、外部よりシリアルで入力されるデー
タ（ＤＡＴＡ）をクロック信号（ＣＬＫ）に同期して取
込み、パラレルに変換して出力する。The shift register 4 is for taking in data to be applied to the electrode 2 from the outside, and takes in data (DATA) input serially from the outside in synchronization with a clock signal (CLK), converts it into parallel data, and outputs it.

ラッチ用フリップフロップ５は、シフトレジスタ４のパ
ラレル出力をスキャン信号Ｈ８に同期してラッチし１．
ドライバ６に出力スル。The latch flip-flop 5 latches the parallel output of the shift register 4 in synchronization with the scan signal H8.
Output to driver 6.

ドライバ６はラッチ用フリップフロップ５の出力を平面
ディスプレイパネルの駆動電圧に変換し、電極２に与え
る。The driver 6 converts the output of the latch flip-flop 5 into a driving voltage for the flat display panel and applies it to the electrode 2.

シフトレジスタ７はスキャン位置リセット信号ｖＳをス
キャン信号Ｈ８！ｌｃ同期して取込む。The shift register 7 converts the scan position reset signal vS into the scan signal H8! lc synchronized and imported.

このｖＳのパルスをＨ８のパルスが１発大る間保持して
おき１次のＨ８のパルスが入るまでにｖＳのパルスを切
り、Ｈ８が電極１の数取上入った後で再びｖＳのパルス
を加えることにより。This vS pulse is held while the H8 pulse increases by one, and the vS pulse is cut off before the first H8 pulse enters. After H8 enters the top of electrode 1, the vS pulse is resumed. By adding.

シフトレジスタ７の出力は第７図のようにＳ１α〜ｓｔ
、ｆまで順次にデータ出力が行われる。The output of the shift register 7 is S1α~st as shown in FIG.
, f are sequentially output.

ドライバ８はシフトレジスタ７の順次に出るデータをデ
ィスプレイパネルの駆動電圧に変換し、電極ＩＫ加える
ことにより時分割にスキャンを行う。このとき、駆動電
圧が加わっている電極ｌ及び電極２の交差した部分が平
面ディスプレイパネル３に表示として表れ、電極ｌのス
キャンに同期して電極２の出力を変化させていくユとに
より平面ディスプレイ３ｖｃ任意の文も図形等を表示す
ることができる。The driver 8 converts the data sequentially output from the shift register 7 into a drive voltage for the display panel, and performs time-division scanning by applying the electrode IK. At this time, the intersection of electrode 1 and electrode 2, to which the driving voltage is applied, appears as a display on the flat display panel 3, and the output of electrode 2 is changed in synchronization with the scan of electrode 1. 3vc Any sentence can also display figures, etc.

しかしこの第６図の回路においては、ドライバ６および
８０入力は瞬時に切り換わるが、ドライバ６および８お
よび平、面ディスプレイパネル３の特性により電極１お
よび２に加わる電圧は多少ずれを生じるため、不要な部
分に表示が出ることが有る。However, in the circuit shown in FIG. 6, although the inputs of the drivers 6 and 80 are switched instantaneously, the voltages applied to the electrodes 1 and 2 are slightly different due to the characteristics of the drivers 6 and 8 and the flat display panel 3. Displays may appear in unnecessary areas.

またＶＳおよびＨ８のタイミングが何らかの原因により
正しく入力されなくなった場合には。Also, if the timing of VS and H8 is not input correctly for some reason.

電極１に電圧の加わるタイミングが異常となり。The timing at which voltage is applied to electrode 1 becomes abnormal.

同じ電極に電圧が加わり続けたり、複数の電極に同時に
電圧が加わることが有り１表示時間の非表示時間に対す
る比率が高くなると１発熱等による破損、焼付等の悪影
響が出てくる恐れが有る。If voltage continues to be applied to the same electrode or voltage is applied to multiple electrodes at the same time, and the ratio of one display time to non-display time becomes high, there is a risk that adverse effects such as damage and seizure due to heat generation may occur.

その例を第８図〜第１０図のタイミングチャートに示す
。なおこの図は、ｖＳをＨＳの立上り　ｌでシフトレジ
スタ７に取込み、　３１α〜Ｓ１ｆがＨレベルの時に電
極１に電圧が加わり表示が出るものと仮定した時のタイ
ミングチャートである。Examples are shown in the timing charts of FIGS. 8 to 10. This figure is a timing chart assuming that vS is taken into the shift register 7 at the rising edge l of HS, and that when 31α to S1f are at H level, a voltage is applied to the electrode 1 and a display is produced.

第８図はＨ８が停止した時の例で、Ｈ８が停止している
間はシフトレジスタ７の動作も停止□するため、電極１
０１つの電極に電圧が加わったままになる。Figure 8 shows an example when H8 is stopped, and while H8 is stopped, the operation of the shift register 7 is also stopped, so the electrode 1
Voltage remains applied to one electrode.

第９図はｖＳのパルス幅が長くなった時の例で、シフト
レジスタ７にはｖＳのパルス幅分のデータが入るため、
電極１の各電極に電圧が加わる時間が長くなると共に、
同時に複数の電極に電圧が加わり誤表示となる。またｖ
ＳがＨレベルで停しヒした場合は電極１の全ての電極に
電圧が加わり続ける。FIG. 9 is an example when the pulse width of vS becomes long, and the shift register 7 contains data for the pulse width of vS, so
As the time for which voltage is applied to each electrode of electrode 1 becomes longer,
Voltage is applied to multiple electrodes at the same time, resulting in incorrect display. Also v
If S is stopped at H level, voltage continues to be applied to all electrodes of electrode 1.

第１０図はｖＳの周期が規定の周期より短かくなった時
の例で、シフトレジスタ７に入ったデータが電極ｌの電
極数分シフトされる前にｖＳが入るため、複数の電極に
電圧が加わるとともに表示時間の非表示時間に対する比
率が高（なる。Figure 10 shows an example when the period of vS becomes shorter than the specified period. Since vS is input before the data input to shift register 7 is shifted by the number of electrodes of electrode l, voltage is applied to multiple electrodes. As time increases, the ratio of display time to non-display time increases.

］発明の目的〕 本発明の目的は１時分割でスキャン表示する平面ディス
プレイ装置において、スキャン停止ニヨるディスプレイ
パネルへの悪影響を簡単な回路で未然に防止することに
ある。[Object of the Invention] It is an object of the present invention to prevent, by a simple circuit, an adverse effect on the display panel due to scan stoppage in a flat display device that performs scan display in one time division.

〔発明の概要〕[Summary of the invention]

本発明は、平面ディスプレイ装置の行または列を選択す
るスキャン信号が停止したとき、これに応答して少なく
とも行または列を選択するドライバの出力を停止する平
面ディスプレイ装置を特徴とする。The present invention is characterized by a flat display device that stops the output of at least a driver that selects a row or column in response to stopping a scan signal that selects a row or column of the flat display device.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の一実施例について、第１図〜第５図を用い
て説明する。An embodiment of the present invention will be described below with reference to FIGS. 1 to 5.

第１図に示す平面ディスプレイ装置の駆動回路は、第６
図に示す回路に本発明による保護回路を付加したもので
ある。The driving circuit of the flat display device shown in FIG.
A protection circuit according to the present invention is added to the circuit shown in the figure.

タイマー９．１０．１１および！２は、入力信号の立上
りまたは立下りで動作し、一定時間信号を出力するワン
ショットマルチバイブレータである。なお第２図〜第５
図を参照しながら行う以下の説明は、すべてこれらタイ
マーが入力信号の立上りで動作するものと仮定している
。Timer 9.10.11 and! 2 is a one-shot multivibrator that operates on the rise or fall of an input signal and outputs a signal for a certain period of time. In addition, Figures 2 to 5
The following explanation with reference to the figures assumes that these timers operate at the rising edge of the input signal.

タイマー９はドライバ６および８の出力が変化する際に
一定幅のパルスを出力し、ドライバ出力を一度すべて停
止させることにより、不要な部分に表示が出るのを防ぐ
。このときの動作例を第２図に示す。なおタイマー９の
設定時間はドライバおよびディスプレイパネルの特性に
より十分な値にし、ドライバ６および８には外部信号に
より出力を停止させることができるものを使用する。The timer 9 outputs a pulse of a constant width when the outputs of the drivers 6 and 8 change, and once all driver outputs are stopped, the display is prevented from appearing in unnecessary areas. An example of the operation at this time is shown in FIG. Note that the set time of the timer 9 is set to a sufficient value depending on the characteristics of the driver and display panel, and the drivers 6 and 8 are those whose output can be stopped by an external signal.

タイマー１０は第２図に示すＨ８信号のサイクル時間Ｔ
Ｈｓより少し長めに設定しておき、Ｈ８が正しく入力さ
れる場合は常にリド１）ガされるようにし、Ｈ８が一定
時間以上停止した場合に出力を出し、ドライバ６．８を
停止させるようにする。The timer 10 determines the cycle time T of the H8 signal shown in FIG.
Set it to be a little longer than Hs, so that if H8 is input correctly, it will always be activated, and if H8 has stopped for a certain period of time, it will output and stop driver 6.8. do.

Ｈ８が一時停屯した時の動作例を第３図に示す。Ｈ８が
停止した時は、一定時間後にタイマー１０の出力がＨレ
ベルになり、ドライバ６．８の全出力が停止するため、
第８図のように同じ部分が表示しつづけることは無くな
る。FIG. 3 shows an example of the operation when the H8 is temporarily stationary. When H8 stops, the output of timer 10 becomes H level after a certain period of time, and all outputs of driver 6.8 stop.
The same part will no longer be displayed continuously as shown in FIG.

タイマー１１は第２図のＴＨｓと同じか短かめに設定し
ておくことにより、ｖＳ信号のサイクル時間ＴＶｓのパ
ルス幅が長くなったり停止しても。By setting the timer 11 to be the same as or shorter than THs in FIG. 2, it can be used even if the pulse width of the cycle time TVs of the vS signal becomes longer or stops.

第４図のような動作をするため、第９図のようにシフト
レジスタ７に複数のデータが入ることは無く、常に１つ
のデータしか入らない。しかしこれではシフトレジスタ
７のデータが電極１の数シフトされる前ＶｃＶＳが入る
と第１Ｏ図のように複数のデータがシフトレジスタ７に
入ってしまうので、タイマー１２をタイマー１１とｖＳ
の入力の間に設けている。Since the operation is as shown in FIG. 4, multiple pieces of data are never entered into the shift register 7 as shown in FIG. 9, and only one data is always entered. However, in this case, if VcVS is input before the data in the shift register 7 is shifted by the number of electrodes 1, a plurality of data will be input to the shift register 7 as shown in FIG.
It is provided between the inputs.

タイマー１２は、第２図のＴＶｓより少し短かめに設定
しておき１通常は第２図に示す動作をし。The timer 12 is set a little shorter than the TVs shown in FIG. 2, and normally operates as shown in FIG.

出力の立上りによりタイマー１１を動作させる。The timer 11 is activated by the rise of the output.

ｖＳの周期がＴＶｓより短かくなった時は、第５図のよ
うにタイマー１２には出力が立下る前にｖＳのパルスが
加わるため、常にＨレベルのまま罠なる。このため、タ
イマー１１にはパルス入力が無くなり、シフトレジスタ
７に入力する信号が作られず、シフトレジスタ７に複数
のデータが入力されることはなくなる。When the period of vS becomes shorter than TVs, as shown in FIG. 5, the pulse of vS is applied to the timer 12 before the output falls, so it always remains at the H level and becomes a trap. Therefore, there is no pulse input to the timer 11, a signal to be input to the shift register 7 is not generated, and a plurality of data are not input to the shift register 7.

なおシフトレジスタ４への入力であるＤＡＴＡとＣＬＫ
は異常となっても、シフトレジスタ４に入力されるデー
タが不定となり１表示が不定トするだけなので、ディス
プレイパネルには悪影響を及ぼさない。Note that DATA and CLK, which are input to shift register 4,
Even if an abnormality occurs, the data input to the shift register 4 becomes undefined and only the 1 display becomes undefined, so there is no adverse effect on the display panel.

以上述べた通りであり１本実施例によれば各信号が異常
となっても、ディスプレイパネルニは悪影響を与えない
ようＫする効果が有る。As described above, according to this embodiment, even if each signal becomes abnormal, the display panel is prevented from being adversely affected.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、スキャン信号が停止してもタイマーに
より表示装置のドライバ出力を停止できるので、スキャ
ン停止によるディスプレイパネルへの悪影響を未然に防
止できるという効果がある。According to the present invention, even if the scan signal stops, the driver output of the display device can be stopped by the timer, so that it is possible to prevent an adverse effect on the display panel due to the stop of the scan.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例である保護回路を付加した平
面ディスプレイの駆動回路のブロック図、第２図は第１
図に示す回路で正常動作時のタイミングチャート、第３
図、第４図およびｆａＳ図は第１図に示す回路で入力信
号が異常となったときのタイミングチャート、第６図は
平面ディスプレイの駆動回路例を示すブロック図。 第７図は第６図に示す回路で正常動作時のタイミングチ
ャート、第８図、第９図および第１０図は第６図に示す
回路で入力信号が異常となったときのタイミングチャー
トである。 ３・・・平面ディスプレイパネル。 ４．７・・・シフトレジスタ。 ５・・・ラッチ用フリップフロップ。 ６．８・・・ドライバ。 ９　、１０　、１１　、１２・・・タイマー。 第　１　山 第２０ ｌｆ 躬３固 Ｓｊｆニー−□口 第４膓 ＳＩＦ 第　５虐 Ｓげ 第　６図 第７園 ｌｊ 躬９　口FIG. 1 is a block diagram of a drive circuit for a flat display with a protection circuit added, which is an embodiment of the present invention, and FIG.
Timing chart for normal operation of the circuit shown in figure 3.
4 and faS are timing charts when an input signal becomes abnormal in the circuit shown in FIG. 1, and FIG. 6 is a block diagram showing an example of a drive circuit for a flat display. Fig. 7 is a timing chart of the circuit shown in Fig. 6 during normal operation, and Figs. 8, 9, and 10 are timing charts of the circuit shown in Fig. 6 when the input signal becomes abnormal. . 3...Flat display panel. 4.7...Shift register. 5...Flip-flop for latch. 6.8...Driver. 9, 10, 11, 12... timer. 1st mountain 20th lf 3rd place Sjf knee - □ mouth 4th place SIF 5th gang S ge 6th figure 7th garden lj 1st place 9th place

Claims (1)

【特許請求の範囲】[Claims] 行または列を選択する第１のドライバと、表示を行う行
または列を指定する第２のドライバとを有し、スキャン
信号に従って前記選択を行う平面ディスプレイ装置にお
いて、前記スキャン信号が停止したときこれに応答して
少なくとも第１のドライバの出力を停止することを特徴
とする平面ディスプレイ装置。In a flat display device that has a first driver that selects a row or column and a second driver that specifies a row or column to display, and that makes the selection according to a scan signal, when the scan signal stops. A flat display device, characterized in that the output of at least the first driver is stopped in response to.