JPS61242170A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、信号処理技術さらにはイメージセンサから
出力される信号の処理に適用して特に有効な技術に関し
、例えばファクシミリにおける画像信号の処理装置に利
用して有効な技術に関する。

［背景技術］ ファクシミリにおいては、一般に原稿読取部における光
学系のレンズや光源のムラ等によって。

原稿走査方向に沿ってＣＯＤ等のイメージセンサからの
画像信号（アナログビデオ信号）に、第３図（Ａ）に示
すようないわゆるシェーディング歪が生じてしまう、つ
まり、イメージセンサによって白紙の原稿を走査した場
合でも、センサの画像信号のレベルが原稿の両端部にお
いて中央部分よりも低下してしまうという現象が生じる
。

このシェーディング歪をそのままにして、原稿の読取り
を行なうと、原稿の両端部で感度が低下し、読取りミス
が発生する。

そこで、シェーディング歪による影響をなくすため、第
３図（Ａ）に破線イで示すごとく１画像信号を平坦化し
たり、あるいは同図に鎖線口で示すごとく、シェーディ
ング歪に合わせてスライスレベル（２値化のためのしき
い値レベル）を補正するなどの方法が提案されている。

なお、シェーディング歪対策に関する発明としては、例
えば特願昭５７−２４４４２号がある。

ところで、イメージセンサより得られる画像信号の欠陥
は、上記シェーディング歪のみでなく、例えばイメージ
センサの傷やセンサに付着したゴミあるいは原稿の汚れ
等により、第３図（Ａ）に符号ｎで示すごとく、白電位
側に雑音が乗ることがある。また、イメージセンサ内部
でのリークや読取り部での漏れ光などにより、黒電位側
に雑音が乗ることもある。

このような雑音を拾ってしまうと、良好な画質が得られ
ないという問題点がある。

［発明の目的］ この発明の目的は、ファクシミリのような信号処理装置
において、画像信号に乗った雑音を除去して良好な画質
を得ることができるような信号処理技術を提供すること
にある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、イメージセンサの傷や付着したゴミ等による
雑音は比較的レベルが小さいことに着目して１画像信号
の白電位側の上限と黒電位側の下限をそれぞれ上記雑音
を隠してしまう程度に圧縮し、この圧縮された電圧を基
準にしてスライスレベル（検出レベル）を決定すること
によって、白電位側の雑音および黒電位側の雑音の影響
を受けない良好な画質が得られるようにするという上記
目的を達成するものである。

［実施例］ 第１図には、本発明をファクシミリにおけるイメージセ
ンサから送られて来る画像信号を処理する信号処理回路
に適用した場合の一実施例が示されている。

図中、鎖線りで囲まれた各回路ブロックは、特に制限さ
れないが、単結晶シリコン基板のような一個の半導体チ
ップ上において形成される。

信号処理回路り内にはタイミング発生回路１が設けられ
ており、このタイミング発生回路ｌからチップ外部へ出
力されるクロック信号ＧＫによって、ＣＯＤ　（チャー
ジ・カップルド・デバイス）のようなイメージセンサ２
０が駆動される。そして、このイメージセンサ２０から
出力されるシリアルな画像信号は、タイミング発生回路
１から出力される上記クロック信号ＧＫに同期したサン
プリング信号φ８によって駆動されるサンプル・ホール
ド回路２に取り込まれる。

サンプル・ホールド回路２に取り込まれた画像信号は、
ピーク値検出回路３や７ビツトＡ／Ｄ。

Ｄ／Ａ変換回路４およびレベル検出回路５に供給される
ようになっている。

このうち、ピーク値検出回路３は、シェーディング歪を
有する画像信号のピーク値を検出し、それをＡ／Ｄ変換
してピーク値レジスタ６に保持させるとともに、ピーク
値し、ジスタロに保持されたピーク値をＤ／Ａ変換して
ピーク値電圧Ｖｐｋを形成し、上記７ビツトＡ／Ｄ、Ｄ
／Ａ変換回路４へ供給する。

７ビツトＡ／Ｄ、Ｄ／Ａ変換回路４は、白紙原稿を読み
取ったときの１行分の画像信号ａを逐時Ａ／Ｄ変換し、
デルタ変復調回路８に供給する。

デルタ変復調回路８は、その画像信号ａと初期値レジス
タ７内の初期値との差分を求めて、それをＲＡＭ　（ラ
ンダム・アクセス・メモリ）９内に格納する。これによ
って、シェーディング歪に対応した情報がＲＡＭｌ０内
に格納される。

７ビツトＡ／Ｄ、Ｄ／Ａ変換回路４は、画像伝送時にこ
のＲＡＭｌ０内の情報を読み出してデルタ変復調回路８
で復調した信号と初期値とから、８電圧側のシェーディ
ング波形すなわちスライスレベルの最大値Ｖ８Ｈを再生
し、出力する。

レベル検出回路５は、内部に例えば１６個のコンパレー
タを有し、上記７ビツトＡ／Ｄ、Ｄ／Ａ変換回路４から
供給される白電位側のシェーディング波形ＶｓＨと、４
ビットＤ／Ａ変換回路９から供給される黒電位側のシェ
ーディング波形すなわちスライスレベルの最小値Ｖ　ｓ
　Ｌとの電位差を。

内部の抵抗ラダーによって分割して１６段階のスライス
レベルを形成し、上記各コンパレータに供給する。これ
によって、各スライスレベルはシェーディング波形に従
って変化され、そのとき入力されている画像信号ａのレ
ベルを検出する。

上記４ビットＤ／Ａ変換回路９は、レベル設定レジスタ
１１の設定値に応じて、複数段階のレベルを形成し、出
力するようにされている。しかも。

各レベルは、前記７ビツトＡ／Ｄ、Ｄ／Ａ変換回路４か
ら供給される白電位側のシェーディング波形Ｖ８Ｈに基
づいて、これを分割することにより形成されるようにな
っている。そのため、４ビットＤ／Ａ変換回路９から上
記レベル検出回路５へ供給されるスライスレベルの最小
値ＶｓＬ、は、シェーディング歪に対応してダイナミッ
クに変化される。。

上記レベル設定レジスタ１１は、前記ピーク値レジスタ
６および初期値レジスタ７と同様に、内部バス１７を介
して外部より設定できるようにされている。

レベル検出回路５内の各コンパレータの出力は。

並列に出力されてバイナリ・エンコーダ１２とデマルチ
プレクサ１３に供給される。バイナリ・エンコーダ１２
に供給されたコンパレータの出力は。

ここで４ビツトのバイナリ信号に符号化されて、送信部
１５へ供給され、変調されてから外部の伝送路へ出力さ
れる。

デマルチプレクサ１３では、内部バス１７を介して２値
化レジスタ１４に設定された内容に応じて、上記レベル
検出回路５から供給される各コンパレータの出力のうち
一つを選択的に送信部１５へ送る。つまり、２値化レジ
スタ１４の設定値を変えることによって、任意のスライ
スレベルにより２値化された信号を送出することかでき
るようにされている。

第２図には、上記実施例における７ビツトＡ／Ｄ、Ｄ／
Ａ変換回路４の一部（Ｄ／Ａ変換部）と、レベル検出回
路５および４ビットＤ／Ａ変換回路９の具体的な回路例
が示されている。

すなわち、７ビツトＡ／Ｄ、Ｄ／Ａ変換回路４のＤ／Ａ
変換部は、タイミング発生回路１から供給されるアップ
信号φｕｐとダウン信号φｄｏｗｎによって動作される
７ビツトのアップダウン・カウンタ４１と、このアップ
ダウン・カウンタ４１の出力をデコードするデコーダ４
２と、このデコーダ４２の出力を選択信号として、抵抗
ラダー４３により形成される１２８段階の電圧のうち一
つを選択してボルテージ・フォロワのようなバッファ４
５に供給するセレクタ４４とからなる。

上記アップダウン・カウンタ４１は、先ず初期値レジス
タ７に設定された初期値がロードされ、ＲＡＭｌ０内に
格納された画像信号の実測値（差分）を復調した信号と
比較しながらこの初期値から実測値の差分だけアップも
しくはダウンされて行くようになっている。

抵抗ラダー４３の両端には、外部から供給される黒電位
を規定するための電圧Ｖ　８　Ｌと、前記ピーク値検出
回路３から供給されるピーク電圧ＶＰｋがそれぞれ印加
されており、電圧Ｖ　ＩＩ　ＬとＶｐｋの電位差を抵抗
分割することによって１２８段階の電圧を発生するよう
にされている。そして、デコーダ４２からの選択信号に
よってセレクタ４４が、そのうち一つの電圧を選択して
バッファ４５に供給する。

これによって、バッファ４５からは、最初に白紙原稿を
読み取った際の画像信号ａに対応する波形（もしくはピ
ーク値Ｂによって補正された信号波形ｂ）が再生された
ような電圧が、スライスレベルの最大値Ｖ　８　Ｈとし
て出力される。

第２図の実施例では、このようにして形成された電圧Ｖ
ＩＩＨが供給される４ビットＤ／Ａ変換回路９は、抵抗
ラダー９１とセレクタ９２およびバッファ９３とによっ
て構成されている。

抵抗ラダー９１の両端には、上記７ビツトＡ／Ｄ、Ｄ／
Ａ変換回路４から供給される電圧ＶＳＨと、黒電位を規
定する電圧ＶＢＬが印加され、その電位差を４ビツト構
成のレベル設定レジスタ１１に対応して、１６段階に分
割した電位を形成するようにされている。セレクタ９２
は、レベル設定レジスタ１１の設定値を選択信号として
おり、抵抗ラダー９１において形成された１６段階の電
圧のうちレジスタ１１の設定値に応じた１つの電圧をバ
ッファ９３に供給する。

これによって、バッファ９３からは、シェーディング波
形に従った波形の電圧が出力され、これがスライスレベ
ルの最小値Ｖ８Ｌとしてレベル検出回路５に供給されて
いる。

上記７ビツトＡ／Ｄ、Ｄ／Ａ変換回路４と４ビットＡ／
Ｄ変換回路９から出力された電圧ＶＳＨとＶｓｌ−が供
給されるレベル検出回路５は、抵抗ラダー５１と１６個
のコンパレータ５２ａ〜５２ｐとによって、一種のＡ／
Ｄ変換回路に構成されている。

抵抗ラダー５１の両端には、上記７ビツトＡ／Ｄ、Ｄ／
Ａ変換回路４から供給されるスライスレベルの最大値Ｖ
ｓｏと、上記４ビットＡ／Ｄ変換回路９から供給される
スライスレベルの最小値Ｖ８Ｌとが印加されており、抵
抗分割によってその電位差を１６段階に分割した電圧を
形成するようになっている。これによって、各分割電圧
は、電圧ＶＳＨおよびＶＢＬと同様にシェーディング波
形に従って変化される。

そして、抵抗ラダー５１によって形成された１６段階の
電圧が各々上記各コンパレータ５２ａ〜５２ｐの基準電
圧端子に印加されている。各コンパレータ５２ａ〜５２
ｐの比較端子には、サンプル・ホールド回路２から供給
される画像信号ａが入力されるようになっている。

これによって、コンパレータ５２ａ〜５２ｐは、画像信
号ａを１６段階のスライスレベルで検出することができ
る。

上記実施例によれば、ピーク値レジスタ６およびレベル
設定レジスタ１１に適当な値を設定することにより、白
電位側の雑音および黒電位側の雑音を除去して良好な画
質を得ることができる。

すなわち、最初に白紙原稿を読み取ったときの画像信号
が、第３図（Ｂ）に実線ａで示すような波形（ピーク値
はＡ）であった場合、ピーク値レジスタ６に上記画像信
号ａのピーク値Ａよりも小さなピーク値Ｂを設定する。

また、初期値レジスタ７には、このピーク値Ｂに対応し
た初期値ＢＯを設定することにより、第３図（Ｂ）に破
線で示すように、レベルが低く抑えられた波形すを基準
にしてスライスレベルが決定されるようになる。

その結果、イメージセンサの傷や付着したゴミ等による
白電位側の雑音ｎがスライスレベルの最大値Ｖｓｏに引
っ掛からなくなる。

一方、レベル設定レジスタ１１は、そこに「０」が設定
された場合には、４ビットＤ／Ａ変換回路９からの電圧
ＶＢＬをそのままレベル検出回路５に供給させる。その
ため、その場合スライスレベルの最小値ＶｓＬは、従来
の方式と同じように電圧ＶＢＬのまま一定になる。しか
して、レベル設定レジスタ１１に適当な値を設定してや
ると、４ビットＤ／Ａ変換回路９からＶＢＬよりも少し
高く、しかもシェーディング波形を有する電圧がレベル
検出回路５に供給されるようになる。

その結果、スライスレベルの最小値Ｖ８Ｌが第３図（Ｂ
）に鎖線Ｃで示すような波形になるため。

読取り部での漏れ光等による黒電位側のノイズがスライ
スレベルＶＳＬに引っ掛からなくなって雑音が除去され
る。

従って、使用されるイメージセンサおよびファクシミリ
装置に対応して、つまり予め白紙原稿を読み取ることに
よって、イメージセンサの傷等による白電位側の雑音や
読取り部での漏れ光等による黒電位側の雑音の大きさを
検出して、ピーク値レジスタ６や初期値レジスタ７、レ
ベル設定レジスタ１１の設定値を決定してやれば、実際
の画像伝送に際して装置に固有の雑音を除去して、良好
な画像を得ることができる。

なお、青焼きの原稿のように自照外の色地の原稿を伝送
する場合には、外部からピーク値レジスタ６に設定した
ピーク値Ｂを使ってスライスレベルを決定すると、画像
信号全体がスライスレベルの最大値Ｖｓｏよりも低くな
ってしまうことがある。そのような場合には、実測した
画像信号のピーク値をピーク値レジスタ６に保持させて
スライスレベルを発生させることにより、良好な２値化
画像信号を得ることができる。

［効果］ イメージセンサのような装置から供給されるアナログ画
像信号の白電位側の上限と黒電位側の下限を、それぞれ
イメージセンサの傷等による雑音を隠してしまう程度に
圧縮し、この圧縮された電圧を基準にしてスライスレベ
ルを決定するようにしてなるので、白電位側の雑音と黒
電位側の雑音がスライスレベルに引っ掛からなくなると
いう作用により、イメージセンサの傷やセンサに付着し
たゴミあるいは読取り部での漏れ光等による雑音に影響
されない良好な画質が得られるようになるという効果が
ある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、上記実施例では
、外部から設定可能なピーク値レジスタ６とレベル設定
レジスタ１１とを設けて、白電位側の雑音と黒電位側の
雑音の両方を除去できるようにした実施例について説明
したが、上記レジスタ６とｌｌのいずれか一方を省略し
て、白電位側または黒電位側のいずれか一方の雑音のみ
を除去できるようにすることも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるファクシミリにおけ
る画像信号処理用のＬＳＩに適用したものについて説明
したが、この発明はそれに限定されるものでなく、アナ
ログ信号のレベルを検出する装置一般に利用することが
できる。

【図面の簡単な説明】

第１図は１本発明をファクシミリにおける画像信号処理
用のＬＳＩに適用した場合の一実施例を示すブロック図
。 第２図は、その要部の回路構成例を示す回路図、第３図
（Ａ）および（Ｂ）は、各々イメージセンサの出力（画
像信号）を示すもので、同図（Ａ）は従来のシェーディ
ング歪の補正方法を示す説明図、同図（Ｂ）は本発明に
係るシェーディング歪の補正方法を示す説明図である。 ■・・・・タイミング発生回路、２・・・・サンプル・
ホールド回路、３・・・・ピーク値検出回路、４・・・
・７ビツトＡ／Ｄ、Ｄ／Ａ変換回路、５・・・・レベル
検出回路、６・・・・ピーク値レジスタ、７・・・・初
期値レジスタ、８・・・・デルタ変復調回路、９・・・
・４ビットＤ／Ａ変換回路、１０・・・・メモリ（ＲＡ
Ｍ）　、１１・・・・レベル設定レジスタ。 １２・・・・バイナリ・エンコーダ、１３・・・・デマ
ルチプレクサ、１４・・・・２値化レジスタ。 第　　２　　図 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、画像信号のピーク値を保持するピーク値保持手段と
   、連続的に供給される画像信号をＡ／Ｄ変換し、画像信
   号の変化量に関する信号を形成する信号処理手段と、該
   信号処理手段からの信号を記憶する記憶手段と、該記憶
   手段から読み出された信号および上記ピーク値保持手段
   に保持されたピーク値とに基づいて上記画像信号の検出
   レベルを形成し、この検出レベルに基づいて画像信号の
   検出を行なうレベル検出手段とを備えてなることを特徴
   とする信号処理装置。 ２、上記レベル検出手段は、その検出レベルの最小値が
   補正可能にされてなることを特徴とする特許請求の範囲
   第１項記載の信号処理装置。 ３、上記ピーク値保持手段は、外部から設定されるピー
   ク値を保持可能にされ、その設定されたピークに基づい
   て上記レベル検出手段における検出レベルの形成が行な
   われるようにされてなることを特徴とする特許請求の範
   囲第１項もしくは第２項記載の信号処理装置。