JPS61240740A - デ−タ分配方式 - Google Patents
デ−タ分配方式Info
- Publication number
- JPS61240740A JPS61240740A JP8137485A JP8137485A JPS61240740A JP S61240740 A JPS61240740 A JP S61240740A JP 8137485 A JP8137485 A JP 8137485A JP 8137485 A JP8137485 A JP 8137485A JP S61240740 A JPS61240740 A JP S61240740A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- buffer
- carrier
- queue buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はディジタル交換機に接続されるデータ端末を
複数同時接続してデータ分配を行なうデータ分配方式に
関するものである。
複数同時接続してデータ分配を行なうデータ分配方式に
関するものである。
第2図は従来のデータ分配方式を示すブロック図である
。同図において、1a〜1nは回線、2はF8変復調部
、3a〜3nは回線対応部、4は制御装置である。
。同図において、1a〜1nは回線、2はF8変復調部
、3a〜3nは回線対応部、4は制御装置である。
次に上記構成によるデータ分配方式の動作について説明
する。まず、例えば回線1aに接続された図示せぬ端末
から送られてきたFS (Frequencyshlf
t)信号はFS変復調部2で復調されたのち、それぞれ
回線対応部3&〜3nでデータとして組立てられる。そ
して、制御装置4はこの組立てられたデータを例えば回
線1aと同時接続された回線すべてに送出することによ
り、データ分配機能を実現することができる。
する。まず、例えば回線1aに接続された図示せぬ端末
から送られてきたFS (Frequencyshlf
t)信号はFS変復調部2で復調されたのち、それぞれ
回線対応部3&〜3nでデータとして組立てられる。そ
して、制御装置4はこの組立てられたデータを例えば回
線1aと同時接続された回線すべてに送出することによ
り、データ分配機能を実現することができる。
また、第3図は従来の他のデータ分配方式を示すブロッ
ク図である。このデータ分配方式は同一規格のモデムを
用いた無手順データ端末を対象とした場合はFS信号が
端末から送信された通りに・他の同時接続された端末に
分散するものである。
ク図である。このデータ分配方式は同一規格のモデムを
用いた無手順データ端末を対象とした場合はFS信号が
端末から送信された通りに・他の同時接続された端末に
分散するものである。
同図において、5a〜5nは入回線、6は分配スイッチ
、7a〜7nは出回線、8はキャリアを検出し、その検
出されたキャリアの回線情報を出力するキヤリア検出部
、9は制御装置、10は回線の同時接続状態の情報を記
憶する制御メモリ、11は分配スイッチ6の動作を制御
する保持メモリである。
、7a〜7nは出回線、8はキャリアを検出し、その検
出されたキャリアの回線情報を出力するキヤリア検出部
、9は制御装置、10は回線の同時接続状態の情報を記
憶する制御メモリ、11は分配スイッチ6の動作を制御
する保持メモリである。
なお、前記入回線5aと出回線7a1人回線5bと出回
線7b1〜人回線5nと出回線7nはそれぞれ対となっ
ている。
線7b1〜人回線5nと出回線7nはそれぞれ対となっ
ている。
次に上記構成によるデータ分配方式の動作について説明
する。まず、キャリア検出部8はキャリアを検出すると
、そのキャリアが検出された回線情報と、制御装置9に
より設定された制御メモリ10内の回線の同時接続状態
の情報をもとに、保持メモリ11の内容を書き換えて、
分配スイッチ6の分配動作を制御するようにしたもので
ある。
する。まず、キャリア検出部8はキャリアを検出すると
、そのキャリアが検出された回線情報と、制御装置9に
より設定された制御メモリ10内の回線の同時接続状態
の情報をもとに、保持メモリ11の内容を書き換えて、
分配スイッチ6の分配動作を制御するようにしたもので
ある。
このように、受信データが変わるごとに自立的に分配動
作が行なわれる。
作が行なわれる。
〔発明が解決しようとする問題点〕
従来のデータ分配方式、特に第2図に示すデータ分配方
式ではデータ受信があるたびに、制御装置4はデータ送
出を行なわなければならないうえ、FS変復調部2およ
び回線対応部3a〜3nのハード量が大きくなる。一方
、第3図に示すデータ分配方式では同時接続された端末
間で、送出データの衝突があると、正しいデータ分配が
行なわれない、などの開運がある。
式ではデータ受信があるたびに、制御装置4はデータ送
出を行なわなければならないうえ、FS変復調部2およ
び回線対応部3a〜3nのハード量が大きくなる。一方
、第3図に示すデータ分配方式では同時接続された端末
間で、送出データの衝突があると、正しいデータ分配が
行なわれない、などの開運がある。
この発明に係るデータ分配方式は、入回線と分配スイッ
チの間にキューバッファメモリを設け、〔作用〕 この発明においては、同時接続された端末間で送出デー
タの衝突があっても正しいデータ分配を行なうことがで
きる。
チの間にキューバッファメモリを設け、〔作用〕 この発明においては、同時接続された端末間で送出デー
タの衝突があっても正しいデータ分配を行なうことがで
きる。
第1図はこの発明に係るデータ分配方式の一実施例を示
すブロック図である。同図において、12はFIFOの
キューバッファであり、最初はすべて書込み不可であり
、読出し不可である。13はこのキューバッファ12を
制御するキューバッファ制御部である。
すブロック図である。同図において、12はFIFOの
キューバッファであり、最初はすべて書込み不可であり
、読出し不可である。13はこのキューバッファ12を
制御するキューバッファ制御部である。
なシ、前記保持メモリ11は最初リセットされ、書込み
可の状態となっている。また、前記制御メモリ10は制
御装置9により、回線の同時接続状態の情報が設定され
ている。
可の状態となっている。また、前記制御メモリ10は制
御装置9により、回線の同時接続状態の情報が設定され
ている。
次に、上記構成によるデータ分配方式の動作について説
明する。まず、キャリア検出部8はキャリアを検出する
と、その検出された會ヤリアの回線情報を出力する。キ
ューバッファ制御部13はそのキャリアが検出された回
線に対応するキューバッファ12を書き込み可の状態に
する。このため、キューバッファ12にはデータが蓄え
られていく。そして、キャリアが検出されなくなると、
午ニーバッファ12は書込み不可の状態になる。
明する。まず、キャリア検出部8はキャリアを検出する
と、その検出された會ヤリアの回線情報を出力する。キ
ューバッファ制御部13はそのキャリアが検出された回
線に対応するキューバッファ12を書き込み可の状態に
する。このため、キューバッファ12にはデータが蓄え
られていく。そして、キャリアが検出されなくなると、
午ニーバッファ12は書込み不可の状態になる。
そして、キエーパツ7ア12がデータ有の状態になると
、対応する回線の保持メモリ11が書込み可の状態なら
ば、この回線に対応するキューバッファ12を読出し可
とし、この回線から同時接続 。
、対応する回線の保持メモリ11が書込み可の状態なら
ば、この回線に対応するキューバッファ12を読出し可
とし、この回線から同時接続 。
された回線へ分配動作が行なわれるように保持メモリ1
1を書き換え、この同時接続された回線群に対応する保
持メモリ11を書き込み禁止とする。
1を書き換え、この同時接続された回線群に対応する保
持メモリ11を書き込み禁止とする。
そして、データ分配を行なって、キューバッファ12が
データ無の状態となると、読出し不可とし、同時接続さ
れた回線群に対応する保持メモリ11をリセットとして
、書込み可の状態にする。このようにして、同時接続さ
れた端末間で送出データの衝突があっても正しくデータ
分配を行なうことが可能になる。
データ無の状態となると、読出し不可とし、同時接続さ
れた回線群に対応する保持メモリ11をリセットとして
、書込み可の状態にする。このようにして、同時接続さ
れた端末間で送出データの衝突があっても正しくデータ
分配を行なうことが可能になる。
以上詳細に説明したように、この発明に係るデータ分配
方式によれば、キャリア検出および分配スイッチと回線
の間に設けたキューバッファの状態により、データ送出
中の端末から受信したFS信号を、他の同時接続された
複数端末へ分配する通路を自立的に設定するので、同時
接続された端末間で送出データの衝突があっても正しく
データ分配を行なうことができる効果がある。
方式によれば、キャリア検出および分配スイッチと回線
の間に設けたキューバッファの状態により、データ送出
中の端末から受信したFS信号を、他の同時接続された
複数端末へ分配する通路を自立的に設定するので、同時
接続された端末間で送出データの衝突があっても正しく
データ分配を行なうことができる効果がある。
第1図はこの発明に係るデータ分配方式の一実施例を示
すブロック図、第2図および第3図はそれぞれ従来のデ
ータ分配方式を示すブロック図である。 1a〜1n・・・・回線、2・・命・FS変復調部、3
a〜3n ・・・・回線対応部、4・・Φ書制御装置%
5JL〜5n・・・・入回線、6・・・・分配スイ
ッチ、7m−7n・・・・出回線、8・・・・キャリア
検出部、9・・・・制御装置、10・・・・制御メモリ
、11・・・・保持メモリ、12・・・・キューバッフ
ァ、13・・・・キューバッファ制御部。
すブロック図、第2図および第3図はそれぞれ従来のデ
ータ分配方式を示すブロック図である。 1a〜1n・・・・回線、2・・命・FS変復調部、3
a〜3n ・・・・回線対応部、4・・Φ書制御装置%
5JL〜5n・・・・入回線、6・・・・分配スイ
ッチ、7m−7n・・・・出回線、8・・・・キャリア
検出部、9・・・・制御装置、10・・・・制御メモリ
、11・・・・保持メモリ、12・・・・キューバッフ
ァ、13・・・・キューバッファ制御部。
Claims (1)
- ディジタル交換機に接続される同一規格のモデムを用い
た無手順データ端末を複数同時接続してデータ分配を行
なうデータ分配方式において、入回線と分配スイッチの
間にキューバッファを設け、この入回線のキャリヤ検出
によりキューバッファの書込み制御を行い、このキュー
バッファの状態と回線の同時接続状態を記憶したメモリ
の情報により保持メモリを制御し、前記分配スイッチの
動作を制御することを特徴とするデータ分配方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8137485A JPS61240740A (ja) | 1985-04-18 | 1985-04-18 | デ−タ分配方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8137485A JPS61240740A (ja) | 1985-04-18 | 1985-04-18 | デ−タ分配方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61240740A true JPS61240740A (ja) | 1986-10-27 |
Family
ID=13744530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8137485A Pending JPS61240740A (ja) | 1985-04-18 | 1985-04-18 | デ−タ分配方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61240740A (ja) |
-
1985
- 1985-04-18 JP JP8137485A patent/JPS61240740A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0234059A (ja) | ノード装置の処理方式 | |
CA1268532C (en) | METHOD AND DEVICE FOR VARIING THE RELIABILITY OF A TELECOMMUNICATION SWITCHING SYSTEM | |
JPS6451549A (en) | Fault tolerant digital data processor having improved bus protocol | |
JPH02303242A (ja) | バス中継装置 | |
US4550401A (en) | Delivery information packet switching system | |
JPS61240740A (ja) | デ−タ分配方式 | |
KR860000499B1 (ko) | 전화기 스위칭 시스템내의 원격 부품 유니트용 보수 처리장치 | |
JP2537816B2 (ja) | 回線接続装置 | |
JPS61257040A (ja) | デ−タ分配方式 | |
JPH04304737A (ja) | 多重伝送方式のフェイルセーフ方法 | |
JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
JPH01320839A (ja) | 多重化通信の中継回路 | |
JPH0311697B2 (ja) | ||
JPH0122300Y2 (ja) | ||
JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
JPS62123541A (ja) | 受信デ−タバッファ制御方式 | |
JPS62171298A (ja) | Isdn網内のレイア2制御システム | |
JPH0282834A (ja) | 折返し制御方式 | |
JPS62219798A (ja) | 時分割交換機遠隔局共通機器制御情報伝送方式 | |
JPS6223651A (ja) | デ−タ伝送装置 | |
JPS6227848A (ja) | バス制御方式 | |
JPH06315044A (ja) | 擬似cd信号伝送装置 | |
JPH01280942A (ja) | 単方向グローバル通信制御方式 | |
JPS596543B2 (ja) | 同報通信に対する応答方式 | |
JPH02288634A (ja) | ループ式通信システムの局接続順序確認方式 |