JPS61238143A - バス形ネツトワ−ク送信装置 - Google Patents
バス形ネツトワ−ク送信装置Info
- Publication number
- JPS61238143A JPS61238143A JP60078515A JP7851585A JPS61238143A JP S61238143 A JPS61238143 A JP S61238143A JP 60078515 A JP60078515 A JP 60078515A JP 7851585 A JP7851585 A JP 7851585A JP S61238143 A JPS61238143 A JP S61238143A
- Authority
- JP
- Japan
- Prior art keywords
- line receiver
- signal
- differential line
- output
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バス形ネットワーク送信装置に係り特に、
バス形ネットワークをアクセスするノードの送信装置に
関するものである。
バス形ネットワークをアクセスするノードの送信装置に
関するものである。
第３図は、例えば「続ＯＰアンプ回路の設計」間材 夫
著 ＣＱ出版■第５班昭和５８年発行の１０６頁に記載
されたヒステリシス特性を有するコンパレータを用い２
差動形ラインレシーバを構成することにより、アイドル
時の信号が０（Ｖ）であっても、有意信号をＬＥＤドラ
イバに出力しないように設計された従来のバス形光ネッ
トワーク送信装置である。図において、１はトランス、
２および３は終端抵抗、４および５は差動形ラインレシ
ーバ６とトランス１間信号分離用抵抗、６は差動形ライ
ンレシーバ、７は差動形ラインレシーバ正相入力端子、
８は差動形ラインレシーバ逆相入力端子、９は差動形ラ
インレシーバ正相出力端子、１０はＬＥＤドライバ、１
１はＬＥＤ、１２はパス形ネットワークアクセス用光フ
ァイバ、１３は正帰還抵抗、１４は基準電圧端子、１５
は電源と差動形ラインレシーバ入力量信号分離用抵抗、
１６は電源リセット用コンデンサ、１７は電源端子であ
る。
著 ＣＱ出版■第５班昭和５８年発行の１０６頁に記載
されたヒステリシス特性を有するコンパレータを用い２
差動形ラインレシーバを構成することにより、アイドル
時の信号が０（Ｖ）であっても、有意信号をＬＥＤドラ
イバに出力しないように設計された従来のバス形光ネッ
トワーク送信装置である。図において、１はトランス、
２および３は終端抵抗、４および５は差動形ラインレシ
ーバ６とトランス１間信号分離用抵抗、６は差動形ライ
ンレシーバ、７は差動形ラインレシーバ正相入力端子、
８は差動形ラインレシーバ逆相入力端子、９は差動形ラ
インレシーバ正相出力端子、１０はＬＥＤドライバ、１
１はＬＥＤ、１２はパス形ネットワークアクセス用光フ
ァイバ、１３は正帰還抵抗、１４は基準電圧端子、１５
は電源と差動形ラインレシーバ入力量信号分離用抵抗、
１６は電源リセット用コンデンサ、１７は電源端子であ
る。
次忙動作疋ついて第４図にて図示する各部の動作波形図
を併用しながら以下に説明する。トランス１を経由し終
端抵抗２および３により終端される入力信号即ち差動モ
ード入力信号１ａは、差動形ラインレジ−／＜５とトラ
フッ１間信号分離用抵抗４，５を介して、夫々差動形ラ
インレシーバ正相入力信号７ａ、逆相入力信号８ａとし
て該差動形ラインレシーバ６の正相および逆相入力端子
７゜８に入力される。差動形ラインレシーバ正相出力端
子９から出力された信号９ａはＬＥＤドライバ１０に入
力され、該ＬＥＤドライバ１０は入力信号に対応した電
流を出力し、ＬＥＤＩＩから光信号を、パス形ネットワ
ークアクセス用光ファイバ１２へ出力する。
を併用しながら以下に説明する。トランス１を経由し終
端抵抗２および３により終端される入力信号即ち差動モ
ード入力信号１ａは、差動形ラインレジ−／＜５とトラ
フッ１間信号分離用抵抗４，５を介して、夫々差動形ラ
インレシーバ正相入力信号７ａ、逆相入力信号８ａとし
て該差動形ラインレシーバ６の正相および逆相入力端子
７゜８に入力される。差動形ラインレシーバ正相出力端
子９から出力された信号９ａはＬＥＤドライバ１０に入
力され、該ＬＥＤドライバ１０は入力信号に対応した電
流を出力し、ＬＥＤＩＩから光信号を、パス形ネットワ
ークアクセス用光ファイバ１２へ出力する。
前述した終端抵抗２および３０両端に発生する差動モー
ド入力信号１ａには、同一極性符号連続の少い符号形式
（例えばマンチェスタ符号のごとき１ピツ）Ｋ必らず１
回符号の変化点を有する形式）が使用される。これは前
記差動モード入力信号がトランス１を介して入力される
ので直流成分はトランスＩＶｃよって短絡されるため、
長い時間同一極性符号が連続すると差動入力振幅が０と
なり、差動形ラインレシーバ６０誤動の原因となるから
である。また該送信装置がバス形ネットワークに光信号
を送出しないアイドル状態においては、トランス１に電
流が流れないように差動振幅は０関となるよ５な差動モ
ード入力信号１ａが入力される。一般にバス形ネットワ
ーク送信装置は、アイドル時に誤ってバス形ネットワー
クに信号を送出すると他局の信号に妨害を与えることと
なるので十分注意した設計が必要だからである。
ド入力信号１ａには、同一極性符号連続の少い符号形式
（例えばマンチェスタ符号のごとき１ピツ）Ｋ必らず１
回符号の変化点を有する形式）が使用される。これは前
記差動モード入力信号がトランス１を介して入力される
ので直流成分はトランスＩＶｃよって短絡されるため、
長い時間同一極性符号が連続すると差動入力振幅が０と
なり、差動形ラインレシーバ６０誤動の原因となるから
である。また該送信装置がバス形ネットワークに光信号
を送出しないアイドル状態においては、トランス１に電
流が流れないように差動振幅は０関となるよ５な差動モ
ード入力信号１ａが入力される。一般にバス形ネットワ
ーク送信装置は、アイドル時に誤ってバス形ネットワー
クに信号を送出すると他局の信号に妨害を与えることと
なるので十分注意した設計が必要だからである。
前述した差動形ラインレシーバ６の出力９ａ件正帰還抵
抗１３を介して正相入力端子７に正帰還される。基準電
圧端子は前記差動形ラインレシーバ６の出力９ａの中央
レベルに等しい電圧を供給する。したがって、差動形ラ
インレシーバ６の正相式カフａは逆相入力８ａに対し、
正帰還によりオフセット電圧を有し、アイドル時にも、
差動形ラインレシーバ６の出力９ａは送信終了状態を保
持する。このため入力信号条件は、最終入力信号がＬ′
″からＨへの変化で終了することを規定している。雑音
混入時の差動形ラインレシーバ出力９ｂは、電源と差動
形ラインレシーバ入力量信号分離用抵抗１５および電源
リセット用コンデンサ１６によって電源投入時に、前記
差動形ラインレシーバ正相式カフａを瞬間的に電源端子
１７の電圧まで上昇させられるためにアイドル状態であ
る＠Ｈ″レベルになっている。
抗１３を介して正相入力端子７に正帰還される。基準電
圧端子は前記差動形ラインレシーバ６の出力９ａの中央
レベルに等しい電圧を供給する。したがって、差動形ラ
インレシーバ６の正相式カフａは逆相入力８ａに対し、
正帰還によりオフセット電圧を有し、アイドル時にも、
差動形ラインレシーバ６の出力９ａは送信終了状態を保
持する。このため入力信号条件は、最終入力信号がＬ′
″からＨへの変化で終了することを規定している。雑音
混入時の差動形ラインレシーバ出力９ｂは、電源と差動
形ラインレシーバ入力量信号分離用抵抗１５および電源
リセット用コンデンサ１６によって電源投入時に、前記
差動形ラインレシーバ正相式カフａを瞬間的に電源端子
１７の電圧まで上昇させられるためにアイドル状態であ
る＠Ｈ″レベルになっている。
しかしながら、電源や送信線等を介して与えられる雑音
の混入された、差動モード入力信号１ｂが該送信装置忙
入力された場合、該雑音が混入された差動形ラインレシ
ーバ正相式カフｂ及び逆相入力８ｂの差がヒステリシス
幅を越えると前記出力９ｂは有意状態１Ｌ”となるとと
もに、次の送信信号が入力されるまで上記状態はヒステ
リシス動作により保持されることとなる。
の混入された、差動モード入力信号１ｂが該送信装置忙
入力された場合、該雑音が混入された差動形ラインレシ
ーバ正相式カフｂ及び逆相入力８ｂの差がヒステリシス
幅を越えると前記出力９ｂは有意状態１Ｌ”となるとと
もに、次の送信信号が入力されるまで上記状態はヒステ
リシス動作により保持されることとなる。
ところで上述したごとき構成の従来のバス形ネットワー
ク送信装置にあっては、アイドル時に、何等かの原因忙
よって差動形ラインレシーバ６にヒステリシス幅を越え
る雑音が入力されると、該差動形ラインレシーバ６の出
力９ｂは有意状態である「ＬＪ レベルとなり、バス形
ネットワークく有意信号を送出し続けることとなるので
他のノードから送信された信号の信号品質に劣化をきた
したり或いは、バス形ネットワーク全体の通信を不可能
にする恐れがある等の問題点があった。
ク送信装置にあっては、アイドル時に、何等かの原因忙
よって差動形ラインレシーバ６にヒステリシス幅を越え
る雑音が入力されると、該差動形ラインレシーバ６の出
力９ｂは有意状態である「ＬＪ レベルとなり、バス形
ネットワークく有意信号を送出し続けることとなるので
他のノードから送信された信号の信号品質に劣化をきた
したり或いは、バス形ネットワーク全体の通信を不可能
にする恐れがある等の問題点があった。
この発明は上記のような問題点を解消するため忙なされ
たもので、差動形ラインレシーバに入力されたヒステリ
シス幅を越える雑音によって該差動形ラインレシーバが
誤動しても、他のノードから送信された信号の信号品質
に劣化をきたしたり或いはバス形ネットワーク全体の通
信を不可能にすることのないバス形ネットワーク送信装
置を得ることを目的とする０ 〔問題点を解決するための手段〕 この発明に係るバス形ネットワーク送信装置は、差動形
ラインレシーバから出力される逆相出力信号のピーク値
レベルを検婢するビー、り検出回路と、ピーク検出回路
から出力された信号と予め設定された基準値とを比較し
て出力する比較手段と、比較手段から出力される信号に
よってスイッチング動作を行なって差動形ラインレシー
バの入力信号を調整するスイッチング手段とを設けたも
のである。
たもので、差動形ラインレシーバに入力されたヒステリ
シス幅を越える雑音によって該差動形ラインレシーバが
誤動しても、他のノードから送信された信号の信号品質
に劣化をきたしたり或いはバス形ネットワーク全体の通
信を不可能にすることのないバス形ネットワーク送信装
置を得ることを目的とする０ 〔問題点を解決するための手段〕 この発明に係るバス形ネットワーク送信装置は、差動形
ラインレシーバから出力される逆相出力信号のピーク値
レベルを検婢するビー、り検出回路と、ピーク検出回路
から出力された信号と予め設定された基準値とを比較し
て出力する比較手段と、比較手段から出力される信号に
よってスイッチング動作を行なって差動形ラインレシー
バの入力信号を調整するスイッチング手段とを設けたも
のである。
この発明におけるピーク検出回路は、差動形ラインレシ
ーバが有意出力状態になると検波電圧が低下することか
ら、比較器によりピーク検波電圧としきい値を比較する
ことにより、差動形ラインレシーバが規定時間以上の有
意出力状態を出力すると、これを検出し、比較器出力信
号忙よりスイッチング手段を導通状態にして差動形ライ
ンレシーバ入力をリセットするものである。
ーバが有意出力状態になると検波電圧が低下することか
ら、比較器によりピーク検波電圧としきい値を比較する
ことにより、差動形ラインレシーバが規定時間以上の有
意出力状態を出力すると、これを検出し、比較器出力信
号忙よりスイッチング手段を導通状態にして差動形ライ
ンレシーバ入力をリセットするものである。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例に従うバス形ネットワーク
送信装置の回路構成図であり、参照番号（１）〜（１７
）は従来装置のものと全く同一のものである。
送信装置の回路構成図であり、参照番号（１）〜（１７
）は従来装置のものと全く同一のものである。
第１図において２２は差動形ラインレシーバ逆相出力端
子で、該差動形ラインレシーバ逆相出力端子２２にはピ
ーク検出用抵抗２３およびコンデンサ２４が並列接続さ
れている。前記ピーク検出用抵抗２３及びコンデンサ２
４で差動形ラインレシーバ６の逆相出力のピーク値を検
出するピーク値検波回路を構成している。比較器２５は
その逆相入力端子２６が前記ピーク値検波回路に接続さ
れているととも忙その正相入力端子２７に−は図示しな
い基準電圧設定回路が接続されている。前記比較器２５
の出力端子２８はダイオード２９のアノード側端子と接
続されており該出力端子２８からは逆相入力端子２６か
ら入力された前記ピーク値と正相入力端子２７から入力
された基準電圧即ちしきい値との比較演算の結果に従っ
て所定の論理しゝルの信号が前記ダイオード２９のアノ
ード側端子に出力されるものである。なお、前述した差
動形ラインレシーバ６の逆相出力部はオープンエミッタ
形のエミッタホロワ回路で構成されているものとする。
子で、該差動形ラインレシーバ逆相出力端子２２にはピ
ーク検出用抵抗２３およびコンデンサ２４が並列接続さ
れている。前記ピーク検出用抵抗２３及びコンデンサ２
４で差動形ラインレシーバ６の逆相出力のピーク値を検
出するピーク値検波回路を構成している。比較器２５は
その逆相入力端子２６が前記ピーク値検波回路に接続さ
れているととも忙その正相入力端子２７に−は図示しな
い基準電圧設定回路が接続されている。前記比較器２５
の出力端子２８はダイオード２９のアノード側端子と接
続されており該出力端子２８からは逆相入力端子２６か
ら入力された前記ピーク値と正相入力端子２７から入力
された基準電圧即ちしきい値との比較演算の結果に従っ
て所定の論理しゝルの信号が前記ダイオード２９のアノ
ード側端子に出力されるものである。なお、前述した差
動形ラインレシーバ６の逆相出力部はオープンエミッタ
形のエミッタホロワ回路で構成されているものとする。
次に上述した構成のバス形ネットワーク送信装置の動作
について第２図にて図示する各部の動作波形図を併用し
ながら以下に説明する。差動形ラインレシーバ６の逆相
出力端子２２から出力された逆相出力信号２２ａは、ピ
ーク検出用抵抗２３およびコンデンサ２４によってピー
ク値検波される。このピーク値検波レベルは、前記差動
形ラインレシーバ６のアイドル時出力″Ｈ″レベルに設
定されている。前記ピーク検出用抵抗２３、コンデンサ
２４によってピーク検波された差動形ラインレシーバ逆
相出力のピーク検波波形２２ａは比較器２５の逆相入力
端子２６に入力され、該比較器２５において該比較器２
５の正相入力端子２７から入力されるしきい値電圧２７
ａと比較される。
について第２図にて図示する各部の動作波形図を併用し
ながら以下に説明する。差動形ラインレシーバ６の逆相
出力端子２２から出力された逆相出力信号２２ａは、ピ
ーク検出用抵抗２３およびコンデンサ２４によってピー
ク値検波される。このピーク値検波レベルは、前記差動
形ラインレシーバ６のアイドル時出力″Ｈ″レベルに設
定されている。前記ピーク検出用抵抗２３、コンデンサ
２４によってピーク検波された差動形ラインレシーバ逆
相出力のピーク検波波形２２ａは比較器２５の逆相入力
端子２６に入力され、該比較器２５において該比較器２
５の正相入力端子２７から入力されるしきい値電圧２７
ａと比較される。
前記差動形ラインレシーバ６が正常な動作状態にあると
きにはピーク検波された前記差動形ラインレシーバ逆相
出力のピーク検波波形２２ａは、しきい値２７１より高
い電位を有するので、比較器２５の出力端子２８から出
力される信号２８ａの論理レベルは＠Ｌ”である。この
比較器２５から出力された信号２８ａの論理レベル＠Ｌ
”は、差動形ラインレシーバ正相人カフａの電圧レベル
１Ｌ″より低い電位を有するように設定されており、又
比較器２５から出力された前記信号２８ａの論理レベ／
Ｉ／ ＠Ｈ”は、前記差動形ラインレシーバ正相入力信
号７ａの電圧レベル１Ｈ”より高い電位を有するように
設定されている。したがって、前記差動形ラインレシー
バ６が正常な動作状態にあるときには、前記比較器２５
から出力される信号２８ａの論理レベルは差動形ライン
レシーバ正相入力信号フａより常に低い電位にあること
となるので、ダイオード２９は逆バイアスされて非導通
状態にある。このようにしてダイオード２９が非導通状
態にあれば、前記差動形ラインレシーバ６の正相入力信
号７ａは比較器２５からの出力信号２８ａの影響を受け
ないので、従来例と同様前記差動形ラインレシーバ６の
ヒステリシス動作により該差動形ラインレシーバ６の正
相出力信号９ａとしてアイドル時には”Ｌ”レベルの信
号を、又データ送信時には、該データに対応した有意信
号を得ることができる。
きにはピーク検波された前記差動形ラインレシーバ逆相
出力のピーク検波波形２２ａは、しきい値２７１より高
い電位を有するので、比較器２５の出力端子２８から出
力される信号２８ａの論理レベルは＠Ｌ”である。この
比較器２５から出力された信号２８ａの論理レベル＠Ｌ
”は、差動形ラインレシーバ正相人カフａの電圧レベル
１Ｌ″より低い電位を有するように設定されており、又
比較器２５から出力された前記信号２８ａの論理レベ／
Ｉ／ ＠Ｈ”は、前記差動形ラインレシーバ正相入力信
号７ａの電圧レベル１Ｈ”より高い電位を有するように
設定されている。したがって、前記差動形ラインレシー
バ６が正常な動作状態にあるときには、前記比較器２５
から出力される信号２８ａの論理レベルは差動形ライン
レシーバ正相入力信号フａより常に低い電位にあること
となるので、ダイオード２９は逆バイアスされて非導通
状態にある。このようにしてダイオード２９が非導通状
態にあれば、前記差動形ラインレシーバ６の正相入力信
号７ａは比較器２５からの出力信号２８ａの影響を受け
ないので、従来例と同様前記差動形ラインレシーバ６の
ヒステリシス動作により該差動形ラインレシーバ６の正
相出力信号９ａとしてアイドル時には”Ｌ”レベルの信
号を、又データ送信時には、該データに対応した有意信
号を得ることができる。
しかしながら、何等かの原因により電源或いは送信線等
を介して与えられる雑音の混入した差動モード入力信号
ＩＣが前記差動形ラインレシーバ６忙入力された場合に
は、従来例と異なり以下に説明するごときプロセスで自
動的に異常状態を回復させることが出来る。すなわち前
記差動形ラインレシーバ６１Ｃ差動モード入力信号ＩＣ
が入力されると該ラインレシーバ６からの雑音が混入さ
れた差動形ラインレシーバ出力信号９Ｃは差動ノイズに
より、最初は有意＠Ｈ”レベルとなる。この状態が保持
されると、差動形ラインレシーバ逆相出力信号２２Ｃの
電圧レベルは＠Ｌ″となるので、前記差動形ラインレシ
ーバ６の逆相出力部を構成しているトランジスタは非導
通となり、抵抗２３の素子値及びコンデンサ２４の素子
値によって定まる時定数で、差動形ラインレシーバ逆相
出力のピーク検波波形２２ｃの電圧レベルは低下し、つ
いには正相入力端子２７を介して比較器２５に入力され
るしきい値２７ａ以下に低下する。この瞬間該比較器２
５から出力される信号２８Ｃの論理レベルは＠Ｈ″とな
り、ダイオード２９が順方向にバイアスされるので該ダ
イオード２９は導通状態となる。これＫよって前記差動
形ラインレシーバ正相入力端子７の電位は上昇し、再び
差動形ラインレシーバ正相出力信号９Ｃの電圧レベルが
＠ｌ Ｉ、 １″となるように前記差動形ラインレシー
バ６をリセットする。差動形ラインレシーバ６がリセッ
トされると、差動形ラインレシーバ逆相出力のピーク検
波波形２２Ｃの電圧レベルは再び”Ｈ”となるので、該
差動ラインレシーバ６の逆相出力部を構成しているトラ
ンジスタは、急速にコンデンサ２４を充電し、比較器２
５の逆相入力信号即ち前記逆相出力ピーク検波波形２２
ｃの電圧レベルを回復するので、比較器２５から出力さ
れる信号２８ｃの論理レベルは“Ｌ″となり正常状態に
戻る。この正常状態に戻るまでの時間は、前述した抵抗
２３の素子値及びコンデンサ２４の素子値によって定ま
るが、実用上支障のない短い時間とすることが可能であ
る。
を介して与えられる雑音の混入した差動モード入力信号
ＩＣが前記差動形ラインレシーバ６忙入力された場合に
は、従来例と異なり以下に説明するごときプロセスで自
動的に異常状態を回復させることが出来る。すなわち前
記差動形ラインレシーバ６１Ｃ差動モード入力信号ＩＣ
が入力されると該ラインレシーバ６からの雑音が混入さ
れた差動形ラインレシーバ出力信号９Ｃは差動ノイズに
より、最初は有意＠Ｈ”レベルとなる。この状態が保持
されると、差動形ラインレシーバ逆相出力信号２２Ｃの
電圧レベルは＠Ｌ″となるので、前記差動形ラインレシ
ーバ６の逆相出力部を構成しているトランジスタは非導
通となり、抵抗２３の素子値及びコンデンサ２４の素子
値によって定まる時定数で、差動形ラインレシーバ逆相
出力のピーク検波波形２２ｃの電圧レベルは低下し、つ
いには正相入力端子２７を介して比較器２５に入力され
るしきい値２７ａ以下に低下する。この瞬間該比較器２
５から出力される信号２８Ｃの論理レベルは＠Ｈ″とな
り、ダイオード２９が順方向にバイアスされるので該ダ
イオード２９は導通状態となる。これＫよって前記差動
形ラインレシーバ正相入力端子７の電位は上昇し、再び
差動形ラインレシーバ正相出力信号９Ｃの電圧レベルが
＠ｌ Ｉ、 １″となるように前記差動形ラインレシー
バ６をリセットする。差動形ラインレシーバ６がリセッ
トされると、差動形ラインレシーバ逆相出力のピーク検
波波形２２Ｃの電圧レベルは再び”Ｈ”となるので、該
差動ラインレシーバ６の逆相出力部を構成しているトラ
ンジスタは、急速にコンデンサ２４を充電し、比較器２
５の逆相入力信号即ち前記逆相出力ピーク検波波形２２
ｃの電圧レベルを回復するので、比較器２５から出力さ
れる信号２８ｃの論理レベルは“Ｌ″となり正常状態に
戻る。この正常状態に戻るまでの時間は、前述した抵抗
２３の素子値及びコンデンサ２４の素子値によって定ま
るが、実用上支障のない短い時間とすることが可能であ
る。
そのうえ本装置は上述した構成のバス形ネットワーク送
信装置によれば、従来例のような電源、差動ラインレシ
ーバ入力量信号分離用抵抗１５及び電源リセット用コン
デンサ１６で構成される電源リセット回路を必要としな
いので、上記電源リセット回路経由の雑音侵入も防止す
ることが出来、誤動発生頻度をはるかに低下させること
が可能である。
信装置によれば、従来例のような電源、差動ラインレシ
ーバ入力量信号分離用抵抗１５及び電源リセット用コン
デンサ１６で構成される電源リセット回路を必要としな
いので、上記電源リセット回路経由の雑音侵入も防止す
ることが出来、誤動発生頻度をはるかに低下させること
が可能である。
なお、上記実施例では比較器２５の出力端子２８と差動
形ラインレシーバ正相入力端子７どの間にダイオード２
９のみを接続した場合を示したが、比較器２５かも出力
される信号の電圧によっては、該出力端子２８と正相入
力端子７との間にレベルシフトダイオードや抵抗等を直
列に接続しても同様の効果が得られるものである。
形ラインレシーバ正相入力端子７どの間にダイオード２
９のみを接続した場合を示したが、比較器２５かも出力
される信号の電圧によっては、該出力端子２８と正相入
力端子７との間にレベルシフトダイオードや抵抗等を直
列に接続しても同様の効果が得られるものである。
また、上記実施例として光ファイバを使用したバス形ネ
ットワーク送信装置について述べたが、ＬＥＤドライバ
ｌＯの代りに同軸ケーブルドライバを用いたバス形ネッ
トワーク送信装置においても同様の効果を得ることがで
きるのは勿論である。
ットワーク送信装置について述べたが、ＬＥＤドライバ
ｌＯの代りに同軸ケーブルドライバを用いたバス形ネッ
トワーク送信装置においても同様の効果を得ることがで
きるのは勿論である。
以上のように、この発明によれば雑音、電源変動等によ
りヒステリシス機能を宥する差動形ラインレシーバが誤
動しても極めて短時間のうちに正常状態に自動復帰する
ことが出来、信頼性の高いバス形ネットワーク送信装置
が得られる効果がある。
りヒステリシス機能を宥する差動形ラインレシーバが誤
動しても極めて短時間のうちに正常状態に自動復帰する
ことが出来、信頼性の高いバス形ネットワーク送信装置
が得られる効果がある。
第１図はこの発明の一実施例によるバス形ネットワーク
送信装置の回路構成図、第２図は、この発明の一実施例
によるバス形ネットワーク送信装置を構成する各部の動
作波形図、第３図は従来のバス形ネットワーク送信装置
の回路構成図、第４図は従来のバス形ネットワーク送信
装置を構成する各部の動作波形図である。 図忙おいて、１はトランス、６は差動形ラインレシーバ
、１０はＬＥＤドライバ、１３は正帰還用抵抗、２３は
ピーク検出用抵抗、２４はピーク検出用コンデンサ、２
５は比較器、２９はダイオードである。 なお、図中、同一符号は同−又は相通部分を示す。
送信装置の回路構成図、第２図は、この発明の一実施例
によるバス形ネットワーク送信装置を構成する各部の動
作波形図、第３図は従来のバス形ネットワーク送信装置
の回路構成図、第４図は従来のバス形ネットワーク送信
装置を構成する各部の動作波形図である。 図忙おいて、１はトランス、６は差動形ラインレシーバ
、１０はＬＥＤドライバ、１３は正帰還用抵抗、２３は
ピーク検出用抵抗、２４はピーク検出用コンデンサ、２
５は比較器、２９はダイオードである。 なお、図中、同一符号は同−又は相通部分を示す。
Claims (1)
- トランス結合回路を介して入力された信号を受けてこの
入力信号の正相分と逆相分との差動振幅をとつて出力す
る差動形ラインレシーバを備えたバス形ネツトワーク送
信装置において、前記差動形ラインレシーバから出力さ
れる逆相出力信号のピーク値レベルを検波するピーク検
出回路を設け、このピーク検出回路から出力された信号
と予め設定された基準値とを比較するとともに出力信号
が前記差動形ラインレシーバに入力される信号よりも大
きい振幅を有する比較手段を設け、この比較手段から出
力された信号によつてスイツチング動作を行なつて前記
入力信号を調整するスイツチング手段を設け、前記ピー
ク検出回路から比較手段に出力された信号が前記基準値
を上廻つたときにスイツチング手段を導通状態にして差
動形ラインレシーバをリセツトするようにしたことを特
徴とするバス形ネツトワーク送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078515A JPS61238143A (ja) | 1985-04-15 | 1985-04-15 | バス形ネツトワ−ク送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078515A JPS61238143A (ja) | 1985-04-15 | 1985-04-15 | バス形ネツトワ−ク送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61238143A true JPS61238143A (ja) | 1986-10-23 |
| JPH0553343B2 JPH0553343B2 (ja) | 1993-08-09 |
Family
ID=13664069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60078515A Granted JPS61238143A (ja) | 1985-04-15 | 1985-04-15 | バス形ネツトワ−ク送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61238143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051547A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた駆動装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562767A (en) * | 1979-06-20 | 1981-01-13 | Mitsubishi Electric Corp | Impulsive noise eliminating circuit |
-
1985
- 1985-04-15 JP JP60078515A patent/JPS61238143A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562767A (en) * | 1979-06-20 | 1981-01-13 | Mitsubishi Electric Corp | Impulsive noise eliminating circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051547A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた駆動装置 |
| JP2015149731A (ja) * | 2011-08-31 | 2015-08-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553343B2 (ja) | 1993-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292573B1 (ko) | 고속차동라인구동기 | |
| JP3731679B2 (ja) | 多重ノード車両通信ネットワーク | |
| US4734919A (en) | Circuit for serial data communication and power transmission | |
| JPH0320943B2 (ja) | ||
| JP2851124B2 (ja) | 多重伝送方式 | |
| US3810034A (en) | Optoelectric signal coupler | |
| JPH04219035A (ja) | 通信装置 | |
| JPS6044854B2 (ja) | 信号伝送方式 | |
| JP2000315923A (ja) | バースト光受信回路 | |
| US4567384A (en) | Voltage offset producing circuit for use with a line receiver or the like | |
| US4009341A (en) | Device for regenerating telegraphic signals | |
| JP2005521375A (ja) | ディジタル通信用オプトエレクトロニクス受信機回路 | |
| JPS61238143A (ja) | バス形ネツトワ−ク送信装置 | |
| US4689605A (en) | Powering device for transmitters and receivers of a signal transmission system | |
| EP0271179B1 (en) | Daisy chain collision detection circuit | |
| KR100793451B1 (ko) | 네트워크 및 스타 노드 | |
| JPS6033643Y2 (ja) | 半二重ディジタル通信装置 | |
| KR20190018365A (ko) | 2선 무극선 통신시스템 | |
| CN218473142U (zh) | 一种差分信号传输电路 | |
| US8890637B2 (en) | Automatic termination circuit and method | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JPH01147943A (ja) | データ受信回路 | |
| JP3041940B2 (ja) | データ伝送システム | |
| JPS60253341A (ja) | デ−タ伝送用送受信回路 | |
| US3519847A (en) | Circuit arrangement for demodulating frequency shift keyed binary signals |