JPS61237455A - モ−ルド電気部品 - Google Patents
モ−ルド電気部品Info
- Publication number
- JPS61237455A JPS61237455A JP8002885A JP8002885A JPS61237455A JP S61237455 A JPS61237455 A JP S61237455A JP 8002885 A JP8002885 A JP 8002885A JP 8002885 A JP8002885 A JP 8002885A JP S61237455 A JPS61237455 A JP S61237455A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- resin layer
- frame
- molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はモールド電気部品に関するものであって、各種
のモールド高周波デバイスに適用して最適なものである
。
のモールド高周波デバイスに適用して最適なものである
。
本発明は、モールド電気部品において、半導体チップを
第１の樹脂層と第２の樹脂層とで封止することにより、
高周波特性を向上させることを可能にしたものである。
第１の樹脂層と第２の樹脂層とで封止することにより、
高周波特性を向上させることを可能にしたものである。
近時、一般家庭向けの直接衛星放送が始まったのに伴い
、従来は通信工業分野における技術であったマイクロ波
技術が民生機器に導入され始めている。この場合、衛星
から発射されている１２Ｇｌｌｚの信号を受信する低雑
音コンバータを構成するキーデバイスのひとつがＧａＡ
ｓ Ｆ Ｅ Ｔである。
、従来は通信工業分野における技術であったマイクロ波
技術が民生機器に導入され始めている。この場合、衛星
から発射されている１２Ｇｌｌｚの信号を受信する低雑
音コンバータを構成するキーデバイスのひとつがＧａＡ
ｓ Ｆ Ｅ Ｔである。
一般家庭用として用いる場合にこのデバイスに要求され
ていることは、特性が良好であることと共に廉価である
ことである。
ていることは、特性が良好であることと共に廉価である
ことである。
ところで、従来、マイクロ波帯で使われている低雑音Ｇ
ａＡｓ Ｆ Ｅ Ｔのパッケージは、セラミックパッ
ケージが主流である。ところが、一般にこのセラミック
パッケージよりもプラスチックモールドパッケージの方
が量産性に優れているため、マイクロ波帯で低雑音Ｇａ
Ａｓ Ｆ Ｅ Ｔのプラスチックモールドパッケージ
化が可能になればデバイスの低廉化及びシステムの低廉
化に大きく役立つことになる。
ａＡｓ Ｆ Ｅ Ｔのパッケージは、セラミックパッ
ケージが主流である。ところが、一般にこのセラミック
パッケージよりもプラスチックモールドパッケージの方
が量産性に優れているため、マイクロ波帯で低雑音Ｇａ
Ａｓ Ｆ Ｅ Ｔのプラスチックモールドパッケージ
化が可能になればデバイスの低廉化及びシステムの低廉
化に大きく役立つことになる。
しかしながら、ＧａＡｓ Ｆ Ｅ Ｔをプラスチック
モールド化した場合、モールドに通常用いられているエ
ポキシ樹脂のマイクロ波帯における誘電率が大きいため
、樹脂による寄生容量、特にドレインからゲートへの帰
還容１ｔｃｄｆが大きく、従って高周波特性が悪かった
。
モールド化した場合、モールドに通常用いられているエ
ポキシ樹脂のマイクロ波帯における誘電率が大きいため
、樹脂による寄生容量、特にドレインからゲートへの帰
還容１ｔｃｄｆが大きく、従って高周波特性が悪かった
。
本発明者らは、この欠点を是正するため、近時、内部リ
ードフレームパターンを改善してＣｄｇを低減すること
により高周波特性を従来よりも改善したが、未だ満足す
べき良好な高周波特性を得ることはできなかった。
ードフレームパターンを改善してＣｄｇを低減すること
により高周波特性を従来よりも改善したが、未だ満足す
べき良好な高周波特性を得ることはできなかった。
なお本発明に関連する先行文献として特公昭４５−４０
７３９号公報が挙げられ、この文献には半導体チップを
エポキシ、フェノール等の樹脂で封止した後、この樹脂
の外側にさらに樹脂を設けた構造のモールドＩＣが開示
されている。
７３９号公報が挙げられ、この文献には半導体チップを
エポキシ、フェノール等の樹脂で封止した後、この樹脂
の外側にさらに樹脂を設けた構造のモールドＩＣが開示
されている。
〔発明が解決しようとする問題点〕
本発明は、上述の問題にかんがみ、従来のモールドＧａ
Ａｓ Ｆ Ｅ Ｔ等が有する上述のような欠点を是正
したモールド電気部品を提供することを目的とする。
Ａｓ Ｆ Ｅ Ｔ等が有する上述のような欠点を是正
したモールド電気部品を提供することを目的とする。
ｃ問題点を解決するための手段〕
本発明者は、モールドＧａＡｓ Ｆ Ｅ Ｔにおける
Ｃ１を減少させるためには、■半導体チップの内部パタ
ーンの工夫、■リードフレームパターンの最適化、■充
填樹脂の高周波特性の改善、■樹脂の充填方法の改善、
■中空モールド化等が考えられるが、このうち特に■、
■が有効であることに着目し、これらについて鋭意研究
した結果本発明に至ったものである。
Ｃ１を減少させるためには、■半導体チップの内部パタ
ーンの工夫、■リードフレームパターンの最適化、■充
填樹脂の高周波特性の改善、■樹脂の充填方法の改善、
■中空モールド化等が考えられるが、このうち特に■、
■が有効であることに着目し、これらについて鋭意研究
した結果本発明に至ったものである。
すなわち、本発明に係るモールド電気部品は、半導体チ
ップ（例えばＧａＡｓチップ１）と、この半導体チップ
を封止する第１の樹脂層（例えばテフロン系のＢＴ樹脂
９）と、この第１の樹脂層の外側に設けられている第２
の樹脂層（例えばエポキシ樹脂１０）とをそれぞれ具備
し、上記第１の樹脂層の誘電率が上記第２の樹脂層の誘
電率よりも小さいことを特徴とする。
ップ（例えばＧａＡｓチップ１）と、この半導体チップ
を封止する第１の樹脂層（例えばテフロン系のＢＴ樹脂
９）と、この第１の樹脂層の外側に設けられている第２
の樹脂層（例えばエポキシ樹脂１０）とをそれぞれ具備
し、上記第１の樹脂層の誘電率が上記第２の樹脂層の誘
電率よりも小さいことを特徴とする。
このように構成することによって、樹脂による寄生容量
を低減することが可能である。
を低減することが可能である。
以下本発明に係るモールド電気部品をモールドＧａＡｓ
Ｆ Ｅ Ｔに適用した一実施例につき図面を参照し
ながら説明する。
Ｆ Ｅ Ｔに適用した一実施例につき図面を参照し
ながら説明する。
第１Ａ図及び第１Ｂ図に示すように、本実施例によるモ
ールドＧａＡｓ Ｆ Ｅ Ｔにおし）ては、ＧａＡｓ
ＦＥＴが形成されているＧａＡｓチップ１がマウントさ
れたリードフレーム２の両側にこれと同一平面上かつ対
称的にリードフレーム３．４が設けられ、ＧａＡｓチッ
プＩのソースパッド（図示せず）とり一ドフレーム２と
がボンディングワイヤ５，６により、ＧａＡｓチップｌ
のゲートパッド（図示せず）とリードフレーム３とがボ
ンディングワイヤ７により、ＧａＡｓチップ１のドレイ
ンパッド（図示せず）とリードフレーム４とがボンディ
ングワイヤ８によりそれぞれ接続されている。そしてこ
れらのＧａＡｓチップ１、ボンディングワイヤ５〜８、
リードフレーム２の中央部及びリードフレーム３，４の
一端部が、下表に示すように低誘電率樹脂であるテフロ
ン系のＢＴ樹脂（ビスマレイミド・トリアジン・レジン
、三菱瓦斯化学株式会社の商品名）９により角形の外形
にモールドされ、さらにこのＢＴ樹脂９の外側がエポキ
シ樹脂（例えばＭＰ−１０）１０により、ＢＴ樹脂９と
同じく角形の外形にモールドされている。なおこのエポ
キシ樹脂１０のモールド時には、ＢＴ樹脂９のモールド
時よりも大きな型を用いる。
ールドＧａＡｓ Ｆ Ｅ Ｔにおし）ては、ＧａＡｓ
ＦＥＴが形成されているＧａＡｓチップ１がマウントさ
れたリードフレーム２の両側にこれと同一平面上かつ対
称的にリードフレーム３．４が設けられ、ＧａＡｓチッ
プＩのソースパッド（図示せず）とり一ドフレーム２と
がボンディングワイヤ５，６により、ＧａＡｓチップｌ
のゲートパッド（図示せず）とリードフレーム３とがボ
ンディングワイヤ７により、ＧａＡｓチップ１のドレイ
ンパッド（図示せず）とリードフレーム４とがボンディ
ングワイヤ８によりそれぞれ接続されている。そしてこ
れらのＧａＡｓチップ１、ボンディングワイヤ５〜８、
リードフレーム２の中央部及びリードフレーム３，４の
一端部が、下表に示すように低誘電率樹脂であるテフロ
ン系のＢＴ樹脂（ビスマレイミド・トリアジン・レジン
、三菱瓦斯化学株式会社の商品名）９により角形の外形
にモールドされ、さらにこのＢＴ樹脂９の外側がエポキ
シ樹脂（例えばＭＰ−１０）１０により、ＢＴ樹脂９と
同じく角形の外形にモールドされている。なおこのエポ
キシ樹脂１０のモールド時には、ＢＴ樹脂９のモールド
時よりも大きな型を用いる。
１ ＭＨｚにおける誘電特性
（ＢＴ樹脂のデータは三菱瓦斯化学株式会社技術資料に
よる） 上述の実施例によれば、ＧａＡｓチップｌをＢＴ樹脂９
でモールドし、さらにこのＢＴ樹脂９の外側にエポキシ
樹脂１０を設けているので次のような利点がある。すな
わち、ＢＴ樹脂９は上記の表に示したように誘電率８が
３．０と従来用いられているエポキシ樹脂に比べて小さ
いので、帰還容量Ｃａ、が小さく、従って高周波特性が
良好なモールドＧａＡｓ Ｆ Ｅ Ｔを得ることがで
きる。
よる） 上述の実施例によれば、ＧａＡｓチップｌをＢＴ樹脂９
でモールドし、さらにこのＢＴ樹脂９の外側にエポキシ
樹脂１０を設けているので次のような利点がある。すな
わち、ＢＴ樹脂９は上記の表に示したように誘電率８が
３．０と従来用いられているエポキシ樹脂に比べて小さ
いので、帰還容量Ｃａ、が小さく、従って高周波特性が
良好なモールドＧａＡｓ Ｆ Ｅ Ｔを得ることがで
きる。
またＢＴ樹脂９自身はリードフレーム材料との密着性が
良好でないが、このＢＴ樹脂９の外側にリードフレーム
材料との密着性が良好なエポキシ樹脂１０を設けている
ので、これによりＢＴ樹脂９が有する上述の欠点を補う
ことができ、従ってモールドＧａＡｓ Ｆ Ｅ Ｔ全
体として見れば耐湿性等の信転性が向上すると共に、樹
脂とリードフレーム２〜４との機械的接着強度が高くな
る。なおエポキシ樹脂ｌＯの誘電率は上記の表で示され
るようにＢＴ樹脂９の誘電率に比べてかなり大きいが、
Ｃｄ、はＧａＡｓチップ１の近傍に存在するＢＴ樹脂９
によって殆ど決定されてしまうので、これはＣｄｇ増加
の原因には殆どならない。
良好でないが、このＢＴ樹脂９の外側にリードフレーム
材料との密着性が良好なエポキシ樹脂１０を設けている
ので、これによりＢＴ樹脂９が有する上述の欠点を補う
ことができ、従ってモールドＧａＡｓ Ｆ Ｅ Ｔ全
体として見れば耐湿性等の信転性が向上すると共に、樹
脂とリードフレーム２〜４との機械的接着強度が高くな
る。なおエポキシ樹脂ｌＯの誘電率は上記の表で示され
るようにＢＴ樹脂９の誘電率に比べてかなり大きいが、
Ｃｄ、はＧａＡｓチップ１の近傍に存在するＢＴ樹脂９
によって殆ど決定されてしまうので、これはＣｄｇ増加
の原因には殆どならない。
以上本発明の一実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づく種々の変形が可能である。例えば、上述の実
施例においてはモールド後のＢＴ樹脂９及びエポキシ樹
脂１０の外形を角形としたが、必要に応じて例えば円形
の外形にしてもよい。また上述の実施例においては第１
の樹脂層をＢＴ樹脂９で構成し、第２の樹脂層をエポキ
シ樹脂ｌＯで構成したが、これに限定されるものではな
く、第１の樹脂層の誘電率が第２の樹脂層の誘電率より
も小さければ必要に応じて種々の樹脂材料を用いること
ができる。例えば、第１の樹脂層をシリコーン樹脂で構
成してもよい。
の実施例に限定されるものではなく、本発明の技術的思
想に基づく種々の変形が可能である。例えば、上述の実
施例においてはモールド後のＢＴ樹脂９及びエポキシ樹
脂１０の外形を角形としたが、必要に応じて例えば円形
の外形にしてもよい。また上述の実施例においては第１
の樹脂層をＢＴ樹脂９で構成し、第２の樹脂層をエポキ
シ樹脂ｌＯで構成したが、これに限定されるものではな
く、第１の樹脂層の誘電率が第２の樹脂層の誘電率より
も小さければ必要に応じて種々の樹脂材料を用いること
ができる。例えば、第１の樹脂層をシリコーン樹脂で構
成してもよい。
なお上述の実施例においては、本発明をモールドＧａＡ
ｓ Ｆ Ｅ Ｔに適用した場合につき説明したが、他
の種類のモールド電気部品にも本発明を適用することが
可能である。
ｓ Ｆ Ｅ Ｔに適用した場合につき説明したが、他
の種類のモールド電気部品にも本発明を適用することが
可能である。
本発明に係るモールド電気部品によれば、モールド用の
樹脂に起因する寄生容量を低減することが可能であり、
従って高周波特性を良好にすることが可能である。
樹脂に起因する寄生容量を低減することが可能であり、
従って高周波特性を良好にすることが可能である。
第１Ａ図及び第１Ｂ図はそれぞれ本発明の一実施例によ
るモールドＧａＡｓ Ｆ Ｅ Ｔを示す平面図及びそ
のＩ−１線の断面図である。 なお図面に用いた符号において、 １・−＝−・−・・・・−・−ＧａＡｓチップ２．３．
４・・・・・−・・・−リードフレーム９・−−−−−
−−−一・−−−−−−−・ＢＴ樹脂１０−−−−−−
−−・−−−−−一・エポキシ樹脂である。
るモールドＧａＡｓ Ｆ Ｅ Ｔを示す平面図及びそ
のＩ−１線の断面図である。 なお図面に用いた符号において、 １・−＝−・−・・・・−・−ＧａＡｓチップ２．３．
４・・・・・−・・・−リードフレーム９・−−−−−
−−−一・−−−−−−−・ＢＴ樹脂１０−−−−−−
−−・−−−−−一・エポキシ樹脂である。
Claims (1)
- 【特許請求の範囲】 半導体チップと、 この半導体チップを封止する第１の樹脂層と、この第１
の樹脂層の外側に設けられている第２の樹脂層とをそれ
ぞれ具備し、 上記第１の樹脂層の誘電率が上記第２の樹脂層の誘電率
よりも小さいことを特徴とするモールド電気部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002885A JPS61237455A (ja) | 1985-04-15 | 1985-04-15 | モ−ルド電気部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002885A JPS61237455A (ja) | 1985-04-15 | 1985-04-15 | モ−ルド電気部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61237455A true JPS61237455A (ja) | 1986-10-22 |
Family
ID=13706819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002885A Pending JPS61237455A (ja) | 1985-04-15 | 1985-04-15 | モ−ルド電気部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237455A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137753A (ja) * | 1990-09-28 | 1992-05-12 | Sanyo Electric Co Ltd | 高周波半導体装置 |
| US5889232A (en) * | 1996-05-14 | 1999-03-30 | Nec Corporation | Ultrahigh-frequency electronic component |
| WO2002015423A1 (fr) * | 2000-08-17 | 2002-02-21 | Hitachi, Ltd. | Module d'emetteur et de recepteur |
| US8063476B2 (en) | 2007-12-04 | 2011-11-22 | Elpida Memory, Inc. | Semiconductor device |
| JPWO2013175690A1 (ja) * | 2012-05-25 | 2016-01-12 | パナソニックＩｐマネジメント株式会社 | 高周波増幅回路 |
| US20190311962A1 (en) * | 2018-04-10 | 2019-10-10 | Bae Systems Information And Electronic Systems Integration Inc. | Heterogeneous integrated circuits with integrated covers |
-
1985
- 1985-04-15 JP JP8002885A patent/JPS61237455A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137753A (ja) * | 1990-09-28 | 1992-05-12 | Sanyo Electric Co Ltd | 高周波半導体装置 |
| US5889232A (en) * | 1996-05-14 | 1999-03-30 | Nec Corporation | Ultrahigh-frequency electronic component |
| US5970322A (en) * | 1996-05-14 | 1999-10-19 | Nec Corporation | Ultrahigh-frequency electronic component and method of manufacturing the same |
| WO2002015423A1 (fr) * | 2000-08-17 | 2002-02-21 | Hitachi, Ltd. | Module d'emetteur et de recepteur |
| US8063476B2 (en) | 2007-12-04 | 2011-11-22 | Elpida Memory, Inc. | Semiconductor device |
| JPWO2013175690A1 (ja) * | 2012-05-25 | 2016-01-12 | パナソニックＩｐマネジメント株式会社 | 高周波増幅回路 |
| US20190311962A1 (en) * | 2018-04-10 | 2019-10-10 | Bae Systems Information And Electronic Systems Integration Inc. | Heterogeneous integrated circuits with integrated covers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605451B2 (en) | RF power transistor having an encapsulated chip package | |
| JP2547697B2 (ja) | 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ | |
| US20030075785A1 (en) | Packaging high power integrated circuit devices | |
| JPH03126233A (ja) | プラスチックでカプセル封じされた集積回路のパッケージおよびそれをつくる方法 | |
| US5612853A (en) | Package for a power semiconductor device | |
| JPH09307028A (ja) | 高周波用電子部品および高周波用電子部品の製造方法 | |
| EP0393584B1 (en) | High frequency semiconductor device | |
| KR20080026221A (ko) | 반도체 디바이스 제조 방법, 디바이스 칩 패키징 방법,반도체 디바이스 및 어레이 | |
| CN107919350A (zh) | 具有公共连接结构的多相功率转换器 | |
| US5917241A (en) | High frequency semiconductor device having source, drain, and gate leads | |
| JPS61237455A (ja) | モ−ルド電気部品 | |
| US7001799B1 (en) | Method of making a leadframe for semiconductor devices | |
| US20030102545A1 (en) | Semiconductor device | |
| JPH0348436A (ja) | 高周波半導体装置 | |
| US20220157671A1 (en) | Packaged rf power device with pcb routing | |
| KR920007155A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2004109763A3 (en) | High impedance radio frequency power plastic package | |
| JP2573092B2 (ja) | 高周波半導体装置 | |
| US20230238350A1 (en) | Ic package with field effect transistor | |
| US20230352360A1 (en) | Diamond-metal composite high power device packages | |
| WO2021074978A1 (ja) | 半導体装置 | |
| JPH03151657A (ja) | 半導体装置 | |
| KR19990034054A (ko) | 히트싱크를 갖는 에어-캐버티 플라스틱 패키지와 그제조 방법 | |
| JPH0669245A (ja) | 半導体装置 | |
| JP3417387B2 (ja) | 半導体装置 |