JP3417387B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3417387B2
JP3417387B2 JP2000218541A JP2000218541A JP3417387B2 JP 3417387 B2 JP3417387 B2 JP 3417387B2 JP 2000218541 A JP2000218541 A JP 2000218541A JP 2000218541 A JP2000218541 A JP 2000218541A JP 3417387 B2 JP3417387 B2 JP 3417387B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
semiconductor device
semiconductor
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000218541A
Other languages
English (en)
Other versions
JP2002033439A (ja
Inventor
元昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000218541A priority Critical patent/JP3417387B2/ja
Publication of JP2002033439A publication Critical patent/JP2002033439A/ja
Application granted granted Critical
Publication of JP3417387B2 publication Critical patent/JP3417387B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複数の半導体チップ
を１パッケージ内に積層搭載した半導体装置に関するも
のである。
【０００２】
【従来の技術】従来の半導体装置について図面を参照し
ながら説明する。図２は従来の半導体装置を示す図であ
り、図２（ａ）は主要な断面図、図２（ｂ）は半導体チ
ップとリードとの接続部分を示す部分的な斜視図であ
る。なお、図２（ｂ）においては、視覚便宜上、ハッチ
ングを付している。
【０００３】図２に示すように、従来の半導体装置は、
リードフレーム１のダイパッド２上に半導体チップ３が
接着剤４を介したダイボンディングにより搭載され、半
導体チップ３のボンディングパッド５とリードフレーム
１のインナーリード部１ａの先端とが金属細線６でワイ
ヤーボンディングされて電気的接続がなされ、所定の形
状を持った金型にて封止樹脂７でモールドされて半導体
装置を構成したものである。そして樹脂封止し、封止樹
脂の硬化後は、金型から取り出された半導体装置のリー
ドフレーム１のアウターリード部１ｂがリードフォーミ
ング金型にて所定のリード形状に加工されたものであ
る。
【０００４】なお、半導体装置が完成した後は、電気的
接続や信号検査、信頼性試験が行われ、良品判定された
製品は梱包出荷されるものである。
【０００５】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置において、リードフレームや金属細線は伝
送信号の遅延や損失、反射を招くという問題があり、こ
の問題は１パッケージ内に複数種の半導体チップを搭載
した場合、特に顕著になる。例えば異なる信号成分をも
つＲＦ系アナログ信号用半導体チップと高速デジタル信
号系半導体チップが１パッケージに混在するようなスタ
ックパッケージやマルチチップパッケージで、かつリー
ドフレームと金属細線（ワイヤー）を有する伝送線路設
計は、両半導体チップの電気特性両立のためのパッケー
ジ設計が困難となる。この単純な解の一つは小型パッケ
ージ化や、配線基板を用いたＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄＡｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）といったインピーダンス特性の良いパッケー
ジ化である。しかしながらこういったパッケージは高コ
ストでかつ、製造難易度も高いものである。
【０００６】本発明は従来のリードフレームを用い、電
気的接続手段として金属細線を用いた場合であって、複
数の半導体チップを１パッケージ内に有した半導体装置
において、ＲＦ信号系の共振強度のチューニングを可能
にでき、かつ低コストで製造が容易に実現できる半導体
装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、電気的接続を得るため
のリードフレームを用い、少なくとも第１の半導体チッ
プとして高速のデジタル信号系半導体チップと、第２の
半導体チップとしてはＲＦ系アナログ信号用半導体チッ
プとが混在した半導体装置において、ＲＦ信号系の線路
となるリードフレーム上にのみ並列金属細線線路を設け
て電気特性のチューニングを可能にした半導体装置であ
る。
【０００８】そして具体的には、リードフレームのダイ
パッド上にその底面側で搭載されたデジタル信号系半導
体チップよりなる第１の半導体チップと、前記第１の半
導体チップの表面上に搭載されたＲＦ系アナログ信号用
半導体チップよりなる第２の半導体チップと、前記第１
の半導体チップと前記リードフレームのインナーリード
とを接続した第１の金属細線と、前記第２の半導体チッ
プと前記リードフレームのインナーリードとを接続した
第２の金属細線と、前記ダイパッド上の前記第１，第２
の半導体チップ、第１，第２の金属細線、およびインナ
ーリードの外囲を封止した封止樹脂とよりなる半導体装
置であって、前記第２の半導体チップと第２の金属細線
接続で接続されたインナーリード上に第３の金属細線を
並列金属細線線路として設け、電気特性のチューニング
を可能にした半導体装置である。
【０００９】前記構成の通り、本発明の半導体装置は、
リードフレームを用いて複数種の半導体チップを搭載し
た半導体装置において、インナーリードの伝送線路のＬ
値（インダクタンス）をコントロールするリードフレー
ム上に独立した金属細線による並列金属細線線路を有し
た半導体装置であり、特に並列金属細線線路は独立した
金属細線により、ＲＦ系アナログ信号用半導体チップで
ある第２の半導体チップと接続されるインナーリード上
にのみ設けるものであり、これにより並列線路のインダ
クタンス成分が形成可能となり、電気特性のチューニン
グが可能になる。また並列金属細線線路は、通常の電気
的接続手段としてのワイヤーボンド工程で形成可能であ
るため、製造難易度は低く、製造上の制約を極めて少な
く実現でき、リードフレームの使用に加えて低コストで
インピーダンス特性の良い半導体装置を実現できる。
【００１０】
【発明の実施の形態】以下、本発明の半導体装置の一実
施形態について図面を参照しながら説明する。
【００１１】図１は本実施形態の半導体装置を示す図で
あり、図１（ａ）は主要な断面図であり、図１（ｂ）は
複数の半導体チップとリードとの接続部分を示す部分的
な斜視図である。なお、図１（ｂ）においては、視覚便
宜上、ハッチングを付している。
【００１２】図１に示すように、本実施形態の半導体装
置は、リードフレーム１のダイパッド２上に第１の半導
体チップ３ｆが接着剤４で接着搭載され、その第１の半
導体チップ３ｆの素子面上に第２の半導体チップ３ｓが
その底面側で接着剤４を介してダイボンディングされた
積層構造であり、第１，第２の金属細線６ｆ，６ｓによ
り第１，第２の半導体チップ３ｆ，３ｓの第１，第２の
ボンディングパッド５ｆ，５ｓと各インナーリード１ａ
の表面とが電気的に接続され、封止樹脂７による外囲の
モールドがなされて２チップ以上を１パッケージ化して
いる。そして半導体装置のリードフレーム１のアウター
リード部１ｂがリードフォーミング金型にて所定のリー
ド形状に加工されたものである。
【００１３】なお、本実施形態において、第１の半導体
チップ３ｆは高速のデジタル信号系半導体チップであ
り、第２の半導体チップ３ｓはＲＦ系アナログ信号用半
導体チップである。また本実施形態では２チップ積層構
造を例にしているが、３チップ以上でもよい。
【００１４】そして本実施形態の半導体装置では、リー
ドフレーム１のインナーリード１ａ上に並列金属細線線
路としての第３の金属細線６ｔを有する。この金属細線
６ｔは、ＲＦ系アナログ信号用半導体チップである第２
の半導体チップ３ｓと接続されるインナーリード１ａ上
にのみ設けるものである。
【００１５】次に図１に示した半導体装置の電気特性的
な狙いを説明する。特にＲＦ系のアナログ信号を伝送す
る線路は使用周波数帯域の共振強度（Ｑ値）が極めて強
いか、または極めて弱いかどちらかの伝送線路にチュー
ニングが必要である。式ではｆ＝１／２π√ＬＣ、Ｑ＝
ωＬ／Ｒ（ｆは共振周波数、Ｌはインダクタンス、Ｃは
キャパシタンス、Ｑは共振強度、Ｒは直流抵抗、ωは位
相）であらわされるのが一般であり、インダクタンスで
あるＬ成分がチューニングに使用できる。
【００１６】図１に示した半導体装置のように、リード
フレーム１のインナーリード１ａ上に金属細線６ｔを設
けることで並列線路のインダクタンス成分が形成可能と
なり、電気特性のチューニングが可能になる。
【００１７】対する高速デジタル信号系半導体チップか
らのベースバンド系の高速デジタル信号は、正弦波とし
て複数の周波数成分である高周波成分を持つため、ある
高周波だけ調整できても全てをコントロールするのは非
常に難しい。その理由は本実施形態のリードフレームや
金属細線を持つ伝送線路が特性インピーダンスを持たな
い有損失線路だからである。ベースバンド系のデジタル
信号が高速化すると標準的なプラスチックパッケージ
（樹脂封止型パッケージ）、リードフレーム、金属細線
（ワイヤー）を使用した半導体装置は必然的に使用しに
くくなるので、高速デジタル信号系半導体チップと接続
されるリード上に並列金属細線（ワイヤー）線路を設け
るのは逆効果となる。
【００１８】したがって本実施形態では特にＲＦ系のア
ナログ信号特性をチューニングする効果を有するもの
の、高速デジタル信号系半導体チップとＲＦ信号系半導
体チップとが１パッケージ内に混在したり、スタック化
している場合で、かつ標準的なリードフレーム材料を使
用した場合などはＲＦ信号系の線路となるリードフレー
ム上（インナーリード）にのみ並列金属細線線路を設け
ることで電気特性のチューニングを可能にすることがで
きる。
【００１９】本実施形態の金属細線６ｔの接続は、半導
体チップとインナーリードとの接続時のワイヤーボンド
工程で同様に可能であり、製造上の制約を解消できる。
なお、並列金属細線線路である金属細線６ｔの配線（線
路）長さは事前にシミュレーションで決定しておく。
【００２０】以上、本実施形態の半導体装置は、リード
フレームを用いて複数種の半導体チップを搭載した半導
体装置において、インナーリードの伝送線路のＬ値（イ
ンダクタンス）をコントロールするリードフレーム上に
独立した金属細線による並列金属細線線路を有した半導
体装置であり、低コストでＲＦ信号系の共振強度のチュ
ーニングを可能にするものである。
【００２１】
【発明の効果】以上のように本発明によれば、電気的接
続を得るためのリードフレームを用い、少なくとも第１
の半導体チップとして高速のデジタル信号系半導体チッ
プと、第２の半導体チップとしてはＲＦ系アナログ信号
用半導体チップとが混在した半導体装置において、ＲＦ
信号系の線路となるリードフレーム上にのみ並列金属細
線線路を設けることにより、電気特性のチューニングが
可能になり、ＲＦ信号系の共振強度のチューニングを可
能とするものである。また並列金属細線線路は、通常の
電気的接続手段としてのワイヤーボンド工程で形成可能
であるため、製造難易度は低く、製造上の制約を極めて
少なく実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】従来の半導体装置を示す図
【符号の説明】
１ リードフレーム １ａ インナーリード部 １ｂ アウターリード部 ２ ダイパッド ３ 半導体チップ ３ｆ 第１の半導体チップ ３ｓ 第２の半導体チップ ４ 接着剤 ５ ボンディングパッド ６ 金属細線 ６ｆ 第１の金属細線 ６ｓ 第２の金属細線 ６ｔ 第３の金属配線 ７ 封止樹脂

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 電気的接続を得るためのリードフレーム
    を用い、少なくとも第１の半導体チップとして高速のデ
    ジタル信号系半導体チップと、第２の半導体チップとし
    てはＲＦ系アナログ信号用半導体チップとが混在した半
    導体装置において、ＲＦ信号系の線路となるリードフレ
    ーム上にのみ並列金属細線線路を設けて電気特性のチュ
    ーニングを可能にしたことを特徴とする半導体装置。
  2. 【請求項２】 リードフレームのダイパッド上にその底
    面側で搭載されたデジタル信号系半導体チップよりなる
    第１の半導体チップと、前記第１の半導体チップの表面
    上に搭載されたＲＦ系アナログ信号用半導体チップより
    なる第２の半導体チップと、前記第１の半導体チップと
    前記リードフレームのインナーリードとを接続した第１
    の金属細線と、前記第２の半導体チップと前記リードフ
    レームのインナーリードとを接続した第２の金属細線
    と、前記ダイパッド上の前記第１，第２の半導体チッ
    プ、第１，第２の金属細線、およびインナーリードの外
    囲を封止した封止樹脂とよりなる半導体装置であって、
    前記第２の半導体チップと第２の金属細線接続で接続さ
    れたインナーリード上に第３の金属細線を並列金属細線
    線路として設け、電気特性のチューニングを可能にした
    ことを特徴とする請求項１に記載の半導体装置。
JP2000218541A 2000-07-19 2000-07-19 半導体装置 Expired - Fee Related JP3417387B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000218541A JP3417387B2 (ja) 2000-07-19 2000-07-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000218541A JP3417387B2 (ja) 2000-07-19 2000-07-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2002033439A JP2002033439A (ja) 2002-01-31
JP3417387B2 true JP3417387B2 (ja) 2003-06-16

Family

ID=18713469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000218541A Expired - Fee Related JP3417387B2 (ja) 2000-07-19 2000-07-19 半導体装置

Country Status (1)

Country Link
JP (1) JP3417387B2 (ja)

Also Published As

Publication number Publication date
JP2002033439A (ja) 2002-01-31

Similar Documents

Publication Publication Date Title
US9281300B2 (en) Chip scale module package in BGA semiconductor package
US5907769A (en) Leads under chip in conventional IC package
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US7285444B2 (en) Method of manufacturing semiconductor device
US20090051019A1 (en) Multi-chip module package
CN1964009A (zh) 线环支架
JPH09252014A (ja) 半導体素子の製造方法
US20080150106A1 (en) Inverted lf in substrate
US20080224278A1 (en) Circuit component and method of manufacture
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP3417388B2 (ja) 半導体装置
JPH08340081A (ja) 半導体装置とその製造方法
US6037661A (en) Multichip module
US20040021231A1 (en) Semiconductor device and its manufacturing method
US20080224284A1 (en) Chip package structure
JP3417387B2 (ja) 半導体装置
CN105895620A (zh) Rf封装
US7863715B2 (en) Stack package and stack packaging method
JPH05183010A (ja) 積層型半導体パッケージ
KR20030047405A (ko) 멀티 칩 패키지와 그 제조 방법
US20230134332A1 (en) Leadframe package with metal interposer
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees