JPS61236562A - Controller for business machine - Google Patents

Abstract

PURPOSE:To perform digital control over the quantity of light of an exposure lamp by a simple constitution by performing various kinds of control such as the state readout scanning control over an input means repeatedly on a time-division basis and replacing control elements with one microcomputer. CONSTITUTION:The zero-cross signal ZCP of an AC power source is applied to a line INT of the microcomputer,and respective analog signals of a set voltage SV, a lamp applied voltage LV, and set temperature FT are applied to ports AN. Keys and light emitting diodes are each connected in a matrix shape; and respective row lines of the matrixes are connected to ports PA and PD, pb, and PFH and respective column lines are connected to the output line of a decoder, whose input terminal is connected to a port PFL. Then the exposure lamp, a fixing heater, and a main motor are connected to lines L, H, and M connected to a port PCH. Consequently, the microcomputer 100 carries out readout scanning control, display excitation control, transmission control, control over the quantity of light of the exposure lamp, temperature control over the fixing heater, main motor control, etc.

Description

【発明の詳細な説明】 ［発明の分野］ 本発明は１例えば複写機のような事務機器の制御装置に
関し、特にマイクロコンピュータのように順次処理を行
なう制御手段を用いた事務機器の制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a control device for office equipment such as a copying machine, and more particularly to a control device for office equipment using a control means that performs sequential processing such as a microcomputer. .

［従来の技術］ 事務機器、特に複写機においては、スイッチ。[Conventional technology] Switches in office equipment, especially copy machines.

表示器、センサ、モータ、ソレノイド、露光ランプ、ヒ
ータ等々、非常にたくさんの構成要素が備わっており、
構成が複雑である。従って、それを制御するのも大変で
ある。It is equipped with a large number of components such as displays, sensors, motors, solenoids, exposure lamps, heaters, etc.
The configuration is complex. Therefore, it is difficult to control it.

従来の、複写機の制御回路構成の一例を第１４図に示す
、この例では、３つの制御ユニット、即ちシーケンス制
御ユニットｌ、操作制御ユニット２及び光学系制御ユニ
ット３が備わっており、各々の制御ユニットに、マイク
ロコンピュータが備わっている。シーケンス制御ユニッ
トｌの入力端子及び出力端子には、多数のセンサ４．多
数のアクチュエータ５．メインモータ６、定着ヒータ７
、露光ランプ８．定着コントローラ９．ランプレギュレ
ータ１０等が接続されている。An example of the conventional control circuit configuration of a copying machine is shown in FIG. The control unit is equipped with a microcomputer. A large number of sensors 4. are connected to the input and output terminals of the sequence control unit l. Multiple actuators5. Main motor 6, fixing heater 7
, exposure lamp8. Fusing controller9. A lamp regulator 10 and the like are connected.

操作制御ユニット２の入力端子及び出力端子には、多数
の表示器１１と多数のキースイッチ１２が接続されてい
る。光学系制御ユニット３の入力端子及び出力端子には
、スキャナモータ１３．ミラーモータ１４．レンズモー
タ１５等が接続されている。A large number of indicators 11 and a large number of key switches 12 are connected to input terminals and output terminals of the operation control unit 2. A scanner motor 13. is connected to the input terminal and output terminal of the optical system control unit 3. Mirror motor 14. A lens motor 15 and the like are connected.

この例では、定着ヒータ７の温度を制御するために定着
コントローラ９が備わっており、露光ランプ８の光量を
制御するためにランプレギュレータｌＯが備わっている
。定着コントローラ９及びランプレギュレータ１０は、
各々アナログ制御回路で構成されている。In this example, a fixing controller 9 is provided to control the temperature of the fixing heater 7, and a lamp regulator 1O is provided to control the amount of light from the exposure lamp 8. The fixing controller 9 and the lamp regulator 10 are
Each consists of an analog control circuit.

しかし、この種のアナログ制御回路で構成したランプレ
ギュレータでは、電圧変動に対する通電位相角の補正や
、ステップ状の光量設定が難しい。However, with a lamp regulator configured with this type of analog control circuit, it is difficult to correct the energization phase angle in response to voltage fluctuations and to set the light amount in steps.

コピー濃度調整を行なう場合、その設定濃度ステップに
応じて露光量をｕ！１するのが好ましいが、そのために
は、各ステップ毎に予め定めた光量が正確に得られるラ
ンプレギュレータを用いる必要がある。When performing copy density adjustment, the exposure amount is set to u! according to the set density step. 1, but for this purpose it is necessary to use a lamp regulator that can accurately obtain a predetermined amount of light for each step.

マイクロコンピュータを用いてデジタル制御を行なうと
、露光ランプの光量調整が簡単でしかも正確になる。マ
イクロコンピュータを用いた複写機のランプレギュレー
タとしては、例えば、特開昭５９−８８７２８号公報に
示されたものが知られている。Digital control using a microcomputer makes it easy and accurate to adjust the light amount of the exposure lamp. As a lamp regulator for a copying machine using a microcomputer, for example, one disclosed in Japanese Patent Application Laid-Open No. 59-88728 is known.

しかしながら、このような装置を従来のアナログ型ラン
プレギュレータのかわりにそのまま用いると、構成要素
の数が増え、構成が非常に複雑になりコスト高になって
しまう。However, if such a device is used as it is in place of a conventional analog lamp regulator, the number of components will increase, making the configuration very complex and high in cost.

［発明の目的コ 本発明は、事務機器の露光ランプをデジタル制御によっ
て正確に制御し、しかも装置構成を簡単にすることを目
的とする。[Object of the Invention] An object of the present invention is to accurately control the exposure lamp of office equipment by digital control, and to simplify the device configuration.

［発明の構成］ 上記目的を達成するため１本発明においては、マイクロ
コンピュータのような順次制御手段を用い、少なくとも
入力手段の状態読取走査制御１表示手段のダイナミック
表示付勢制御、他の制御装置とのデータ伝送の制御、負
荷状態検出手段からの信号の読取制御、該信号に基づく
演算及びその結果に応じたスイッチング手段の制御、を
互いに異なるタイミングで繰り返し行なう。即ち、時分
割処理を行なうことにより、１つのコンピュータ装置で
、デジタル露光ランプ制御、入カキ−の走査制御２表示
器のダイナミック表示制御等々を行なう。これによれば
、従来の多くのアナログ回路を、１つのコンピュータ装
置におきかえることができるので、構成要素の数が減り
装置構成が簡単になる。[Structure of the Invention] In order to achieve the above object, the present invention uses a sequential control means such as a microcomputer, and at least controls the status reading and scanning of the input means, the dynamic display activation control of the display means, and other control devices. Control of data transmission to and from the load state detection means, control of reading of the signal from the load state detection means, calculation based on the signal, and control of the switching means according to the result are repeatedly performed at mutually different timings. That is, by performing time-division processing, one computer device performs digital exposure lamp control, input key scanning control, dynamic display control of two displays, etc. According to this, many conventional analog circuits can be replaced with one computer device, which reduces the number of components and simplifies the device configuration.

ところで、複写機等の事務機器には多数のキースイッチ
と多数の表示器が備わっている。従って、これらを制御
するために多数の信号ラインを必要とするにの種の制御
を行なう場合、従来より、キースイッチと表示器をそれ
ぞれマトリクス状に接続し、信号ラインの数を減らして
いる。しかしそれでもかなり多くの信号ラインが必要に
なる。Incidentally, office equipment such as copying machines is equipped with a large number of key switches and a large number of displays. Therefore, when performing a type of control that requires a large number of signal lines to control these, conventionally, key switches and displays are connected in a matrix to reduce the number of signal lines. However, it still requires quite a lot of signal lines.

信号ラインの数が多くなると、入出力ボートの数が少な
いシングルチップのマイクロコンピュータでは対応でき
なくなり、構成が複雑になる。そこで２本発明の好まし
い実施例では、スイッチマトリクスと表示器マトリクス
の行及び列のいずれか一方を互いに共通に接続する。こ
れによれば、更に必要とする信号ラインが少なくなり、
シングルチップのマイクロコンピュータでも本発明が実
施できる。When the number of signal lines increases, a single-chip microcomputer with a small number of input/output ports cannot handle it, and the configuration becomes complicated. Therefore, in two preferred embodiments of the present invention, one of the rows and columns of the switch matrix and the display matrix are commonly connected to each other. According to this, fewer signal lines are required,
The present invention can also be implemented with a single-chip microcomputer.

また、複写機のように複雑な装置では、１つの制御ユニ
ットだけでは全てを制御できないので１例えば第１４図
のように、各々マイクロコンピュータを備える複−敗の
制御ユニットを備える。その場合、各ユニット間でデー
タ伝送を行なうための配線が大変である。そこで、本発
明の好ましい実施例では、並列−直列変換回路及び直列
−並列変換回路を設けて、他の制御ユニットとの間で、
シリアルデータ伝送を行なう、これにより、配線の数が
減る。Further, in a complex apparatus such as a copying machine, since it is not possible to control everything with just one control unit, multiple control units each having a microcomputer are provided, as shown in FIG. 14, for example. In that case, wiring for data transmission between each unit is difficult. Therefore, in a preferred embodiment of the present invention, a parallel-to-serial conversion circuit and a serial-to-parallel conversion circuit are provided to enable communication between the control unit and other control units.
Perform serial data transmission, which reduces the number of wires.

［実施例１ 以下、図面を参照して本発明の一実施例を説明する。[Example 1 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第１ａ図に、本発明を実施する一形式の複写機の電気回
路の概略を示す。第１ａ図を参照すると。FIG. 1a schematically shows the electrical circuitry of one type of copier embodying the invention. Referring to Figure 1a.

この電気回路には、３つの大きな制御ユニット。This electrical circuit has three large control units.

すなわちシーケンス制御ユニット２０．操作制御ユニッ
ト３０及び光学系制御ユニット４０が備わっていル、各
々の制御ユニットに、各々１つのマイクロコンピュータ
が備わっている。That is, the sequence control unit 20. An operation control unit 30 and an optical system control unit 40 are provided, and each control unit is provided with one microcomputer.

シーケンス制御ユニット２０には、アクチュエータ４及
びセンサ５が接続されている。操作制御ユニット３０に
は、多数の表示素子でなる表示ｍＩＩ、多数のスイッチ
でなるキースイッチ１２．メインモータ６、定着ヒータ
７及び露光ランプ８が接続されている。光学系制御ユニ
ット４０には。An actuator 4 and a sensor 5 are connected to the sequence control unit 20. The operation control unit 30 includes a display mII consisting of a large number of display elements, and a key switch 12 consisting of a large number of switches. A main motor 6, a fixing heater 7, and an exposure lamp 8 are connected. In the optical system control unit 40.

スキャナモータ！３．ミラーモータ１４及びレンズモー
タ１５が接続されている。シーケンス制御ユニット２０
．操作制御ユニット３０及び光学系制御ユニット４０は
、シリアルバスを介して、友いに接続さ九でいる。Scanner motor! 3. A mirror motor 14 and a lens motor 15 are connected. Sequence control unit 20
．． The operation control unit 30 and the optical system control unit 40 are interconnected via a serial bus.

第１ｂ図に、第１ａｌｆｉの操作制御ユニット３０をも
う少し詳しく示す、第１ｂ図を参照すると。Referring to FIG. 1b, the operation control unit 30 of the first alfi is shown in more detail in FIG. 1b.

このユニットにはマイクロコンピュータｌｏｏが備わっ
ている。シリアルバスは、３つの信号ラインＳＥＬ、Ｔ
ＸＤ及びＲＸＤでなっている。ＴＸＤは送信ライン、Ｒ
ＸＤは受信ライン、ＳＥＬはユニット選択制御ラインで
ある。This unit is equipped with a microcomputer loo. The serial bus consists of three signal lines SEL, T
It consists of XD and RXD. TXD is the transmission line, R
XD is a reception line, and SEL is a unit selection control line.

この実施例では、第１ａ図に示すシーケンス制御ユニッ
ト２０がシリアルバスの主導権を握っており、それが信
号ラインＳＥＬのレベルを設定することによって、操作
制御ユニット３０と光学系制御ユニット４０とのいずれ
かを選択し、その選択されたユニットとシーケンス制御
ユニット２０との間でデータ伝送を行なう。In this embodiment, the sequence control unit 20 shown in FIG. One of them is selected and data transmission is performed between the selected unit and the sequence control unit 20.

マイクロコンピュータ１００の外部割込み要求ラインＩ
ＮＴには、交流電源波形のゼロクロス点を示すゼロクロ
ス信号（パルス＞　ｚｃｐが印加される。マイクロコン
ピュータｌＯｏのアナログ入力ボート（ＡＮ）には、設
定電圧（ＳＶ）、ランプ印加電圧（ＬＶ）及び定着温度
（ＦＴ）の各アナログ信号が印加される。External interrupt request line I of microcomputer 100
A zero-crossing signal (pulse > zcp) indicating the zero-crossing point of the AC power waveform is applied to the NT.The analog input port (AN) of the microcomputer IOo contains the set voltage (SV), lamp applied voltage (LV), and fixing voltage. Each analog signal of temperature (FT) is applied.

キースイッチ（キーマトリクス）及び表示器（発光ダイ
オードマトリクス）は、各々マトリクス状に接続されて
いる。キーマトリクスの８ビツトの行ラインはマイクロ
コンピュータ１００の入力ポートＰＡに接続され、発光
ダイオードマトリクスの２０ビツトの行ラインは出力ポ
ートＰＤ、ＰＢ及びＰＦＨに接続され、キーマトリクス
と発光ダイオードマトリクスの各々８ビツトの列ライン
は。The key switches (key matrix) and the indicators (light emitting diode matrix) are each connected in a matrix. The 8-bit row lines of the key matrix are connected to the input port PA of the microcomputer 100, the 20-bit row lines of the light-emitting diode matrix are connected to the output ports PD, PB, and PFH, and the 8-bit row lines of the key matrix and the light-emitting diode matrix are connected to the output ports PD, PB, and PFH, respectively. Bit column line.

デコーダの出力端子に共通に接続されている。デコーダ
の入力端子は、マイクロコンピュータ１００の出力ポー
トＰＦＬに接続されている。Commonly connected to the decoder output terminals. The input terminal of the decoder is connected to the output port PFL of the microcomputer 100.

マイクロコンピュータｌＯＯの出力ポートＰＣＨに接続
された３つのラインＬ、Ｈ及びＭに、それぞれ露光ラン
プ、定着ヒータ及びメインモータが接続される。An exposure lamp, a fixing heater, and a main motor are connected to three lines L, H, and M connected to the output port PCH of the microcomputer lOO, respectively.

つまり、１つのマイクロコンピュータ１ｏＯが、キーマ
トリクスの読取走査制御２発光ダイオードマトリクスの
ダイナミック表示付勢制御、他のユニットとのシリアル
データ伝送制御、露光ランプ光量（印加電圧）制御、定
着ヒータ温度制御、メインモータ制御等を行なう。In other words, one microcomputer 1oO performs key matrix read scanning control, dynamic display activation control of two light emitting diode matrices, serial data transmission control with other units, exposure lamp light amount (applied voltage) control, fixing heater temperature control, Performs main motor control, etc.

次に、各々の制御動作を簡単に説明する６（、）露光ラ
ンプ制御： 信号ラインＬＶから、ランプ印加電圧に相似な信号のレ
ベルを短い周期で繰り返しサンプリングし、それをデジ
タルデータに変換し、その２乗平均値の平方根を演算し
て実効値電圧を求め、信号ラインＳ■のレベルをＡ／Ｄ
　（アナログ／デジタル二以下同様）変換して得られる
目標値データとの差から、露光ランプの通電位相角を求
める。Next, each control operation will be briefly explained. 6 (,) Exposure lamp control: From the signal line LV, the level of a signal similar to the voltage applied to the lamp is repeatedly sampled in short cycles, and it is converted into digital data. The square root of the mean square value is calculated to obtain the effective value voltage, and the level of the signal line S is determined by the A/D.
(Analog/digital 2 and below) The energization phase angle of the exposure lamp is determined from the difference with the target value data obtained by conversion.

その位相角をタイマにセットし、ゼロクロス信号ＺＣＰ
に同期して該タイマをスタートし、該タイマがタイムオ
ーバしたら通電を開始して、交流のその半サイクルが終
了するまで通電する。この動作を繰り返す。Set the phase angle in the timer and generate the zero cross signal ZCP.
The timer is started in synchronization with the timer, and when the timer times out, energization is started and continues until the half cycle of AC ends. Repeat this action.

（ｂ）ヒータ温度制御 信号ラインＦＴからヒータ温度に比例した電圧をサンプ
リングし、それをＡ／Ｄ変換し、平均値を演算し、その
結果と予め定めた目標値をＰ■Ｄ（後述する）演算した
結果に応じた波数の期間だけ、ヒータを付勢する。(b) Sample the voltage proportional to the heater temperature from the heater temperature control signal line FT, convert it A/D, calculate the average value, and convert the result and a predetermined target value to P■D (described later) The heater is energized only for the period of the wave number according to the calculated result.

（ｃ）メインモータ制御 シーケンス制御ユニット２０から、シリアルバスを介し
て送られる、メインモータオン／オフ信号に応じて、そ
れがオンならメインモータに通電し、またオフならメイ
ンモータの通電を遮断する。(c) In response to the main motor on/off signal sent from the main motor control sequence control unit 20 via the serial bus, if it is on, the main motor is energized, and if it is off, the main motor is deenergized. .

なお、第１ｂ図においては、信号レベルの変換を行なう
インターフェース回路、ドライバ回Ｍ等は省略しである
。Note that, in FIG. 1b, the interface circuit for converting the signal level, the driver circuit M, etc. are omitted.

第２ａ図、第２ｂ図及び第２ｃ図に、第１ａ図の操作制
御ユニット３０の具体的な構成を示す。2a, 2b, and 2c show a specific configuration of the operation control unit 30 shown in FIG. 1a.

まず第２ａ図及び第２ｂ図を参照する。ここで用いてい
るマイクロコンピュータ１００は、日本電気製のシング
ルチップマイクロコンピュータ７８ＰＧＩＩＥである。Reference is first made to FIGS. 2a and 2b. The microcomputer 100 used here is a single-chip microcomputer 78PGIIE manufactured by NEC Corporation.

操作制御ユニット３０には、マイクロコンピュータ１０
０の他に、リセット回路１１０．スリーステートバッフ
ァ１２０．コンパレータ１３０，１３１．タイマ回路１
４０．Ｌ／ベベル換回路１５０．ドライバ１６０，１８
０゜１９０．２２０．デコーダ１７０．ノイズフィルタ
２００．抵抗アレイ２１０，２３０等々が備わっている
。The operation control unit 30 includes a microcomputer 10
In addition to 0, the reset circuit 110. Three-state buffer 120. Comparators 130, 131. Timer circuit 1
40. L/bevel conversion circuit 150. Driver 160, 18
0°190.220. Decoder 170. Noise filter 200. Resistor arrays 210, 230, etc. are provided.

第２ａ図に示すコネクタＣＮ２０２と第２Ｃ図に示すコ
ネクタＣＮ５０１とが、互いに接続されている。第２ｃ
図を参照すると、露光ランプＬＰ。Connector CN202 shown in FIG. 2a and connector CN501 shown in FIG. 2C are connected to each other. 2nd c
Referring to the figure, exposure lamp LP.

メインモータＭＴ及び定着ヒータＨＴ（第１ａ図の８，
６及び７と各々対応）は、それぞれ、トライアックＴｌ
ＩＣ５Ｑ１．　ＴＲＣ５０３及びＴＲＣ５０３を介して
、交流電源ライン（ＡＣ１００Ｖ）に接続されている。Main motor MT and fixing heater HT (8 in Fig. 1a,
6 and 7 respectively) are triac Tl
IC5Q1. It is connected to an AC power line (AC100V) via the TRC503 and the TRC503.

トライアックＴＲＣ５０１の制御端子には、Ｊｌ！光ダ
イオードとフォトサイリスタでなるフォトカップラＰＣ
５０Ｉ、ダイオードブリッジＤＢ５０３等でなるトリガ
回路が接続されている。同様に、トライアックＴＲＣ５
０２の制御端子にはフォトカップラＰＣ５０２，ダイオ
ードブリッジＤＢ５０４等でなるトリガ回路が接続され
、トライアックＴｒｌＣ５０３の制御端子にはフォトカ
ップラＰＣ５０３，ダイオードブリッジＤＢ５０５等で
なるトリガ回路が接続されている。The control terminal of the triac TRC501 has Jl! Photocoupler PC consisting of photodiode and photothyristor
50I, a trigger circuit consisting of a diode bridge DB503, etc. is connected. Similarly, triac TRC5
A trigger circuit consisting of a photocoupler PC502, a diode bridge DB504, etc. is connected to the control terminal of the triac TrlC503, and a trigger circuit consisting of a photocoupler PC503, a diode bridge DB505, etc. is connected to the control terminal of the triac TrlC503.

トランスＴＲ５０１，ダイオードブリッジＤＢ５０１．
　トランジスタ０５０１等でなる回路が、ゼロクロス検
出回路である。トランスＴＲ５０１は交流電圧ＡＣ１０
０Ｖを低電圧に降圧するとともに絶縁し、その出力信号
をダイオードブリッジＤＢ５０１が余波整流する。Transformer TR501, diode bridge DB501.
A circuit including the transistor 0501 and the like is a zero-cross detection circuit. Transformer TR501 has AC voltage AC10
The voltage of 0V is lowered to a low voltage and the voltage is isolated, and the output signal is rectified by the diode bridge DB501.

トランジスタ０５０１は、通常はオンであり、！流した
信号のレベルが零近傍になるとオフする。トランジスタ
０５０１のオン／オフにより、ゼロクロス信号が得られ
る。このゼロクロス信号は、バッファ１２０を介して、
マイクロコンピュータ１００の２つの外部割込要求入力
ポートｌＮＴｌ及びＰＯ２に印加される。Transistor 0501 is normally on and! It turns off when the level of the applied signal approaches zero. A zero-cross signal is obtained by turning on/off the transistor 0501. This zero cross signal is passed through the buffer 120 to
It is applied to two external interrupt request input ports lNTl and PO2 of the microcomputer 100.

トランスＴＲ５０２，ダイオードブリッジＤＢ５０２等
でなる回路が、露光ランプの印加電圧を検出する。トラ
ンスＴＲ５０２は露光ランプＬＰの両端子間に印加され
る交流電圧を降圧し、ダイオードブリッジＤＢ５０２は
その交流電圧を全波整流する。この回路の出力は、レベ
ル変換回路１５０を介して、マイクロコンピュータ１０
０のアナログ入力ポートＡＮｌに印加される。レベル変
換回路１５０の可変抵抗器ＶＲ２０１は、フルスケール
の調整用であり、ランプ電圧信号のピーク値がアナログ
入力ポートＡＮｌのフルスケールレベルと一致するよう
に調整される。A circuit including a transformer TR502, a diode bridge DB502, etc. detects the voltage applied to the exposure lamp. The transformer TR502 steps down the AC voltage applied between both terminals of the exposure lamp LP, and the diode bridge DB502 performs full-wave rectification of the AC voltage. The output of this circuit is sent to the microcomputer 10 through a level conversion circuit 150.
0 analog input port ANl. The variable resistor VR201 of the level conversion circuit 150 is for full scale adjustment, and is adjusted so that the peak value of the lamp voltage signal matches the full scale level of the analog input port AN1.

定着ヒータＨＴの近傍にサーミスタＴＨが備わフている
。サーミスタＴＨの出力端子は、第２ａ図のコネクタＣ
Ｎ２０１−９及びＣＮ２０１−１０に接続されている。A thermistor TH is provided near the fixing heater HT. The output terminal of the thermistor TH is connected to connector C in Figure 2a.
Connected to N201-9 and CN201-10.

サーミスタＴＨの一端は接地され、他端に抵抗＠Ｒ２２
２を介して直流定電圧（５ｖ）が印加される。サーミス
タＴＨの端子間電圧が、マイクロコンピュータ１００の
アナログ入力ポートＡＮ２に印加される。従って、入力
ポートＡＮ２のレベルを監視することで、マイクロコン
ピュータＩ００はヒ〜り温度を知ることができる。One end of the thermistor TH is grounded, and the other end is connected to a resistor @R22.
A constant DC voltage (5v) is applied via 2. The voltage across the terminals of the thermistor TH is applied to the analog input port AN2 of the microcomputer 100. Therefore, by monitoring the level of the input port AN2, the microcomputer I00 can know the low temperature.

サーミスタＴＨの出力信号及び露光ランプの印加電圧信
号は、それぞれコンパレータ１３０及び１３Ｉにも印加
される。コンパレータ１３０は、出力端子が通常は高レ
ベルＨであるが、サーミスタＴＨの出力信号が、オーバ
ヒートレベル（この例では２０８°Ｃ）を越えると、低
レベルＬになる。The output signal of the thermistor TH and the applied voltage signal of the exposure lamp are also applied to comparators 130 and 13I, respectively. The output terminal of the comparator 130 normally has a high level H, but becomes a low level L when the output signal of the thermistor TH exceeds the overheat level (208° C. in this example).

コンパレータ１３０の出力端子は、タイマ回路１４０の
リセット端子に接続されている。タイマ回路１４０は、
リセットがかかると、第２ｃ図に示すセーフティリレー
ＲＡ５０１をオフし、露光ランプＬＰ及び定着ヒータＨ
Ｔに印加される交流電源（ＡＣｌｏｏＶ）を遮断する。The output terminal of comparator 130 is connected to the reset terminal of timer circuit 140. The timer circuit 140 is
When the reset is applied, the safety relay RA501 shown in FIG. 2c is turned off, and the exposure lamp LP and fixing heater H are turned off.
The AC power (AClooV) applied to T is cut off.

コンパレータ１３１は、出力端子が通常は低レベルＬで
あるが、露光ランプＬＰがオンすると高レベルＨになる
。その出力信号はタイマ回路１４０の入力端子に印加さ
れ、高レベルＨの期間が所定以上だと、タイマ回路１４
０がセーフティリレーＲＡ５０１をオフし、交流電源を
遮断する。つまり、露光ランプの点灯時間が所定以上（
この実施例では１０秒）になると、自動的に電源が遮断
される。The output terminal of the comparator 131 is normally at a low level L, but becomes a high level H when the exposure lamp LP is turned on. The output signal is applied to the input terminal of the timer circuit 140, and if the period of high level H is longer than a predetermined period, the timer circuit 140
0 turns off safety relay RA501 and cuts off the AC power supply. In other words, the lighting time of the exposure lamp is longer than the predetermined time (
In this embodiment, the power is automatically cut off after 10 seconds.

レベル変換回路１５０に備わった可変抵抗器ＶＲ２０２
は、ランプ電圧の目標値設定用である。この可変抵抗＠
ＶＲ２０２の出力端子は、マイクロコンピュータ１００
のアナログ入力ポートＡＮＯに接続されている。この実
施例では、可変抵抗器ＶＲ２０２の出力電圧を０〜３．
７ｖの範囲で調整することにより、露光ランプＬＰの印
加電圧を５０Ｖ〜８５ｖ（実効値）の範囲で調整可能で
ある。Variable resistor VR202 provided in level conversion circuit 150
is for setting the target value of lamp voltage. This variable resistance @
The output terminal of VR202 is the microcomputer 100
is connected to the analog input port ANO of In this embodiment, the output voltage of the variable resistor VR202 is set to 0 to 3.
By adjusting the voltage in the range of 7V, the voltage applied to the exposure lamp LP can be adjusted in the range of 50V to 85V (effective value).

第２ｂ図を参照する。デコーダ１７０は、マイクロコン
ピュータ１００が出力ポートＰＦＯ〜ＰＦ２に出力する
３ビツトの８進コードデータをデコードし、８本の信号
ラインに出力する。この信号ラインが、ドライバ１８０
及び１９０を介して。See Figure 2b. The decoder 170 decodes the 3-bit octal code data that the microcomputer 100 outputs to the output ports PFO to PF2, and outputs it to eight signal lines. This signal line is connected to the driver 180
and via 190.

キースイッチマトリクス２４０及び発光ダイオードマト
リクス２５０の各列ラインに共通に接続されている。It is commonly connected to each column line of the key switch matrix 240 and the light emitting diode matrix 250.

マイクロコンピュータ１００が、出力ポートＰＦＯ，Ｐ
Ｆ１及びＰ　Ｆ　２　ｉ、−１ｒ０００Ｊ−ｒｏｏ　１
４−　ｒｏｌｏＪ　−ｒｏｔ　ＩＪ−・・・・−ｒｔ　
Ｉ　１４−ｒｏｏＯＪ−・・・・を順次繰り返し出力す
るので、キースイッチマトリクス２４０及び発光ダイす
一ドマトリクスの各列ラインは、順次繰り返し選択され
る。その更新は、この実施例では約２ｍ５ｅｃ毎に行な
われる。The microcomputer 100 outputs ports PFO, P
F1 and P F 2 i, -1r000J-roo 1
4- roloJ -rot IJ-・・・・-rt
Since I14-rooOJ-... is repeatedly output in sequence, each column line of the key switch matrix 240 and the light emitting diode matrix is sequentially and repeatedly selected. The update is performed approximately every 2m5ec in this embodiment.

その更新に同期してキースイッチマトリクス２４０の行
ラインのレベルを読めば、キースイッチマトリクス２４
０内の任意のスイッチの状態を読むことができる。また
その更新に同期して発光ダイオードマトリクス２５０の
行ラインに所定のデータを出力すれば、発光ダイオード
マトリクス２５０内に含まれる任意の発光ダイオードを
点灯及び消灯することができる。If the row line level of the key switch matrix 240 is read in synchronization with the update, the key switch matrix 24
The state of any switch within 0 can be read. Further, by outputting predetermined data to the row line of the light emitting diode matrix 250 in synchronization with the update, any light emitting diode included in the light emitting diode matrix 250 can be turned on and off.

この実施例では、キースイッチマトリクス２４０に、０
〜９の各数値に対応する各キーを備えるテンキー、クリ
アキー、リコールキー、予熱キー。In this embodiment, the key switch matrix 240 includes 0
A numeric keypad, clear key, recall key, and preheat key with keys corresponding to each numerical value from ~9.

モードクリアキー、割込キー、プリントキー、ＡＥキー
、薄くキー、濃くキー、カセットキー、原稿キー、等倍
キー、縮小キー、拡大キー、ズームアツプキー、ズーム
ダウンキー、オー１−ズームキー、サイズ統一キー、Ａ
ＰＳキー、　ＡＤＦ／５ＡＤＦキー。Mode clear key, interrupt key, print key, AE key, light key, dark key, cassette key, original key, same size key, reduction key, enlargement key, zoom up key, zoom down key, o1-zoom key, size unified key, A
PS key, ADF/5ADF key.

スタック／ソートキー、両面キー、ページ連写キー、表
布キー、表左キー、裏布キー及び裏表キーでなるキース
イッチ群と、８ビツトのＤＩＰ　（デュアルインライン
パッケージ）スイッチが備わっている。キースイッチ群
は、複写機の図示しない操作パネル上に配置される。Ｄ
ＩＰスイッチの８つのスイッチは、複写機の＃整、試験
等のために利用される。It is equipped with a key switch group consisting of a stack/sort key, double-sided key, page continuous copy key, front cloth key, front left key, back cloth key, and front and back keys, and an 8-bit DIP (dual in-line package) switch. The key switch group is arranged on an operation panel (not shown) of the copying machine. D
The eight switches of the IP switch are used for copying machine # adjustment, testing, etc.

マイクロコンピュータ１００の出力ポートＰＦ３は、ド
ライバ１７０を介して、ブザーＢＺに接続されている。Output port PF3 of microcomputer 100 is connected to buzzer BZ via driver 170.

マイクロコンピュータ１００の構成の概略を、第２ｄ図
に示す。第２ｄ図を参照すると、このマイクロコンピュ
ータは１発振回路○ＳＣ，シリアルＩ１０回路Ｂｌ、割
込み制御回路Ｂ２．タイマ回路Ｂ３．タイマ／イベント
カウンタ回路Ｂ４゜Ａ／Ｄ変換回路Ｂ５．レジスタＢ６
．プログラムメモリＢ７．ＲＡＭメモリＢ８およびその
他処理に必要な各種制御ブロックでなっている。An outline of the configuration of the microcomputer 100 is shown in FIG. 2d. Referring to FIG. 2d, this microcomputer includes one oscillation circuit ○SC, a serial I10 circuit Bl, an interrupt control circuit B2. Timer circuit B3. Timer/event counter circuit B4゜A/D conversion circuit B5. Register B6
．． Program memory B7. It consists of a RAM memory B8 and various control blocks necessary for other processing.

次に、実施例で使用しているものについて、マイクロコ
ンピュータ１００の各ブロックの構成２機能及び実施例
での動作を説明する。Next, the configuration 2 functions of each block of the microcomputer 100 and the operation in the example will be explained regarding those used in the example.

タイマ回路Ｂ３： ２組の８ビツト・インターバル・タイマ（ＴＩＭＥＲＯ
，ＴＩＮＥＲＩ）が備わっている。各タイマは各々８ビ
ツトのアップカウンタ、８ビツトのデジタルコンパレー
タ及び８ビツトのタイマ・レジスタ（ＴＭＯ，ＴＭＩ）
で構成されている。タイマレジスタＴＭＯ又はＴＭＩに
インターバル時間を設定し、タイマ・モード・レジスタ
（ＴＭＭ）に所定の設定を行なうと、アップカウンタが
カウントを開始する。タイマレジスタＴＭＯ又はＴＭＩ
の内容とアップカウンタの内容とが一致すると、アップ
カウンタをクリアし、内部割込み（タイマ割込み）を発
生する。これによって、タイマ割込みフラグ（ＦＴＯ又
はＦＴＬ）がセットされる。Timer circuit B3: Two sets of 8-bit interval timers (TIMERO
, TINERI). Each timer has an 8-bit up counter, an 8-bit digital comparator, and an 8-bit timer register (TMO, TMI).
It consists of When an interval time is set in the timer register TMO or TMI and a predetermined setting is made in the timer mode register (TMM), the up counter starts counting. Timer register TMO or TMI
When the contents of the up counter match, the up counter is cleared and an internal interrupt (timer interrupt) is generated. This sets the timer interrupt flag (FTO or FTL).

マスクレジスタ（ＭＫＬ）の設定により、タイマ割込み
のマスクが可能である。マスクレジスタのレジスタＭＫ
ＴＯ，ＭＫＴＩをセットすると割込みが禁止され、リセ
ットすると割込みが許可される。Timer interrupts can be masked by setting the mask register (MKL). Mask register register MK
Setting TO and MKTI disables interrupts, and resetting them enables interrupts.

この実施例では、タイマを、電源の周波数判別。In this embodiment, the timer determines the frequency of the power supply.

露光ランプ印加電圧の位相角タイマ等に使用している。It is used as a phase angle timer for the voltage applied to the exposure lamp.

１！源の周波数判別では、レジスタＴＭＯに２３８をセ
ットし、ゼロクロスポイントを検出したら、モードレジ
スタＴＭＭで予め指定した入力クロックパルス（３８，
４μ５ｅｃ）をアップカウンタに与える。そして次のゼ
ロクロスポイントで割込みフラグＦＴＯをチェックし、
それがセットされていれハ５０　Ｈｚ、そうでなければ
６０Ｈｚに判定する。つまり、電源波形のゼロクロスポ
イントの間隔が、５０Ｈｚなら１０ｍ５ｅｃ　、　６０
　Ｈｚなら８．３ｍ５ｅｃであり、それに対してタイマ
の計数時間は９．１４ｍ５ｅｃ　（３８，４μｓｅｃ　
Ｘ　２３ｇ）であるから、フラグＦＴＯがセットされる
のは、５０Ｈｚの場合である。なおこの場合１割込みは
禁止状態になっている。1! To determine the frequency of the source, set 238 in register TMO, and when the zero cross point is detected, input clock pulse (38,
4μ5ec) is given to the up counter. Then check the interrupt flag FTO at the next zero cross point,
If it is set, it is determined to be 50 Hz, otherwise it is determined to be 60 Hz. In other words, if the interval between zero crossing points of the power supply waveform is 50Hz, then 10m5ec, 60
Hz is 8.3m5ec, whereas the timer counting time is 9.14m5ec (38.4μsec
X 23g), the flag FTO is set in the case of 50 Hz. Note that in this case, 1 interrupt is disabled.

位相角タイマの場合は、タイマＴＩＭＥＲＯのアップカ
ウンタの入力クロックパルスを１．２μｓｅｃにセント
し、レジスタＴＭＯに２５をセットする。またタイマＴ
ＩＭｒ！、ＲＩにはアップカウンタの入力クロックパル
スに、タイマＴＩＭＥＲＯのアップカウンタとレジスタ
ＴＭＯとの一致信号、つまり３０μｓｅｃのパルスに設
定する。レジスタＴＭＩには、後述する位相角タイマ更
新ルーチンで求める値（ＰＨＡＮＧＬ）をセットする。In the case of the phase angle timer, the input clock pulse of the up counter of the timer TIMERO is set at 1.2 μsec, and 25 is set in the register TMO. Also timer T
IMr! , RI is set as the input clock pulse of the up counter to a match signal between the up counter of the timer TIMERO and the register TMO, that is, a pulse of 30 μsec. A value (PHANGL) obtained by a phase angle timer update routine to be described later is set in the register TMI.

そして、ゼロクロスポイン１−でタイマＴＩＭＩ’ＲＯ
，ＴＩＭＥＲＩの７ツプカウンタを０がらアップカウン
ト開始（以下、タイマスタートと呼ぶ）し、タイマ”ｒ
ＩＭＥＲｌのアップカウンタとレジスタＴＭＩの内容が
一致してタイマ割込フラグＦＴ１がセットされると、マ
イクロコンピュータ１００は後述するタイマ割込みルー
チンにジャンプし、ランプドライブ信号をオンする。Then, at zero cross point 1-, timer TIMI'RO
, TIMERI's 7-step counter starts counting up from 0 (hereinafter referred to as "timer start"), and the timer "r"
When the up counter of IMERl and the contents of register TMI match and the timer interrupt flag FT1 is set, the microcomputer 100 jumps to a timer interrupt routine to be described later and turns on the lamp drive signal.

タイマ／イベントカウンタ回路Ｂ４： １６ビツトアツプカウンタ　（ＥＣＮＴ）。Timer/event counter circuit B4: 16-bit up counter (ECNT).

ＥＣＮＴの内容を保持する１６ビツトレジスタ（ＥＣＰ
Ｔ）、　カウント値を設定する１６ビツトレジスタ（Ｅ
ＴＭＯ，ＥＴＭＩ）、ＥＣＮＴとＥＴＭＯ又はＥＴＭＩ
の内容を比較するデジタルコンパレータ等でなっている
。デジタルコンパレータは、一致を検出すると一致信号
（ＣＰＯ，ＣＰｌ）を出力する。A 16-bit register (ECP) that holds the contents of ECNT
T), 16-bit register (E
TMO, ETMI), ECNT and ETMO or ETMI
It consists of a digital comparator etc. that compares the contents of the data. When the digital comparator detects a match, it outputs a match signal (CPO, CPl).

この実施例では、操作部の表示用インターバルタイマと
して使用している。即ち、キースイッチマトリクス２４
０及び発光ダイオードマトリクス２５０の列ラインを制
御する信号の更新タイミングの生成に利用している。In this embodiment, it is used as an interval timer for display on the operation section. That is, the key switch matrix 24
0 and the column lines of the light emitting diode matrix 250.

具体的には、レジスタＥＴＭＩに表示インターバル時間
ｒ　ＳＲ７２Ｍ　（１６６５：　２ｍ５ｅｃ）をセット
し、インターバルタイマモードを選択し、アップカウン
タＥＣＮＴの計数を開始する。カウンタの入力クロック
は１．２μｓｅｃに設定する。カウンタＥＣＮＴとレジ
スタＥＴＭＩとが一致すると。Specifically, the display interval time rSR72M (1665: 2m5ec) is set in the register ETMI, the interval timer mode is selected, and the up counter ECNT starts counting. The input clock of the counter is set to 1.2 μsec. When counter ECNT and register ETMI match.

ＥＣＮＴがクリアされ、内部割込みが発生し、フラグＦ
ＥＩがセットされる。カウンタＥＣＮＴは。ECNT is cleared, an internal interrupt occurs, and flag F
EI is set. The counter ECNT is.

再度Ｏから計数開始する。Counting starts again from O.

割込みマスクレジスタ（ＭＫＬ）のＭＫＥ　１がリセッ
トされていると、タイマ／イベントカウンタ割込みルー
チンヘジャンプし、表示処理を行なう。If MKE1 of the interrupt mask register (MKL) has been reset, the program jumps to the timer/event counter interrupt routine and performs display processing.

割込みフラグＦＢＩは、割込みが受けつけられるとリセ
ットされる。The interrupt flag FBI is reset when an interrupt is accepted.

シリアルＩ１０回路Ｂ１： この回路は、シリアルデータ入力Ｒス０．シリアルデー
タ出力ＴｘＤ、シリアルクロック入出力ＳＣＫの３本の
端子と、８ビツトのシリアルレジスタ、バッファレジス
タおよび送受信制御回路を備えた送信部、受償部と、動
作モードを指定するモードレジスタでなっている。Serial I10 circuit B1: This circuit has serial data inputs Rs0. It consists of three terminals: serial data output TxD, serial clock input/output SCK, a transmitting section equipped with an 8-bit serial register, a buffer register, and a transmitting/receiving control circuit, a receiving section, and a mode register that specifies the operating mode. There is.

送信バッファレジスタは、内部データが空（エンプティ
）になると割込み要求ＩＮＴＳＴを発生し、受信バッフ
ァレジスタは、内部にフルにデータが蓄えられると割込
み要求ＩＮＴＳＲを発生する。The transmitting buffer register generates an interrupt request INTST when internal data becomes empty, and the receiving buffer register generates an interrupt request INTSR when the internal data is fully stored.

シリアルモードレジスタは、８ビツト構成の２つのレジ
スタ、シリアルモードハイレジスタＳＭＨとシリアルモ
ードロウレジスタＳＭＬでなっている。The serial mode register consists of two registers of 8-bit configuration, a serial mode high register SMH and a serial mode low register SML.

実施例では、非同期モードを使用している。シリアルデ
ータは、スタートビット、８ビツトデータ。In the example, asynchronous mode is used. Serial data consists of a start bit and 8-bit data.

パリティビット及びストップビットの計１１ビットでな
っている。転送速度は４２２μｓｅｃである。It consists of a total of 11 bits including a parity bit and a stop bit. The transfer rate is 422 μsec.

シリアルモードレジスタＳＭＬ、ＳＭＨには、初期設定
時に、非同期モード、受信イネーブル、蓬信イネーブル
及びクロック２．４μＳｅｅの状態がセットされる。割
込みマスクレジスタＭＫＨのＭＫＳＲをリセットした後
、受信割込みを許可する。In the serial mode registers SML and SMH, the states of asynchronous mode, reception enable, communication enable, and clock 2.4μSee are set at the time of initial setting. After resetting MKSR of interrupt mask register MKH, reception interrupts are enabled.

第１ａ図に示すシーケンス制御ユニット２０からシリア
ルデータが送られると、そのデータは受信端子ＲＸＤ　
（Ｐｃｔ）で受信され、受信バッファレジスタＲＸＢに
転送される。バッファレジスタＲＸＢがフルバッファに
なると１割込み要求が発生し９割込みフラグＦＳＲがセ
ットされる。それによって、マイクロコンピュータ１０
０は受信割込みルーチンにジャンプする。そのルーチン
では、受信データを所定のメモリにストアし、送信すべ
きデータを送信バッファレジスタＴＸＩ３に書き込む、
書き込みが終了すると、シリアル１７０回路Ｂｌは送信
バッファレジスタＲＸＢの内容を自動的にシリアルレジ
スタに転送し、データ送信端子ＴＸＤ　（ＰＣＯ）から
シリアルデータとして各ビットを順次出力する。When serial data is sent from the sequence control unit 20 shown in FIG. 1a, the data is transferred to the receiving terminal RXD.
(Pct) and transferred to the receive buffer register RXB. When buffer register RXB becomes a full buffer, 1 interrupt request is generated and 9 interrupt flag FSR is set. Thereby, the microcomputer 10
0 jumps to the receive interrupt routine. In this routine, the received data is stored in a predetermined memory, and the data to be transmitted is written to the transmit buffer register TXI3.
When writing is completed, the serial 170 circuit Bl automatically transfers the contents of the transmission buffer register RXB to the serial register, and sequentially outputs each bit as serial data from the data transmission terminal TXD (PCO).

Ａ／Ｄ変換回路Ｂ５： この回路は入力回路、直列ストリング、電圧コンパレー
タ、逐次近似ロジック、およびレジスタＣＲＯ−ＣＲ３
で構成されている。８本のアナログ入力はマルチプレク
スされ、Ａ／ＤチャンネルモードレジスタＡＮＭの指定
により選択されるようになっている。　Ａ／Ｄ変換され
たデータはレジスタＣＲＯ〜ＣＲ３にストアされる。Ａ
／Ｄ変換回路Ｂ５の動作モードはＡ／Ｄチャンネルモー
ドレジスタＡＮＭによって指定する。A/D conversion circuit B5: This circuit includes an input circuit, a series string, a voltage comparator, successive approximation logic, and registers CRO-CR3.
It consists of Eight analog inputs are multiplexed and selected by designation of A/D channel mode register ANM. The A/D converted data is stored in registers CRO to CR3. A
The operation mode of the /D conversion circuit B5 is specified by the A/D channel mode register ANM.

実施例では、第２ａ図に示すように、８チヤンネルのア
ナログ入力端子のチャンネル０　（ＡＮＯ）にランプ電
圧目標値設定信号（ＶＲ２０２の出力）が印加され、チ
ャンネル１（ＡＮＩ）にはランプ電圧フィードバック信
号が印加され、チャンネル２（ＡＮ２）には定着ヒータ
温度検出信号が印加される。他のチャンネルは未使用で
ある。In the embodiment, as shown in FIG. 2a, a lamp voltage target value setting signal (output of VR202) is applied to channel 0 (ANO) of the 8-channel analog input terminal, and a lamp voltage feedback signal is applied to channel 1 (ANI). A signal is applied, and a fixing heater temperature detection signal is applied to channel 2 (AN2). Other channels are unused.

変換されるデジタルデータは、レジスタＣＲＯ−ＣＲＩ
−ＣＲ２−ＣＲ３に順次ストアされる。４つのレジスタ
ＣＲＯ〜ＣＲ３にデータが揃うと、内部割込みが発生し
１割込みフラグ（ＦＡＤ）がセットされる。その後、Ａ
／Ｄ変換回路Ｂ５は、割込みが受は付けられたかどうか
に関係なく、再びＡ／Ｄ変換を続行する。割込みが発生
すると。The digital data to be converted is stored in registers CRO-CRI.
-CR2-CR3 are stored sequentially. When the four registers CRO to CR3 have all the data, an internal interrupt is generated and a 1 interrupt flag (FAD) is set. After that, A
The /D conversion circuit B5 continues A/D conversion again regardless of whether the interrupt is accepted or not. When an interrupt occurs.

マイクロコンピュータ１００は、割込みマスクレジスタ
（ＭＫＨ）のＭＫＡＤがリセットされていれば、１＃Ｊ
込みルーチンにジャンプする１割込みが受は付けられる
と、フラグＦＡＤはリセットされる。If MKAD of the interrupt mask register (MKH) is reset, the microcomputer 100 outputs 1#J.
When one interrupt that jumps to the interrupt routine is accepted, the flag FAD is reset.

割込み制御回路Ｂ２： この実施例では１割込みの発生原因は、上記タイマ割込
み、タイマ／イベントカウンタ割込み、シリアル受信割
込み及びＡ／Ｄ変換割込みと、外部割込みがある。外部
割込みは、マイクロコンピュータ１００の割込み要求入
力端子ＩＮＴＬに印加されるゼロクロス信号の立ち上が
りエツジ検出により割込み要求フラグＦ１がセットされ
ることにより発生する。マイクロコンピュータ１００は
５割込みマスクレジスタＭＫＬのＭＫＩがセットされて
いれば、割込みルーチンヘジャンプする。Interrupt control circuit B2: In this embodiment, the causes of one interrupt include the above-mentioned timer interrupt, timer/event counter interrupt, serial reception interrupt, A/D conversion interrupt, and external interrupt. An external interrupt is generated when the interrupt request flag F1 is set by detecting a rising edge of a zero-cross signal applied to the interrupt request input terminal INTL of the microcomputer 100. If MKI of the 5th interrupt mask register MKL is set, the microcomputer 100 jumps to the interrupt routine.

フラグＦ１は１割込みが受は付けられるか又はそのフラ
グがチェックされると、自動的にリセットされる。Flag F1 is automatically reset when one interrupt is accepted or the flag is checked.

なお１割込みの優先順位は、タイマ割込み一外部割込み
一タイマ／イベントカウンタ割込み−Ａ／Ｄ変換割込み
−シリアル受信側込み（高−低）の順である。The priority order of one interrupt is: timer interrupt, external interrupt, timer/event counter interrupt, A/D conversion interrupt, and serial receiving side interrupt (high-low).

ポート（ＰＯＲＴ　Ａ−ＰＯＲＴ　Ｆ）　：全てのポー
トが、出力ラッチ付きの入／出力ポートである。各ポー
トの入／出力の指定は。Ports (PORT A-PORT F): All ports are input/output ports with output latches. Specify input/output for each port.

各モードレジスタＭＡ、ＭＢ、ＭＣ，ＭＤ及びＭＦの設
定により行なう。This is done by setting each mode register MA, MB, MC, MD, and MF.

次に、実施例の動作を説明するが、詳細な説明に入る前
に、第３図のタイミングチャートと第４図のゼネラルフ
ローチャートとを参照して概略の動作を説明する。Next, the operation of the embodiment will be described, but before going into detailed explanation, the general operation will be explained with reference to the timing chart of FIG. 3 and the general flowchart of FIG. 4.

第４図のステップ５５−８６−８５−・・・・のループ
は、第３図のサイクルＯ（ＣＹＣＩ、８０）に相当し、
同様に、ステップＳ７−８８−８９−８１１−８３−８
４−・・・・・及びステップＳ７−８８−８９−８１１
−８１２−８３−８４−−−・はサイクル１．　（ＣＶ
ＣＬＩ！１）に相当する。サイクル０では、ランプ電圧
のサンプリング、表示制御、キースイッチ走査（読取り
）及びシーケンス制御ユニットとの通信制御を行なって
いる。ステップＳ７−８８−８９−８１１−８３−３４
を通るサイクル１では、ランプ電圧の目標値及び定着ヒ
ータ温度をサンプリングし、サイクルＯでサンプリング
したランプ電圧と目標値とから、ランプ電圧の位相角タ
イマを更新する。またサイクルＯと同様に、キースイッ
チの走査制御と表示制御を行なう。The loop of steps 55-86-85-... in FIG. 4 corresponds to cycle O (CYCI, 80) in FIG.
Similarly, step S7-88-89-811-83-8
4-...and step S7-88-89-811
-812-83-84---- is cycle 1. (CV
CLI! Corresponds to 1). In cycle 0, lamp voltage sampling, display control, key switch scanning (reading), and communication control with the sequence control unit are performed. Step S7-88-89-811-83-34
In cycle 1, the lamp voltage target value and fixing heater temperature are sampled, and the lamp voltage phase angle timer is updated from the lamp voltage and target value sampled in cycle O. Also, as in cycle O, key switch scanning control and display control are performed.

ステップＳ７−８８−５９−８１１−８　ｌ　２−８３
−８４を通るサイクル１　（サイクル１ｂとする）では
、上記制御の他に、更に定着ヒータの操作量（デユーテ
ィ）を求めろ。サイクル１ｂは、１秒間隔で実行される
。即ち、ランプ電圧制御はサイクル０−サイクルｌ　（
サイクル１ｂを含む）の２サイクル（部用交流電源波形
の１波）が制御周期になり、定着ヒータ温度制御は１秒
が制御周期になる。Step S7-88-59-811-8 l 2-83
In cycle 1 (referred to as cycle 1b) which passes through -84, in addition to the above control, determine the operation amount (duty) of the fixing heater. Cycle 1b is performed at 1 second intervals. That is, the lamp voltage control is cycle 0-cycle l (
The control period is two cycles (including cycle 1b) (one wave of the partial AC power waveform), and the control period of fixing heater temperature control is one second.

以下、詳細な動作を説明する。また、以下の説明におい
て括弧を付けた記号を、ここで次のように定義する。The detailed operation will be explained below. In addition, in the following explanation, symbols in parentheses are defined as follows.

（）：レジスタ、カウンタ、フラグ ［］；人・出力信号 ＜〉：ジャンプ先アドレス また、括弧を付けない記号は、サブルーチン、即値デー
タ、部品名称又はポート名称を示す。(): register, counter, flag []; person/output signal <>: jump destination address Symbols without parentheses indicate subroutines, immediate data, component names, or port names.

ステップＳｌで電源が投入されると、ステップＳ２の初
期設定を行なう。初期設定の詳細を、第５ａ図、第５ｂ
図、第５ｃ図及び第５ｄ図に示す。When the power is turned on in step Sl, initial settings are performed in step S2. Details of the initial settings are shown in Figures 5a and 5b.
5c and 5d.

初期設定では、まず、スタックポインタをＦＦＦＦＨに
セラ１−シ、レジスタＶにＦＦＨをセットする（これは
、メモリ空間上のＦＦ０ＯＩＩ−ＦＦＦＦ１１にワーキ
ング領域を設定することを意味する）。In the initial setting, first, the stack pointer is set to FFFFH, and the register V is set to FFH (this means that a working area is set in FF0OII to FFFF11 in the memory space).

次に、ポートを初期設定する。まず、ポートＡ（ＰＡＯ
−ＰＡ７）を入力ポートに設定し、ポートＢ　（ＰＢＯ
−ＰＢ７）を出力ポートに設定してその全ビットを高レ
ベルＨに設定する。ポートＣ（ＰＣＯ−ＰＯ２）は、Ｐ
ＣＯ，ＰＣＩ及びＰＯ２をコントロールポートに設定し
、ＰＯ２を入力ポートに設定し、ＰＯ２，ＰＯ２，ＰＯ
２及びＰＯ２を出力ポートに設定し、出力ポートには高
しベルＨ（オフレベル）をセットする。ポートＤ（ＰＤ
Ｏ−ＰＤ７）　及びポートＦ　（ＰＦＯ−ＰＩ’７）は
、出力ポートに設定し、全ビット高レベルＨに設定する
。Next, initialize the ports. First, port A (PAO
-PA7) is set as the input port, and port B (PBO
-PB7) is set as an output port and all its bits are set to high level H. Port C (PCO-PO2) is P
Set CO, PCI and PO2 as control ports, set PO2 as input port, and
2 and PO2 are set to the output ports, and a high bell H (off level) is set to the output ports. Port D (PD
O-PD7) and port F (PFO-PI'7) are set as output ports, and all bits are set to high level H.

ポートＰＣ４，ＰＣ５及びＰＯ２から、それぞれランプ
ドライブ信号［ＬＭＰＤＲＶ］、定着ヒータドライブ信
号［ＦＵＨＤＲＶ］及びメインモータドライブ信号［Ｍ
ＯＴＤＲＶ］が出力される。Lamp drive signal [LMPDRV], fixing heater drive signal [FUHDRV] and main motor drive signal [M
OTDRV] is output.

ポートＢ、ポートＤ及びポートＦのＰＦ４−ＰＦ７は操
作部の発光ダイオード点灯データ出力ポートであり、ポ
ートＦのＰＦＯ−ＰＦ２はキースキャン信号出力ポート
であり、ＰＦ３はブザー制御信号出力ポートである。PF4-PF7 of port B, port D, and port F are light emitting diode lighting data output ports of the operating section, PFO-PF2 of port F are key scan signal output ports, and PF3 is a buzzer control signal output port.

続いて、ワーキング領域の全てのメモリ（アドレスＦＦ
０ＯＨ−ＦＦＦＦ）ｌ）をクリアする。また送信同期キ
ャラクタＦＦＩ（を送信同期レジスタ（ＴＸＳＹＮＣ）
にセットし、全てのカセットデータレジスタにオフデー
タをセットする。Next, all memories in the working area (address FF
Clear 0OH-FFFF)l). In addition, the transmit synchronization character FFI (transmit synchronization register (TXSYNC)
and set off data to all cassette data registers.

次に、前回コピースタート時定着ヒータ温度レジスタ（
ＰＲＥＦＵＴ）に、擬似前回コピースタート時定着ヒー
タ温度５ＴＢＮＤＨ（目標値より若干高い温度データ）
をセットし、ヒータ制御カウンタ（ＨＥＴＣＮＴ）及び
４進カウンタ（ＱＡＤＣＮＴ）に１をセットする１次に
、タイマ／イベントカウンタ（ＥＴＭＩ）を２ｍ５ｅｃ
のインターバルモードに設定し、カウンタをスタートす
る。Next, check the fusing heater temperature register at the previous copy start (
PREFUT), the fusing heater temperature at the pseudo previous copy start is 5TBNDH (temperature data slightly higher than the target value)
and set the heater control counter (HETCNT) and quaternary counter (QADCNT) to 1. Next, set the timer/event counter (ETMI) to 2m5ec.
Set to interval mode and start the counter.

更に、シリアル１１０回路に非同期モードを設定し、転
送りロック周期を２．４ｍ５ｅｃに設定し、送信・受信
を許可する。そして、受信の割込みマスクを解除し１割
込みを許可する。Furthermore, the serial 110 circuit is set to asynchronous mode, the transfer lock cycle is set to 2.4m5ec, and transmission and reception are permitted. Then, the reception interrupt mask is canceled and one interrupt is permitted.

次に、表示を０．５秒間禁止するために、タイマレジス
タＴＭＯ及びＴＭＩに、それぞれ２５５及び５１をセッ
トし、書割込み要求フラグ（ＦＴＯ）、（ＦＴＩ）をリ
セットし、タイマモードを設定し、タイマをスタートす
る。Next, to inhibit display for 0.5 seconds, set timer registers TMO and TMI to 255 and 51, respectively, reset write interrupt request flags (FTO) and (FTI), and set timer mode. Start the timer.

タイマをスタートしてからフラグ（ＦＴＯ）がセットさ
れるまで、つまり０．５秒を経過するまでの間、受信デ
ータ・デコード・サブルーチンＣＴＬＩＳＲを繰り返し
実行する。０．５秒を経過すると、タイマＴＩＭＥＲＯ
及びＴＩＭＥ旧を停止し、タイマ／イベントカウンタの
割込みマスクを解除する。これ以降、タイマ／イベント
カウンタの割込みが２ｍ５ｅｅ毎に発生する。The received data decoding subroutine CTLISR is repeatedly executed from the time the timer is started until the flag (FTO) is set, that is, until 0.5 seconds have elapsed. When 0.5 seconds have elapsed, the timer TIMERO
and TIME old, and cancel the interrupt mask of the timer/event counter. After this, a timer/event counter interrupt occurs every 2m5ee.

次に、ゼロクロス信号の立下り割込みフラグ（Ｆ２）を
リセットする。Next, the falling interrupt flag (F2) of the zero-crossing signal is reset.

以上が終了すると、次に＜５ＴＲＴＴ　ＳＲ＞　（第５
ｃ図）にジャンプする。＜Ｓ　ＴＲＴ　Ｉ　Ｓ　Ｒ＞か
ら始まる処理では、受信データ・デコード・サブルーチ
ンＣＴＬＩＳＲを実行した後、フラグ（Ｆ２）をチェッ
クし、それが「０」即ちゼロクロス未検出なら＜５ＴＲ
ＴＩＳＲ＞に戻る。フラグ（Ｆ２）がｒｌＪ即ちゼロク
ロス到来なら、０．５秒間時間待ちするために、タイマ
レジスタＴＭＯ及びＴＭＩに、それぞれ２５５及び５Ｉ
をセットし、タイマＴＩＭＥＲＯの割込みフラグ（ＦＴ
Ｏ）をリセットしく（ＦＴＩ）は先のチェックによりリ
セットされている））、タイマＴＩＭＥＲＯ，ＴＩＭＥ
ＲＩをスタートする。そして、フラグ（ＦＴＩ）がセッ
トされるまで、つまりゼロクロスを検出してから０．５
秒間待ち、その間、受信データ・デコード・サブルーチ
ンＣＴＬＩＳＲの実行を繰り返す。これは、電源投入時
のチャタリングによる誤動作を防止するための処理であ
る。０．５秒間を経過すると、タイ？ＴＩＭＥＲＯ，Ｔ
ＩＭＥＲＩをストップし、＜ＣＨＫＦＲＱ＞ヘジャンプ
する。When the above is completed, next <5TRTT SR> (5th
Jump to Figure c). In the process starting from <STRT I S R>, after executing the receive data decoding subroutine CTLISR, the flag (F2) is checked, and if it is "0", that is, no zero cross has been detected, <5TR
Return to TISR>. If the flag (F2) is rlJ, that is, a zero cross has arrived, timer registers TMO and TMI are set to 255 and 5I, respectively, in order to wait for 0.5 seconds.
and set the timer TIMERO interrupt flag (FT
O) should be reset (FTI) has been reset by the previous check), and timers TIMERO and TIME should be reset.
Start RI. Then, until the flag (FTI) is set, that is, after detecting the zero cross, 0.5
Wait for 1 second, during which time the receive data decoding subroutine CTLISR is repeated. This is a process to prevent malfunctions due to chattering when the power is turned on. After 0.5 seconds, is there a tie? TIMERO,T.
Stop IMERI and jump to <CHKFRQ>.

＜ＣＨＫＦＲＱ＞から始まる処理では、商用電源の周波
数を判別する。まず、フラグ（Ｆ２）をリセットし、ゼ
ロクロス欠落カウンタ（ＮＯＺＣＮＴ）をリセットする
。このカウンタは、２ｍ５ｅｃ毎にカウントアツプされ
る。次に、フラグ（Ｆ２）がセットされるまで待つ、但
し、カウンタ（Ｎ。In the process starting from <CHKFRQ>, the frequency of the commercial power source is determined. First, the flag (F2) is reset, and the zero-cross missing counter (NOZCNT) is reset. This counter is counted up every 2m5ec. Next, wait until the flag (F2) is set, but the counter (N.

Ｚ　ＣＮ　Ｔ）が６より大、つまり１４ｍ５ｅｃを経過
してもフラグ（Ｆ２）がリセットのままなら、〈５ＴＲ
ＴＩＳＲ＞に戻る。フラグ（Ｆ２）がセットされたら、
つまりゼロクロスタイミングが到来したら、タイマレジ
スタＴＭＯに周波数判別データ２３８をセットし、カウ
ンタ（ＮＯＺＣＮＴ）をリセットし、フラグ（ＦＴＯ）
をリセットし、タイ°マＴＩＭＥＲＯをスタートする。Z CN T) is larger than 6, that is, if the flag (F2) remains reset even after 14 m5ec, <5
Return to TISR>. Once the flag (F2) is set,
In other words, when the zero cross timing arrives, the frequency discrimination data 238 is set in the timer register TMO, the counter (NOZCNT) is reset, and the flag (FTO) is set.
and start timer TIMERO.

その後フラグ（Ｆ２）がセットされたら、タイマＴＩＭ
ＥＲ０を停止し、フラグ（ＦＴＯ）をチェックする・フ
ラグ（ＦＴＯ）が「１」なら５　Ｑ　Ｈｚに判別する。After that, when the flag (F2) is set, timer TIM
Stop ER0 and check the flag (FTO) - If the flag (FTO) is "1", determine 5 Q Hz.

但し５カウンタ（ＮＯＺＣＮＴ）が６より大。However, the 5 counter (NOZCNT) is greater than 6.

即′ち１４ｍ５ｅｃ以上経過してもフラグ（Ｆ２）がセ
ットされなければ、タイマＴＩＭＥＲＯを停止した後で
、＜５ＴＲＴＩ　ＳＲ＞に戻る。That is, if the flag (F2) is not set even after 14 m5 ec or more have elapsed, the timer TIMERO is stopped and then the process returns to <5TRTISR>.

周波数判別が終了したら１次の（ＩＮＴＭＯＤ＞に進み
、タイマレジスタＴＭＯに２５をセットし。When frequency discrimination is completed, proceed to the primary (INTMOD>) and set 25 in the timer register TMO.

タイマＴＩＭＥＲＯの入力クロックを１．２μｓｅｃに
指定する。これによって、ランプ電圧の位相角タイマＴ
ＩＭＥＲＩの入力クロック周期が３０μｓｅｃに設定さ
れる。The input clock of timer TIMERO is specified as 1.2 μsec. As a result, the lamp voltage phase angle timer T
The input clock period of IMERI is set to 30 μsec.

最後に、ゼロクロス立上り割込みフラグ（Ｆｌ）をリセ
ットし、ゼロクロス立上り割込みマスク及び位相角タイ
マ割込みマスク（ＭＫＩ及びＭＫＴｌ）を解除（リセッ
ト）する。Finally, the zero-cross rising interrupt flag (Fl) is reset, and the zero-cross rising interrupt mask and phase angle timer interrupt mask (MKI and MKTl) are canceled (reset).

以上が、第４図にステップＳ２として示す初期設定動作
である。The above is the initial setting operation shown as step S2 in FIG. 4.

次にステップＳ３以降を説明する。まず、ゼロクロスカ
ウンタ　（ＺＣＰＣＮＴ）をチェックし、それが奇数な
ら＜ＣＹＣＬＥＯ＞に進む、カウンタ（ＺＣＰＣＮＴ）
が偶数なら、ステップ８４に進み、ゼロクロス欠落フラ
グ（ＮＯＺＣＰ）をチェックすル、フラグ（ＮＯＺＣＰ
）が「０」なら、＜５ＴＡＲＴ＞に戻り、フラグ（ＮＯ
ＺＣＰ）がｒｌＪ即ちゼロクロス欠落なら＜ＣＨＫ　Ｉ
　ＳＲ＞ヘジャンプする。ここで、カウンタ（ＺＣＰＣ
ＮＴ）は、ゼロクロス毎にインクリメントされ（ゼロク
ロス割込みルーチンで行なわれる）、フラグ（ＮＯＺＣ
Ｐ）は１００　ｍ５ｅｃ間ゼロクロスが来なければ、タ
イマ／イベントカウンタ割込みルーチンでセットされる
。Next, steps after step S3 will be explained. First, check the zero cross counter (ZCPCNT), and if it is an odd number, proceed to <CYCLEO>, the counter (ZCPCNT)
If the flag (NOZCP) is an even number, proceed to step 84 and check the zero cross missing flag (NOZCP).
) is “0”, return to <5TART> and set the flag (NO
ZCP) is rlJ, that is, zero crossing is missing, <CHK I
Jump to SR>. Here, the counter (ZCPC
NT) is incremented on every zero crossing (done in the zero crossing interrupt routine) and flag
P) is set by the timer/event counter interrupt routine if a zero cross does not occur for 100 m5ec.

＜ＣＹＣＬＥＩ＞にエントリーすると、カウンタ（ＺＣ
ＰＣＮＴ）をチェックし、それが偶数なら＜ＣＹＣＬＥ
Ｉ＞に進む、カウンタ（ＺＣＰＣＮＴ）が奇数なら、フ
ラグ（ＮＯＺＣＰ）をチェックし、それがｒｌＪなら＜
ＣＨＫＩＳＲ＞にジャンプし、「０」なら＜ＣＹＣＬＥ
Ｏ＞に戻って上記動作を繰り返す０通常、即ちゼロクロ
ス信号が正常なら、この動作をｌＯ又は８　、３　ｍ５
ｅｃ　（５０／６０Ｈｚ）の間続ける。この間に、ゼロ
クロス割込みルーチンＺＣＴＮＴでセットされスタート
される位相角タイマ（ＴＭＩ）により、タイマ割込みが
発生する。それによって、タイマ割込みルーチンＴＭＩ
ＮＴを実行し、ここで、露光ランプを点灯し、Ａ／Ｄ変
換回路Ｂ５をポートＡＮＩからのランプ電圧のサンプリ
ングモード（セレクトモード）に設定し、Ａ／Ｄ変換を
スタートする。これにより、以後、Ａ／Ｄ変換割込みが
４６０μｓｅｃ毎に発生する。この割込みが発生すると
、Ａ／Ｄ変換割込みルーチンＡＤＩＮＴを実行する。そ
れによって、変換データが所定のメモリにストアされる
。When you enter <CYCLEI>, the counter (ZC
PCNT), and if it is an even number, <CYCLE
If the counter (ZCPCNT) is an odd number, check the flag (NOZCP), if it is rlJ, proceed to <I>.
Jump to CHKISR>, and if it is "0" then <CYCLE
Return to O> and repeat the above operation.0 Normally, that is, if the zero cross signal is normal, repeat this operation at lO or 8,3 m5
Continue for ec (50/60Hz). During this time, a timer interrupt is generated by the phase angle timer (TMI), which is set and started by the zero-crossing interrupt routine ZCTNT. Thereby, the timer interrupt routine TMI
NT is executed, and here the exposure lamp is turned on, the A/D conversion circuit B5 is set to the sampling mode (select mode) of the lamp voltage from the port ANI, and A/D conversion is started. As a result, an A/D conversion interrupt is generated every 460 μsec thereafter. When this interrupt occurs, an A/D conversion interrupt routine ADINT is executed. Thereby, the converted data is stored in a predetermined memory.

Ａ／Ｄ変換割込みは、ゼロクロスの立ち上がりエツジを
検出するまで行なう。The A/D conversion interrupt is performed until the rising edge of zero cross is detected.

＜ＣＹＣＬＥＩ＞でも、ｚＣＩＮＴでセットジスタート
した位相角タイマ（ＴＭＩ）により、タイマ割込みが発
生する。タイマ割込みが発生すると。Also in <CYCLEI>, a timer interrupt is generated by the phase angle timer (TMI) set and started by zCINT. When a timer interrupt occurs.

ＴＭＩＮＴの実行により、ランプを点灯し、Ａ／Ｄ変換
回路Ｂ５を、ポー１．　Ａ　Ｎ　Ｏのランプ電圧目標値
及びポートＡＮ２の定着ヒータ温度データをサンプリン
グするモード（スキャンモード）に設定し、Ａ／Ｄ変換
をスタートする。これによって。By executing TMINT, the lamp is turned on and the A/D conversion circuit B5 is set to port 1. A mode (scan mode) is set to sample the lamp voltage target value of ANO and fixing heater temperature data of port AN2, and A/D conversion is started. by this.

Ａ／Ｄ変換割込みが発生する。Ａ／Ｄ変換割込みが発生
すると、ＡＤＩＮＴの実行により、変換データを所定の
メモリにストアし、Ａ／Ｄ変換割込みをマスクする。An A/D conversion interrupt occurs. When an A/D conversion interrupt occurs, ADINT is executed to store the conversion data in a predetermined memory and mask the A/D conversion interrupt.

＜ＣＹＣＬＥＩ＞１：’は、サブルーチンＣＡＬＶＳＥ
Ｔを実行し、先にサンプリングしたランプ電圧目標値を
基に、新たにランプ電圧目標値を設定する。そして、サ
ブルーチンＳＵＭＳＱＲ，ＣＡＬＲＭＳ及びＰＷＭを順
次実行し、＜ＣＹＣＬＥＯ〉でサンプリングしたランプ
電圧の瞬時データの２乗積算値演算、実効値演算９位相
角タイマ値演算の処理を順次行なう。<CYCLEI>1:' is subroutine CALVSE
T is executed, and a new lamp voltage target value is set based on the previously sampled lamp voltage target value. Then, the subroutines SUMSQR, CALRMS, and PWM are executed in sequence, and the calculation of the square integrated value of the instantaneous data of the lamp voltage sampled at <CYCLEO> and the calculation of the effective value calculation 9 phase angle timer value are performed in sequence.

次に、サブルーチンＣＨＫＰＲＴを実行し、操作部のプ
リントキーの状態変化検出を行なう。そして、サブルー
チンＣＯＮＤＭの実行により、ランプ電圧及び定着ヒー
タ温度のディランプ１ン変換を行なう。次に（ＣＨＫＩ
ＳＲ＞に進み、サブルーチンＣＴＬＩＳＲを実行し、シ
ーケンス制御ユニット２０からの受信データを解読する
。ＣＴＬＩＳＲが終了すると、フラグ（ＮＯＺＣＰ）を
チェックし、それがｒＯＪなら＜ＣＨＫＣＨＴ＞に進む
、フラグ（ＮＯＺＣＰ）が「１」ならサブルーチンＣＴ
　ＬＯＦ　Ｆの実行によりゼロクロス異常処理を行ない
、＜ＣＨＫＩＳＲ＞に戻る。Next, the subroutine CHKPRT is executed to detect a change in the state of the print key on the operation section. Then, by executing the subroutine CONDM, the lamp voltage and the fixing heater temperature are subjected to de-ramp conversion. Next (CHKI
SR>, the subroutine CTLISR is executed, and the received data from the sequence control unit 20 is decoded. When CTLISR is finished, check the flag (NOZCP), and if it is rOJ, proceed to <CHKCHT>. If the flag (NOZCP) is "1", proceed to subroutine CT
Execute LOF F to perform zero-crossing abnormality processing and return to <CHKISR>.

＜ＣＨＫＨＣＴ＞では、ヒータ制御カウンタ（ＨＥＴＣ
ＮＴ）をチェックし、それが「０」でなければ＜５ＴＡ
ＲＴ＞に戻る。カウンタ（ＨＥＴＣＮＴ）が「０」なら
、ステップ８１２に進む、なお、カウンタ（ＨＥＴＣＮ
Ｔ）は、ＺＣＩＮＴにおいて４回の処理に１回の割合い
でデクリメントされ、その内容が０になるのは１秒毎で
ある。In <CHKHCT>, the heater control counter (HETC
NT), and if it is not "0", <5TA
Return to RT>. If the counter (HETCNT) is "0", the process advances to step 812;
T) is decremented once every four processes in ZCINT, and its contents become 0 every second.

ステップ８１２では、サブルーチンＳＥＴＥＭＰの実行
により、定着ヒータの目標温度を設定し。In step 812, the target temperature of the fixing heater is set by executing the subroutine SETEMP.

（ＨＥＴＣＮＴ）に２５又は３０　（５０１１ｚ／６０
Ｈｚ）をセットする。(HETCNT) to 25 or 30 (5011z/60
Hz).

次に、ヒータ制御周期フラグ（ＨＴＳＰＴＭ）をチェッ
クし、それが「０」、即ち周期が１秒なら＜０ＰＲＦＰ
ＩＤ＞にジャンプする。フラグ（ＨＴＳＰＴＭ）が「ｌ
」、即ち制周期が５秒なら。Next, check the heater control cycle flag (HTSPTM), and if it is "0", that is, the cycle is 1 second, <0PRFP
Jump to ID>. The flag (HTSPTM) is
”, that is, if the control period is 5 seconds.

５進カウンタ　（ＰＮＴＣＮＴ）をデクリメントし。Decrement the quinary counter (PNTCNT).

その結果が負ならカウンタ（ＰＮＴＣＮＴ）に４をセッ
トし、＜０ＰＥＦＰＩＤ＞に進む。カウンタ（ＰＮＴＣ
ＮＴ）が負でなければ、（ＣＨＫＦＩＸ＞にジャンプす
る。フラグ（ＨＴＳＰＴＭ）のセット及びリセットにつ
いては後で詳細に説明する。If the result is negative, set the counter (PNTCNT) to 4 and proceed to <0PEFPID>. Counter (PNTC
If NT) is not negative, jump to (CHKFIX>). Setting and resetting the flag (HTSPTM) will be explained in detail later.

＜０ＰＲＦＰＩＤ＞では、サブルーチンＦＵＰＩＤの実
行により、定着ヒータ付勢の操作量（オンサイクル数）
を更新する。そして、＜ＣＨＫＦＩＸ〉に進み、定着ヒ
ータデユーティ固定フラグ（Ｆ　Ｉ　Ｘ　ＦＵＣ）をチ
ェックし、それが「ｌ」。In <0PRFPID>, by executing the subroutine FUPID, the operation amount (on cycle number) of the fixing heater energization is
Update. Then, proceed to <CHKFIX> and check the fusing heater duty fixing flag (FIX FUC), which is "l".

即ち固定ならサブルーチンＲＥＳＦＵＣの実行により定
着ヒータ付勢操作量を０又は１００％に固定する。フラ
グ（Ｆ　Ｉ　Ｘ　ＦＵＣ）が「０」なら、上記動作をス
キップする。That is, if it is fixed, the fixing heater energizing operation amount is fixed at 0 or 100% by executing the subroutine RESFUC. If the flag (FIX FUC) is "0", the above operation is skipped.

次に、サブルーチンＣＨＫＴＭＰの実行により、定着ヒ
ータ温度のチェックを行なう。このチェックには、プレ
・リロード、リロード、オーバヒート及びサーミスタ断
線のチェックが含まれる。Next, the fixing heater temperature is checked by executing subroutine CHKTMP. This check includes pre-reload, reload, overheat and thermistor disconnection checks.

以上が終了すると、＜５ＴＡＲＴ＞に戻り、上記動作を
繰り返す。When the above is completed, the process returns to <5TART> and the above operation is repeated.

次に、各側込みサービスルーチン及びサブルーチンにつ
いて詳細に説明する。Next, each side service routine and subroutine will be explained in detail.

（１）ＺＣＩＮＴ−・’　”　’第６ａ図この割込みサ
ービスルーチンは、ゼロクロス信号［ＺＣＰ］が低レベ
ルＬから高レベルＨに変化した時に実行される。このル
ーチンにエントリーすると、まずゼロクロス信号［ＺＣ
Ｐ］をチェックし、それが低レベルＬなら、以降の割込
み処理をスキップし、直ちにこの処理から抜は出す。こ
れは、信号［ＺＣＰ］のノイズによる誤動作を防止する
ために行なう。(1) ZCINT-・' ” 'Figure 6a This interrupt service routine is executed when the zero-crossing signal [ZCP] changes from low level L to high level H. When this routine is entered, first the zero-crossing signal [ZCP]
P] is checked, and if it is low level L, subsequent interrupt processing is skipped and this processing is immediately exited. This is done to prevent malfunctions due to noise in the signal [ZCP].

信号［ＺＣＰ］が高レベルＨなら、正規の割込みと見な
し、以下の処理を行なう、まず、ゼロクロス割込み及び
Ａ／Ｄ変換割込みをマスクし、位相角タイマをストップ
する。次に、ランプ点灯フラグ（ＲＥＧＵ）をチェック
し、それが「１」即ちランプ点灯なら＜ＲＥＧＡＣＴ＞
にジャンプする。If the signal [ZCP] is at a high level H, it is regarded as a regular interrupt, and the following processing is performed. First, the zero-cross interrupt and A/D conversion interrupt are masked, and the phase angle timer is stopped. Next, check the lamp lighting flag (REGU), and if it is "1", that is, the lamp is lit, <REGACT>
Jump to.

フラグ（ＲＥＧＵ）が「０」即ちランプ消灯なら、第２
ランプ点灯フラグ（ＬＭＰＯＮ）をチェックし、それが
「１」即ちランプ点灯なら、＜ＲＥ　ＧＡＣＴ＞にジャ
ンプし、フラグ（ＬＭＰＯＮ）が「０」即ちランプ消灯
なら、＜ＲＥＧＯＦＦ＞に進む。ここで、（ＲＥＧＵ）
は、シーケンス制御ユニット２０からの受信データであ
る。この受信データは、予めプリントキーが押されたの
を操作制御ユニット３０のマイクロコンピュータ１００
カ検出して、その情報をシーケンス制御ユニツ１−２０
に送り、それに応答してシーケンス制御ユニット２０が
操作制御ユニット３０に送り返すデータである。If the flag (REGU) is “0”, that is, the lamp is off, the second
The lamp lighting flag (LMPON) is checked, and if it is "1", that is, the lamp is on, jump to <REGACT>, and if the flag (LMPON) is "0", that is, the lamp is off, proceed to <REGOFF>. Here, (REGU)
is the received data from the sequence control unit 20. This received data is sent to the microcomputer 100 of the operation control unit 30 when the print key is pressed in advance.
The sequence control unit 1-20
This is the data that the sequence control unit 20 sends back to the operation control unit 30 in response.

コピーモードの時はフラグ（ＲＥＧＵ）が「１」であり
、待機モードの時は「０」にセットされる。The flag (REGU) is set to "1" in the copy mode, and set to "0" in the standby mode.

また、フラグ（ＬＭＰＯＮ）は、マイクロコンピュータ
１００が独白に露光ランプを点灯するの時に用いる。具
体的には、キースイッチマトリクス２４０に含まれるＤ
ＩＰスイッチのピッ）−７及び８をオンにセットすると
、ランプテストモードになリ、そのモードではプリン１
−キーを押すとフラグ（ＬＭＰＯＮ）をセットし、もう
一度プリントキーを押すとフラグ（ＬＭＰＯＮ）をリセ
ッ１−する。Further, the flag (LMPON) is used when the microcomputer 100 lights up the exposure lamp during monologue. Specifically, D included in the key switch matrix 240
Setting IP switch pins 7 and 8 to ON will enter lamp test mode, in which mode printer 1 will
- Pressing the key sets the flag (LMPON), and pressing the print key again resets the flag (LMPON).

この場合、シーケンス制御ユニツ１−２０には、プリン
トキーオフを示すデータを送る。ＤＩＰスイッチのビッ
ト８をオフすると、上記モードは解除され通常モードに
戻る。In this case, data indicating print key-off is sent to the sequence control unit 1-20. When bit 8 of the DIP switch is turned off, the above mode is canceled and the mode returns to normal mode.

＜ＲＥＧＯＦＦ＞では、定着ヒータデユーティ固定フラ
グ（ＦＵＣＦ　ＩＸ）をリセットし、ランプオフフラグ
（ＬＭＰＯＦＦ）及びソフトスタートフラグ（ＳＯＦＴ
）をセットする。そして、ランプオフ時の位相角タイマ
値ＯＦＦＴＩＭを位相角タイマレジスタ（ＰＨＡＮＧＬ
）にス１−アし、〈５ＥＴＰＨＡ＞へ進む。<REGOFF> resets the fuser heater duty fixing flag (FUCF IX), and resets the lamp off flag (LMPOFF) and soft start flag (SOFT).
). Then, the phase angle timer value OFFTIM at lamp off is set in the phase angle timer register (PHANGL).
) and proceed to <5ETPHA>.

＜ＲＥＧＡＣＴ＞では、フラグ（ＦＴＸＦＵＣ）をチェ
ックし、それが「０」なら（’ＦＩＸＦＵＣ）を「１」
にセットし、サブルーチンＦＵＣＦＩＸの実行により、
定着ヒータ制御デユーティを０又は１００％に固定する
。そして、フラグ（ＬＭＰＯＦＦ）をリセットし、位相
角タイマレジスタ（ＰＨＡＮＧＬ）に初期位相角タイマ
値ＩＰＡ５０（５０）［ｚの時）又はＩＰＡ６０（６０
Ｈｚの時）をストアし、＜５ＥＴＰＨＡ＞に進む。フラ
グ（Ｆ　Ｉ　Ｘ　ＦＵＣ）が「１」なら、上記動作をス
キップする。＜５ＥＴＰＨＡ＞では、レジスタ（ＰＨＡ
ＮＧＬ）の内容をＴＭＩにセットし、位相角タイマをス
タートする。つまり、先の初期設定ルーチンでも説明し
たように、タイマＴＩＭＥＲＯが３０μｓｅｃ毎に信号
を出力し、その出力信号をタイマＴＩＭＥ旧がその計数
クロックに設定して、タイマＴＩＭＨＲＩがスタートす
る。In <REGACT>, check the flag (FTXFUC), and if it is "0", set ('FIXFUC) to "1".
and by executing the subroutine FUCFIX,
Fix the fixing heater control duty to 0 or 100%. Then, the flag (LMPOFF) is reset and the initial phase angle timer value IPA50 (50) [at the time of z] or IPA60 (60
Hz) and proceed to <5ETPHA>. If the flag (FIX FUC) is "1", the above operation is skipped. In <5ETPHA>, the register (PHA
NGL) is set in TMI and the phase angle timer is started. That is, as explained in the initial setting routine above, the timer TIMERO outputs a signal every 30 μsec, the timer TIME old sets the output signal as its counting clock, and the timer TIMHRI starts.

次に、ランプドライブ信号［ＬＭＰＤＲＶ］　、定着ヒ
ータドライブ信号［ＦＵＨＤＲＶ］及びメインモードド
ライブ信号［ＭＯＴＤＲＶ］をオフする。次に、サブル
ーチンＨＴ　ＣＮ　Ｔ　Ｌの実行により、定着ヒータオ
ンカウンタ（ＦＵＣＮＴ）がＯでなければ、信号［ＦＵ
ＨＤＲＶ］をオンする。Next, the lamp drive signal [LMPDRV], fixing heater drive signal [FUHDRV], and main mode drive signal [MOTDRV] are turned off. Next, by executing the subroutine HT CN T L, if the fixing heater on counter (FUCNT) is not O, the signal [FU
HDRV] on.

上記サブルーチンＨＴＣＮＴＬの処理が終了すると、メ
インモータフラグ（ＭＯＴＯＲ）がｒｌ」なら信号［Ｍ
ＯＴＤＲＶ］をオンする。フラグ（ＭＯＴＯＲ）は、シ
ーケンス制御ユニット２０からの受信データである。When the processing of the above subroutine HTCNTL is completed, if the main motor flag (MOTOR) is "rl", the signal [M
OTDRV]. The flag (MOTOR) is received data from the sequence control unit 20.

最後に、ゼロクロスカウンタ（ＺＣＰＣＮＴ）をインク
リメントし、ゼロクロス欠落フラグ（Ｎ。Finally, the zero cross counter (ZCPCNT) is incremented and the zero cross missing flag (N.

ＺＣＰ）、ゼロクロス欠落カウンタ（ＮＯＺＣＮＴ）及
びゼロクロス割込みフラグ（ＩＮＴＺＣＦＧ）をリセッ
トする。ZCP), zero-crossing missing counter (NOZCNT), and zero-crossing interrupt flag (INTZCFG).

（２）ＴＭＩＮＴ・・・・第６ｄ図 この割込みサービスルーチンは、露光ランプを制御する
位相角タイマの割込み要求に応答して実行される。つま
り、ゼロクロス割込みルーチンｚＣＩＮＴにおいて、位
相角タイマデータ（ＰＨＡＮＧＬ）をタイマＴＭＩにセ
ットし、タイマモードレジスタ（ＴＭＭ）に所定のデー
タをセットしてタイマＴＩＭＥＲＯ，ＴＩＭＥＲＩをス
タートすると、タイマＴＩＭＥＲＩのＴＭＩとアップカ
ウンタの計数値とが一致すると、タイマ割込み要求が発
生し、それに応答してこの割込みサービスルーチンＴＭ
ＩＮＴにエントリーする。(2) TMINT...Figure 6d This interrupt service routine is executed in response to an interrupt request from the phase angle timer that controls the exposure lamp. In other words, in the zero-crossing interrupt routine zCINT, if the phase angle timer data (PHANGL) is set in the timer TMI, predetermined data is set in the timer mode register (TMM), and the timers TIMERO and TIMERI are started, the TMI and up of the timer TIMERI are When the count value of the counter matches, a timer interrupt request is generated, and in response, this interrupt service routine TM
Enter INT.

このルーチンにエントリーすると、まずランプオフフラ
グ（ＬＭＰＯＦＦ）をチェックし、それが「０」即ちラ
ンプ点灯モードなら、信号［ＬＭＰＤＲＶ］をオンする
。フラグ（ＬＭＰＯＦＦ）が「１」即ちランプ消灯モー
ドなら、上記動作をスキップする０次に、１９１μｓｅ
ｃ時間待ちした後。When entering this routine, first the lamp off flag (LMPOFF) is checked, and if it is "0", that is, the lamp lighting mode, the signal [LMPDRV] is turned on. If the flag (LMPOFF) is "1", that is, lamp off mode, the above operation is skipped.
After waiting c hours.

位相角タイマ（ＴＩＭＥＲＯ／１）を停止する。また、
カウンタ（ＺＣＰＣＮＴ）が偶数（ＣＹＣＩ、Ｅｌ）な
らＡ／Ｄ変換回路Ｂ５を、ランプ電圧設定値及び定着ヒ
ータ温度をサンプリングするモード（スキャンモード）
に設定し、カウンタ（ＺＣＰＣＮＴ）が奇数なら、ラン
プ電圧をサンプリングするモード（セレクトモード）に
設定する。そして、Ａ／Ｄ変換をスター１−シ、Ａ／Ｄ
割込み要求フラグ（ＦＡＤ）をクリ了し、Ａ／Ｄ割込み
マスクを解除し、ランプ電圧サンプリング有効フラグ（
ＬＭＰＡＤＣ）をセラ１−する。Stop the phase angle timer (TIMERO/1). Also,
If the counter (ZCPCNT) is an even number (CYCI, El), the A/D conversion circuit B5 is set to a mode (scan mode) in which the lamp voltage setting value and fixing heater temperature are sampled.
If the counter (ZCPCNT) is an odd number, the lamp voltage sampling mode (select mode) is set. Then, A/D conversion is performed by star 1-shi, A/D
Clears the interrupt request flag (FAD), releases the A/D interrupt mask, and clears the lamp voltage sampling enable flag (
LMPADC).

（３）ＡＤＩＮＴ・・・・第６ｅ図 このルーチンは、レジスタＣＲＯ−ＣＲ３の全てのデー
タが格納され１割込み要求フラグ（ＦＡＤ）がセットさ
れると、それに応答して実行される。(3) ADINT...FIG. 6e This routine is executed in response to all the data in registers CRO-CR3 being stored and the 1 interrupt request flag (FAD) being set.

このルーチンにエントリーすると、まずタイマ／イベン
トカウンタ割込み（表示処理）及び受信割込みをマスク
する。次に、Ａ／Ｄ変換モードレジスタ（ＡＮＭ）をチ
ェックし、それがスキャンモードなら＜ＳＭＰＳＶＦＴ
＞にジャンプする。レジスタ（ＡＮＭ）がセレクトモー
ドなら、フラグ（ＬＭＰＡＤＣ）をチェックし、それが
「１］ならＡ／Ｄ変換データ（ランプ電圧サンプリング
データ）の内、レジスタ（ＣＲ３）の内容を所定のメモ
リにストアする。Ａ／Ｄ変換回数が２１以上になると、
Ａ／Ｄ変換割込みをマスクする。フラグ（ＬＭＰＡＤＣ
）がｒＯＪなら、上記動作をスキップする。When this routine is entered, first the timer/event counter interrupt (display processing) and reception interrupt are masked. Next, check the A/D conversion mode register (ANM) and if it is in scan mode, <SMPSVFT
>Jump to. If the register (ANM) is in select mode, check the flag (LMPADC), and if it is "1", store the contents of the register (CR3) among the A/D conversion data (lamp voltage sampling data) in the specified memory. .When the number of A/D conversions becomes 21 or more,
Mask A/D conversion interrupts. Flag (LMPADC
) is rOJ, skip the above operation.

次に、フラグ（ＬＭＰＡＤＣ）の状態を反転し。Next, invert the state of the flag (LMPADC).

＜ＣＨＫＩＺＣ＞に進む。これによッテ、Ａ／Ｄ変換デ
ータのメモリ格納が、１回おきに行なわれる。Proceed to <CHKIZC>. As a result, A/D conversion data is stored in the memory every other time.

＜ＳＭＰＳＶＦＴ＞では、Ａ／Ｄ変換データの内、レジ
スタ（ＣＲＯ）の内容とランプ電圧目標値サンプリング
データレジスタの第１バンフアレジスタ（ＳＭＰＳＶＩ
）と比較し、それらが等しければ、第２バンフアレジス
タ（ＳＭＰＳＶ２）にＡ／Ｄ変換データを格納する。ま
た、それが等しいか否かに係わらず、（ＳＭＰＳＶＩ）
にも格納する。次に、レジスタ　（ＣＲＩ）の内容を反
転して、定着ヒータ温度レジスタ（ＰＵＴＥＭＰ）に格
納する。そして、Ａ／Ｄ変換割込みをマスクし、くＣＨ
Ｋ　Ｉ　ＺＣ＞に進む。即ち、Ａ／Ｄ変換回路Ｂ５がス
キャンモード、つまりサイクル１の場合には、Ａ／Ｄ変
換割込みは１回のみになる。In <SMPSVFT>, among the A/D conversion data, the contents of the register (CRO) and the first buffer register (SMPSVI) of the lamp voltage target value sampling data register are stored.
), and if they are equal, the A/D converted data is stored in the second buffer register (SMPSV2). Also, regardless of whether they are equal or not, (SMPSVI)
Also stored in Next, the contents of the register (CRI) are inverted and stored in the fixing heater temperature register (PUTEMP). Then, mask the A/D conversion interrupt and
Proceed to K I ZC>. That is, when the A/D conversion circuit B5 is in the scan mode, that is, in cycle 1, the A/D conversion interrupt occurs only once.

＜ＣＨＫ　Ｉ　ＺＣ＞では、ゼロクロス割込みフラグ（
ＩＮＴＺＣＦＧ）をチェックし、それ「０」ならそのフ
ラグ（ＩＮＴＺＣＦＧ）を「１」にセットしてゼロクロ
ス割込み要求フラグ（Ｆｌ）をリセットし、ゼロクロス
割込みのマスクを解除する。<CHK I ZC> sets the zero-cross interrupt flag (
INTZCFG) is checked, and if it is "0", the flag (INTZCFG) is set to "1", the zero-crossing interrupt request flag (Fl) is reset, and the zero-crossing interrupt is unmasked.

フラグ（ＩＮＴＺＣＦＧ）が「１」なら、上記動作をス
キップする。即ち、Ａ／Ｄ変換割込みルーチンが、各サ
イクルの１回目にコールされた時に実行される。最後に
、表示割込み及びシリアルデータ受信割込みのマスクを
解除する。If the flag (INTZCFG) is "1", the above operation is skipped. That is, the A/D conversion interrupt routine is executed when called for the first time in each cycle. Finally, the display interrupt and serial data reception interrupt are unmasked.

（４）ＤＳＰＬＹ・・・・第６ｈ図 この割込みサービスルーチンは、タイマ／イベントカウ
ンタからの割込み発生時に実行される。このルーチンで
は、操作部の表示を制御する。なお。(4) DSPLY...Figure 6h This interrupt service routine is executed when an interrupt occurs from the timer/event counter. This routine controls the display on the operating section. In addition.

このルーチンは、既に説明したように、２ｍ５ｅｃ毎に
実行される。This routine is executed every 2m5ec, as already explained.

このルーチンにエントリーすると、まずサブルーチンＦ
　Ｌ　Ａ　Ｓ　Ｈを実行する。サブルーチンＦ’ＬＡＳ
　ＨＵでは、表示の点滅及びブザーオンの同期信号を生
成する。次に、カウンタ（ＮＯＺＣＮＴ）をインクリメ
ン］・シ、その結果が５０より大きい場合、即ちゼロク
ロス信号がＩ　ＯＯｍ５ｅｃ以上現われなかったら、カ
ウンタ（ＮＯＺＣＮＴ）をリセッ１〜し、フラグ（ＮＯ
ＺＣＰ）をセットする。When you enter this routine, first subroutine F
Execute LASH. Subroutine F'LAS
The HU generates a synchronization signal for blinking the display and turning on the buzzer. Next, the counter (NOZCNT) is incremented], and if the result is greater than 50, that is, if the zero-cross signal does not appear for more than IOOm5ec, the counter (NOZCNT) is reset to 1 and the flag (NOZCNT) is incremented.
ZCP).

カウンタ（ＮＯＺＣＮＴ）が５０以下なら、上記動作を
スキップする。If the counter (NOZCNT) is 50 or less, the above operation is skipped.

次に、ボー１〜Ａのデータを読み込み所定のメモリにス
１−アしておく。そして、表示部の全発光ダイオードが
オフになるように、ポートＢ及びＤの全ビット、ならび
にポー１〜ＦのＰＦ４−ＰＦ７に高レベルＨをセットす
る。この例では１発光ダイオードは、全て低レベルＬで
点灯する。そして、先にストアしておいたキースイッチ
の状態データ（ポートＡのデータ）と第１キーバツフア
レジスタの内容を比較し１両者が等しければ第２キーバ
ツフアレジスタにそれをストアするとともに、第１キー
バツフアレジスタにもストアする。これにより２度読み
を行なう０次に、スキャンカウンタ（ＳＣＮＣＮＴ）の
内容を更新し、その結果により、スキャン信号をポート
ＦのＰＦＯ−ＰＦ２に出力する。Next, data for baud 1 to A is read and stored in a predetermined memory. Then, all bits of ports B and D and PF4 to PF7 of ports 1 to F are set to a high level H so that all the light emitting diodes of the display section are turned off. In this example, one light emitting diode is all lit at a low level L. Then, compare the previously stored key switch state data (port A data) with the contents of the first key buffer register, and if they are equal, store it in the second key buffer register, and It is also stored in the first key buffer register. As a result, the contents of the scan counter (SCNCNT) are updated at the 0th order where reading is performed twice, and a scan signal is output to PFO-PF2 of port F according to the result.

次に、各発光ダイオードの点灯／消灯を示すデータをポ
ートＢ及びＤの全ビットならびにポートＦのＰＦ４−Ｐ
Ｆ７に出力する。なお、ＡＣテストモード、即ちＤＩＰ
スイッチのビット８がオンし、フラグ（ＡＣＴＥＳＴ）
が「１」の場合、表示部の３桁の７セグメント数字表示
器（発光ダイオードマトリクス２５０に含まれる）に、
調整に必要なデータ（具体的にはランプ電圧、定着ヒー
タ温度等）を表示する。Next, data indicating whether each light emitting diode is turned on or off is transmitted to all bits of ports B and D and PF4-P of port F.
Output to F7. In addition, AC test mode, that is, DIP
Bit 8 of the switch turns on and the flag (ACTEST)
is "1", the 3-digit 7-segment numeric display (included in the light-emitting diode matrix 250) of the display section displays,
Displays data necessary for adjustment (specifically, lamp voltage, fixing heater temperature, etc.).

（５）ＲＣＶＴＲ３・−−第６ｆ図、第６ｇ図この割込
みサービスルーチンは、シーケンス制御ユニット２０が
送出するシリアルデータを受信し。(5) RCVTR3 --- FIGS. 6f and 6g. This interrupt service routine receives serial data sent by the sequence control unit 20.

１バイト分のデータを受信バツブアレジスタ（ＲＸＢ）
に格納完了した時に発生する受信割込みに応答して実行
される。このルーチンでは、受信バッファ（ＲＸＢ）の
データを所定のメモリに格納したら、直ちに送信すべき
１バイトのデータを送信バッファレジスタ（ＴＸＢ）に
セットしてそれをシーケンス制御ユニット２０に送り返
す、この受信割込みは、約４ｍ５ｅｃ毎に発生する（こ
のインターバル時間はシーケンス制御ユニット２０が生
成する）、１回の割込み処理で、１バイトのデータの受
信と送信が行なわれる。Receive 1 byte of data via register (RXB)
It is executed in response to a reception interrupt that occurs when storage is completed. In this routine, after storing the data in the receive buffer (RXB) in a predetermined memory, immediately set 1 byte of data to be transmitted in the transmit buffer register (TXB) and send it back to the sequence control unit 20. occurs approximately every 4 m5 ec (this interval time is generated by the sequence control unit 20), and one byte of data is received and transmitted in one interrupt process.

実施例では、受信するデータは全部で１４個（１４バイ
ト）であり、送信するデータは全部で１０個（１０バイ
ト）である、データの先頭に予め定めた同期コードデー
タＦＦＨを付加することで。In the embodiment, a total of 14 data items (14 bytes) are received, and a total of 10 data items (10 bytes) are transmitted.By adding predetermined synchronization code data FFH to the beginning of the data, .

データの識別を行なう、つまり、受信の場合は、受信デ
ータがＦＦＨの場合に受信カウンタ（ＲＸＣＮＴ）をリ
セットすることで受信カウンタの同期をとり、他のデー
タを受信したら受信カウンタ（ＲＸＣＮＴ）をインクリ
メントし、受信カウンタ（ＲＸＣＮＴ）の内容に応じた
メモリアドレスに、即ち１４個の受信バッファメモリの
いずれかにその受信データを格納する。これで、予めア
ドレスを定めた１４個の受信バッファメモリの各々に、
所定の受信データが順次格納される。To identify data, that is, in the case of reception, synchronize the reception counter by resetting the reception counter (RXCNT) when the received data is FFH, and increment the reception counter (RXCNT) when other data is received. Then, the received data is stored in a memory address corresponding to the contents of the reception counter (RXCNT), that is, in one of the 14 reception buffer memories. Now, each of the 14 reception buffer memories with predetermined addresses has
Predetermined received data is stored sequentially.

なお、ランプテストモード（ＤＩＰスイッチのビット７
及び８が共にオフ）の場合には、常時、プリントキーの
状態を示すデータを、プリントキーオフ状ｍ（キーが押
されていない状態）にセットする。Note that lamp test mode (DIP switch bit 7)
and 8 are both off), data indicating the state of the print key is always set to the print key off state m (state where the key is not pressed).

送信の場合には、送信カウンタ（ＴＸＣＮＴ）が０の時
に同期コードデータＦＦＨを送出し、０でなければ、そ
の値に応じたメモリアドレスのバッファメモリの内容（
１バイト）を送出して送信カウンタをインクリメントす
る。送信カウンタ（ＴＸＣＮＴ）がｌＯより大きくなっ
たら、１組の送信データの送出終了と見なし、送信カウ
ンタ（ＴＸＣＮＴ）を０にクリアする。これにより、１
個の同期コードと１０個の送信データが割込みが発生す
る毎に順次送出される。In the case of transmission, the synchronization code data FFH is sent when the transmission counter (TXCNT) is 0, and if it is not 0, the contents of the buffer memory (
1 byte) and increments the transmission counter. When the transmission counter (TXCNT) becomes larger than IO, it is regarded as the end of transmission of one set of transmission data, and the transmission counter (TXCNT) is cleared to 0. This results in 1
1 synchronization codes and 10 transmission data are sent out sequentially every time an interrupt occurs.

（６）ＣＴＬＩＳＲ・・・・第５８図 このサブルーチンでは、シーケンス制御ユニット２０か
ら受信したコード化データを解読し、その結果を予め定
めたデータ配列に変換する。具体的には１発光ダイオー
ドマトリクス２５０の表示制御を行なうため各ポートＰ
ＢＯ−ＰＢ７．ＰＤＯ−ＰＤ７及びＰＦ４−ＰＦ７にセ
ットすべきデータ並びに並べ換える。(6) CTLISR...FIG. 58 This subroutine decodes the coded data received from the sequence control unit 20 and converts the result into a predetermined data array. Specifically, each port P is used to control the display of one light emitting diode matrix 250.
BO-PB7. Rearrange the data to be set in PDO-PD7 and PF4-PF7.

（７）ＣＡＬＶＳＥＴ−−−−第７ａ図このサブルーチ
ンでは、露光ランプ印加電圧の目標値を設定する。(7) CALVSET---Figure 7a This subroutine sets the target value of the exposure lamp applied voltage.

具体的には、可変抵抗器ＶＲ２０２の出力レベルをサン
プリングし、それをＡ／Ｄ変換して得られた目標値設定
データ（ＳＭＰＳＶ２）を利用して次のような演算を行
なう。Specifically, the following calculation is performed using the target value setting data (SMPSV2) obtained by sampling the output level of the variable resistor VR202 and A/D converting it.

（ＳＥＴＲＭＳ）　＝　（ＳＭＰＳＶ２）　Ｘ　（６１
／１８３）　＋　７５　　・・・・（１）（ＳＥＴＲＭ
Ｓ）が目標値レジスタである０次に、複写機の操作パネ
ル上の濃度指定キースイッチ（キースイッチマトリクス
２４０に含まれる）によって指定される７段階の濃度ス
テップの値を示すノツチデータ（ＢＤＥＮＳ）（シーケ
ンス制御ユニット２０から送られるデータ）を用いて、
目標値レジスタ（ＳＦ！ＴＲＭＳ）の内容を次のように
修正する。(SETRMS) = (SMPSV2) x (61
/183) + 75...(1)(SETRM
S) is the target value register.Next, notch data (BDENS) indicating the value of the seven density steps specified by the density designation key switch (included in the key switch matrix 240) on the operation panel of the copying machine. Using the data sent from the sequence control unit 20),
Modify the contents of the target value register (SF!TRMS) as follows.

（Ｂ［）εＮ５）＝０又はｌの時： （ＳＥＴＲＭＳ）　＝　（ＳＨＴＲＭＳ）　−３Ｘ　（
ＢＤＥＮＳ）　　　・・・・（２）（ＢＤＥＮＳ）　２
２〜７の時： （ＳＥＴＲＭＳ）　＝　（ＳＥＴＲＭＳ）　＋６　Ｘ　
（（ＢＤＥＮＳ）　−２）・・・（３）上記処理の結果
、レジスタ（ＳＥＴＲＭＳ）の値が目標値上限値ＭＡＸ
ＲＭＳ（１３６）を越えた場合には、その上限値を（Ｓ
ＥＴＲＮＳ）にセットする。When (B[)εN5)=0 or l: (SETRMS) = (SHTRMS) −3X (
BDENS) ...(2) (BDENS) 2
When 2 to 7: (SETRMS) = (SETRMS) +6 X
((BDENS) -2)...(3) As a result of the above processing, the value of the register (SETRMS) is set to the target value upper limit value MAX.
If RMS (136) is exceeded, the upper limit value is changed to (S
ETRNS).

次に、ソフトスタート時の位相角タイマの減分（口ＩＦ
Ｆ）を（ＳＥＴＲＭＳ）をもとに、次式より求める。Next, the decrement of the phase angle timer at soft start (mouth IF
F) is obtained from the following formula based on (SETRMS).

５０Ｈｚの時： （ＤＩＦＦ）　＝　（（ＳＥＴＲＭＳ）　−７２）　Ｘ
　（ｔ／３）　＋　ａ　　・・・・（４）、６０１１ｚ
の時： （ＤＩＦＦ）　＝　（（ＳＥＴＲＭＳ）−７２）　Ｘ　
（１３／６４）　＋４・・・・（５）但し、（ＤＩＦＦ
）はランプオフフラグ（ＬＭＰ０ＦＦ）が「ｌ」　（ラ
ンプオフモード）のときのみ計算する。At 50Hz: (DIFF) = ((SETRMS) -72) X
(t/3) + a ... (4), 6011z
When: (DIFF) = ((SETRMS)-72) X
(13/64) +4...(5) However, (DIFF
) is calculated only when the lamp off flag (LMP0FF) is "l" (lamp off mode).

（８）ＳＵＭＳＱＲ・・・・第７Ｃ図 このサブルーチンでは、サイクル０でサンプリングした
露光ランプ印加電圧の瞬時値データの２乗積算値を求め
る。(8) SUMSQR...Figure 7C In this subroutine, the squared integrated value of the instantaneous value data of the exposure lamp applied voltage sampled in cycle 0 is calculated.

まず、実際にサンプリングしたｎ個のデータＶｉａＶ２
　ｐ・・・・Ｖｎの最後のデータＶｎとその１つ前のデ
ータＶｎ−＋から、その差ΔＶｎ　（ΔＶｎ＝シｎ−＋
　　Ｖｎ）を求める。この値は、ゼロクロス近傍におけ
る。ｌサンプリング間隔での電圧変化を示す、その結果
が正なら、サンプリング回数ＣＥｓＰＶＣＮＴ）（ｎ）
をインクリメントし、Ｖｎす１に（Ｖｎ−ΔＶｎ）をス
トアする。但し、（Ｖｎ−ΔＶｎ）が負なら、それのか
わりにＯをストアする。　ｖｎ◆１が正なら、上記と同
様に、　（ＳＰＶＣＮＴ）をインクリメントして、　Ｖ
ｎ◆２に（Ｖｎ＋１−ΔＶｎ）をストアする。但し、　
（Ｖｎ◆１−ΔＶｎ）が負なら、Ｖｎ◆２に０をストア
する。正なら、更ニ（５ＰＶＣＮＴ）をインクリメント
し、Ｖｎ＋＠ＬＣ（Ｖｎ◆２−ΔＶｎ）をストアする。First, actually sampled n data ViaV2
p...The difference ΔVn between the last data Vn of Vn and the previous data Vn-+ (ΔVn=Syn-n-+
Find Vn). This value is near zero crossing. Indicates the voltage change in l sampling interval, if the result is positive, the number of samplings CEsPVCNT) (n)
is incremented and (Vn-ΔVn) is stored in Vnsu1. However, if (Vn-ΔVn) is negative, O is stored instead. If vn◆1 is positive, increment (SPVCNT) and get V
Store (Vn+1-ΔVn) in n◆2. however,
If (Vn◆1-ΔVn) is negative, 0 is stored in Vn◆2. If it is positive, increment the value (5PVCNT) and store Vn+@LC (Vn◆2−ΔVn).

但し、　（Ｖｎ中２−ΔＶｎ）が負なら、Ｏをストアす
る。However, if (2-ΔVn in Vn) is negative, O is stored.

つまり上記処理では、実際にサンプリングをした結果を
利用して、サンプリング終了時の電圧変化の傾きΔＶｎ
を求め、サンプリング終了後の仮想サンプリングタイミ
ングにおける理論瞬時電圧値を計算により求め、その理
論値のゼロクロスが検出されるまで、サンプリングデー
タを追加する。この実施例では、最大で３個のデータを
追加する。In other words, in the above process, the slope of the voltage change at the end of sampling is calculated by using the actual sampling results.
is calculated, the theoretical instantaneous voltage value at the virtual sampling timing after the completion of sampling is calculated, and sampling data is added until the zero crossing of the theoretical value is detected. In this embodiment, a maximum of three pieces of data are added.

この処理を行なうと、ゼロクロス検出回路の位相ずれに
よって実際のゼロクロス点より前でサンプリングが終了
することに基づく、サンプリング誤差をなくすることが
できる。By performing this processing, it is possible to eliminate sampling errors caused by sampling ending before the actual zero-crossing point due to a phase shift in the zero-crossing detection circuit.

次に１ｍ個（ｍｗｎ、ｎ＋１．ｎ＋２又はｎ＋３）の各
サンプリングデータＶＩ　ＪＶ２　＃・・・・ｖｌを各
々２乗演算し、その結果をレジスタ（ＳＵＭＳＱＨ）。Next, each of the 1m (mwn, n+1.n+2 or n+3) sampling data VI JV2 #...vl is squared and the result is stored in a register (SUMSQH).

（ＳＵＭＳＱＭ）及び（Ｓ　ＵＭ　Ｓ　Ｑ　Ｌ）に加算
する。また、各サンプリングデータＶｌ　＃Ｖ２　＃・
・・・Ｖ■の隣り同志の、各平均値、即ち、（ｖｏ十ｖ
１）／２゜（Ｖｓ　＋Ｖ２　）／２ｅ　　・・・・・＊
　（Ｖｍ−＋　＋Ｖｍ）／２を求め、これらの値を各々
２乗し、その結果をレジスタ（ＳＵＭＳＱＨ）、（ＳＵ
ＭＳＱＭ）及び（ＳＵＭＳＱＬ）に加算する。これで、
レジスタ（ＳＵＭＳＱＨ）、（ＳＵＭＳＱＭ）及び（Ｓ
ＵＭＳＱＬ）に２・ｍ個の瞬時値データの各々を２乗し
た値の積算値が格納される。なお、Ｖｏには常に０をセ
ットしておく。Add to (SUMSQM) and (SUMSQL). In addition, each sampling data Vl #V2 #・
...Each average value of the neighboring comrades of V■, that is, (vo 10v
1)/2゜(Vs +V2)/2e...*
Find (Vm-+ +Vm)/2, square these values, and store the results in the register (SUMSQH) and (SUMSQH).
MSQM) and (SUMSQL). with this,
Registers (SUMSQH), (SUMSQM) and (S
UMSQL) is stored as an integrated value of the values obtained by squaring each of the 2·m instantaneous value data. Note that Vo is always set to 0.

（９）ＣＡＬＲＭＳ・・・・第７ｄ図 このサブルーチンでは、ランプ電圧の実効値を求める。(9) CALRMS・・・Figure 7d In this subroutine, the effective value of the lamp voltage is determined.

このサブルーチンを実行する前に、前記サブルーチンＳ
ＵＭＳＱＲによって、レジスタ（ＳＵＭＳＱＨ）、（Ｓ
ＵＭＳＱＭ）及び（ＳＵＭＳＱＬ）にサンプリングデー
タの２乗積算値が格納されているので、それを利用して
実効値を求める。Before executing this subroutine, the subroutine S
UMSQR registers (SUMSQH), (S
Since the squared integrated value of the sampling data is stored in (UMSQM) and (SUMSQL), the effective value is determined using it.

つまり、レジスタ（ＳＵＭＳＱＨ）、（ＳＵＭＳＱＭ）
及び（Ｓ　ＵＭ　Ｓ　Ｑ　Ｌ）の内容を、電源周波数に
応じたサンプリング回数ＳＰＴＩＭ５０又はＳＰＴＩＭ
６０で割り、平均値を求め、その結果の平方根を計算す
る。その結果を実効値レジスタ（ＲＭＳ）に格納する。That is, registers (SUMSQH), (SUMSQM)
and (SUM S Q L), the number of samplings SPTIM50 or SPTIM according to the power supply frequency.
Divide by 60, find the average value, and calculate the square root of the result. The result is stored in the effective value register (RMS).

（１０）　ＲＯＯＴ　−−”　’第７ｅ図このサブルー
チンは、前記サブルーチンＣＡＬＲＭＳからコールされ
る。平方根を演算するサブルーチンである。演算のアル
ゴリズムは公知のものである。(10) ROOT --"'Figure 7e This subroutine is called from the subroutine CALRMS. It is a subroutine that calculates a square root. The algorithm of the calculation is a known one.

（１１）ＰＷＭ・・・・第７１図 このサブルーチンでは、露光ランプに印加する電圧を制
御する位相角タイマの設定値（ＰＨＡＮＧＬ）を更新す
る。(11) PWM...Figure 71 In this subroutine, the set value (PHANGL) of the phase angle timer that controls the voltage applied to the exposure lamp is updated.

まず、ソフトスタートフラグ（ＳＯＦＴ）をチェックし
、それが「０」　（ソフトスタート終了）なら＜ＲＮＷ
ＰＨＡ＞にジャンプする。フラグ（ＳＯＦＴ）が「ｌ」
　（ソフトスタート中）なら、ランプ電圧の目標値（Ｓ
ＥＴＲＭＳ）と検出したランプ印加電圧の実効値（ＲＭ
Ｓ）との差（Ａ）を求め、その結果が負か又は（ＤＩＦ
Ｆ）より小さければ、フラグ（ＳＯＦＴ）をリセットし
て＜ＰＮＷＰＨＡ＞に進み、次の第（６）式の演算を行
なって位相角タイマの設定値（ＰＨＡＮＧＬ）を更新す
る。First, check the soft start flag (SOFT), and if it is "0" (soft start completed), <RNW
Jump to PHA>. Flag (SOFT) is “l”
(during soft start), the lamp voltage target value (S
ETRMS) and the effective value of the detected lamp applied voltage (RM
Find the difference (A) from S), and the result is negative or (DIF
If it is smaller than F), the flag (SOFT) is reset and the process proceeds to <PNWPHA>, where the following equation (6) is calculated and the set value (PHANGL) of the phase angle timer is updated.

（ＰＩ（ＡＮＧＬ）　＝　（ＰＨＡＩＶＧＬ）　−（（
ＳＥＴＲ？Ｉ５）　−（ＲＭＳ））・・・・・　（６） また、（Ａ）が、正でしかも（Ｄ　Ｉ　Ｆ　Ｆ）より大
きければ、（ＰＨＡＮＧＬ）から（Ｄ　Ｉ　Ｆ　Ｆ）の
値を減する。(PI(ANGL) = (PHAIVGL) −((
SETR? I5) -(RMS))... (6) Also, if (A) is positive and greater than (DIFF), subtract the value of (DIFF) from (PHANGL). .

以上により更新されたレジスタ（ＰＨＡＮＧＬ）の値が
、下限値ＭＩＮＴより小さければ、レジスタ（ＰＨＡＮ
ＧＬ）に下限値ＭＩＮＴをセットし、上限値ＭＡＸＴ５
０又はＭＡＸＴ６０　（周波数に応じて定まる）より大
きければ、その上限値をレジスタ（ＰＨＡＮＧＬ）にセ
ットする。If the value of the register (PHANGL) updated as above is smaller than the lower limit value MINT, then
Set the lower limit value MINT to GL) and set the upper limit value MAXT5.
If it is larger than 0 or MAXT60 (determined according to the frequency), the upper limit value is set in the register (PHANGL).

（１２）ＨＴＣＮＴＬ・・・・第６Ｃ図このサブルーチ
ンでは、定着ヒータのオンサイクルカウンタ（ＦＵＣＮ
Ｔ）の値に応じて、定着ヒータのドライブ信号［ＦＵＨ
ＤＲＶ］をオンする。(12) HTCNTL...Figure 6C In this subroutine, the fixing heater on-cycle counter (FUCN
T), the fixing heater drive signal [FUH
DRV] on.

まず、サーミスタ断線フラグ（ＴＨＢＲＫ）をチェック
し、それがｒｌＪ即ちサーミスタ断線ならくＤＥＣＱＡ
Ｄ＞にジャンプする。フラグ（ＴＨＢＲＫ）が「０」な
ら、カウンタ（ＦＵＣＮＴ）をチェックし、それが０で
なければ［ＦＵＨＤＲＶ］をオンする。First, check the thermistor disconnection flag (THBRK) and check if it is rlJ, that is, if the thermistor is disconnected, the DECQA
Jump to D>. If the flag (THBRK) is "0", check the counter (FUCNT), and if it is not 0, turn on [FUHDRV].

次に、４進カウンタ（ＱＡ、ＤＣＮＴ）をデクリメント
し、その結果が負ならそのカウンタに３をセットし、定
着ヒータオンサイクルカウンタ（ＦＵＣＮＴ）及び定着
ヒータ制御サイクルカウンタ（ＨＥＴＣＮＴ）を各々デ
クリメントする。但し、各々０でない場合である。カウ
ンタ（ＱＡＤＣＮＴ）が正又は０なら、上記動作をスキ
ップする。つまり、４サイクルに１度の割合いでデクリ
メントする。Next, the quaternary counters (QA, DCNT) are decremented, and if the result is negative, the counter is set to 3, and the fusing heater on cycle counter (FUCNT) and the fusing heater control cycle counter (HETCNT) are each decremented. However, this is the case where each of them is not 0. If the counter (QADCNT) is positive or 0, the above operation is skipped. In other words, it is decremented once every four cycles.

次に、予熱フラグ（ＰＲＨＴ）（シーケンス制御ユニッ
ト２０からの受信データ）をチェックし。Next, the preheating flag (PRHT) (received data from the sequence control unit 20) is checked.

それがｒｌ」即ち予熱モードなら予熱エツジフラグ（Ｔ
ＭＰＤＮ）をセットする。フラグ（ＰＲＨＴ）が「０」
なら、フラグ（ＴＭＰＤＮ）をチェックし、それが「１
」　（予熱解除）ならフラグ（ＴＭＰＤＮ）及び定着ヒ
ータ制御周期判別フラグ（ＨＴＳＰＴＭ）をリセットし
、カウンタ　（ＨＥＴＣＮＴ）をクリアする。フラグ（
ＴＭＰＤＮ）が「０」なら、上記動作をスキップする。If it is "rl", that is, preheating mode, the preheating edge flag (T
MPDN). Flag (PRHT) is “0”
If so, check the flag (TMPDN) and see if it is “1”.
” (preheating canceled), reset the flag (TMPDN) and fixing heater control cycle determination flag (HTSPTM), and clear the counter (HETCNT). flag(
TMPDN) is "0", the above operation is skipped.

なお、定着ヒータ制御周期は、フラグ（ＨＴＳＰＴＭ）
がｒＯＪのとき１秒であり、ｒｌＪのとき５秒になる。Note that the fixing heater control cycle is determined by a flag (HTSPTM).
When is rOJ, it is 1 second, and when it is rlJ, it is 5 seconds.

（１３）ＦＵＣＦＩＸ・・・・第６ｂ図このサブルーチ
ンでは、定着ヒータのデユーティ（オンサイクル数）を
Ｏ又は１００％に固定する。(13) FUCFIX...FIG. 6b In this subroutine, the duty (on cycle number) of the fixing heater is fixed at O or 100%.

このルーチンは、ランプ点灯開始時に一度だけ実行され
る。This routine is executed only once when the lamp starts lighting.

まず、定着ヒータ温度／ＦＵＴＥＭＰ）と参照値５ＴＢ
ＮＤＬ　（目標値より３〜５℃低い値）を比較し、　（
ＦＵＴＥＭＰ）≦５ＴＢＮＤＬなら〈ＦＭＡＸＳＴ＞に
ジャンプする。First, fixing heater temperature/FUTEMP) and reference value 5TB
Compare the NDL (value 3 to 5 degrees Celsius lower than the target value) and (
If FUTEMP)≦5TBNDL, jump to <FMAXST>.

（ＦＵＴＥＭＰ）＞５ＴＢＮＤＬなら、　（ＦＵＴＥＭ
Ｐ）と参照値５ＴＢＮＤＨ（目標値より３〜５℃高い値
）を比較し、（ＦＵＴＥＭＰ）≦５ＴＢＮＤＨなら＜Ｆ
ＭＡＸＲ８Ｔ＞にジャンプする。If (FUTEMP)>5TBNDL, (FUTEMP)
P) and the reference value 5TBNDH (a value 3 to 5℃ higher than the target value), and if (FUTEMP)≦5TBNDH, <F
Jump to MAXR8T>.

（ＦＵＴＦ：ＭＰ）＞５ＴＢＮ［］Ｈ，つまり５ＴＢＮ
ＤＬ＜　（ＦＵＴＥＭＰ）　＜５ＴＢＮＤＨなら、（Ｆ
ＵＴＥＭＰ）と前回コピー開始時定着ヒータ温度（ＰＲ
ＥＦＵＴ）を比較して、（ＦＬＩＴＥＭＰ）≦（ＰＲＥ
ＦＵＴ）なら＜ＦＭＡＸＳＴ＞にジャンプし、（ＰＵＴ
ＥＮＰ）　＞　（ＰＲＥＦＵＴ）なら。(FUTF:MP)>5TBN[]H, that is, 5TBN
If DL< (FUTEMP) <5TBNDH, (F
UTEMP) and fixing heater temperature at the start of the previous copy (PR
EFUT) and (FLITEMP)≦(PRE
FUT), jump to <FMAXST> and (PUT
If ENP) > (PREFUT).

（ＦＭＡＸＲ５Ｔ＞　４：進む。(FMAXR5T> 4: Proceed.

＜ＦＭＡＸＲ３Ｔ＞　テはデユーティ判別フラグ（ＦＵ
ＣＭＡＸ）をリセットしてデユーティを０％に固定し、
カウンタ（ＦＵＣＮＴ）をクリアすル、　＜ＦＭＡＸＳ
Ｔ＞テはフラグ（ＦＵＣＭＡＸ）をセットしてデユーテ
ィを１００％に固定し、カウンタ（ＦＵＣＮＴ）にＳＰ
ＴＭ６１　　（３０）をセットする。<FMAXR3T> TE is the duty determination flag (FU
CMAX) and fix the duty to 0%,
Clear the counter (FUCNT), <FMAXS
When T>TE, set the flag (FUCMAX), fix the duty at 100%, and set the SP to the counter (FUCNT).
Set TM61 (30).

最後に、（ＦＵＴＥＭＰ）の内容を（ＰＲＥＦＵＴ）に
ストアし、（ＰＲＥＦＵＴ）を更新する。Finally, the contents of (FUTEMP) are stored in (PREFUT) and (PREFUT) is updated.

（１４）ＣＴＬＯＦＦ・・・・第７ｈ図このサブルーチ
ンは、ゼロクロス信号［ＺＣＰ］が１００　ｍ５ｅｃ以
上欠落したときに実行される。(14) CTLOFF...Figure 7h This subroutine is executed when the zero cross signal [ZCP] is lost for 100 m5ec or more.

このルーチンでは、定着ヒータドライブ信号［ＦＵＨＤ
ＲＶ］　、ランプドライブ信号［ＬＭＰＤＲＶ］及びメ
インモータドライブ信号［ＭＯＴＤＲＶ］をオフシ、カ
ウンタ（ＨＥＴＣＮＴ）Ｋ１ｆｉｔセットし、（ＰＮＴ
ＣＮＴ）及び（ＨＴＳＰＴＭ）をリセットし、ゼロクロ
ス割込みマスク（ＭＫＩ）を解除する。In this routine, the fixing heater drive signal [FUHD
RV], lamp drive signal [LMPDRV] and main motor drive signal [MOTDRV] are turned off, counter (HETCNT) is set to K1fit, and (PNT
CNT) and (HTSPTM) and release the zero-crossing interrupt mask (MKI).

（１５）ＣＨＫＰＲＴ・・φ−第７ｇ図このサブルーチ
ンでは、ランプテストモードにおいて、プリントキー操
作のエツジを検知するためのものである。(15) CHKPRT...φ-Figure 7g This subroutine is for detecting the edge of print key operation in the lamp test mode.

まず、ランプテストモード（（ＡＣＴＥＳＴ）及び（Ｌ
ＰＴＥＳＴ）が共にｒｌＪの場合）かどうかをチェック
する。ランプテストモードなら、プリントキーフラグ（
ＫＰＲＩＮＴ）をチェックする。それが「１」　（プリ
ントキーオン）なら、プリントキーエツジフラグ（ＰＲ
ＴＥＤＧ）をチェックし、「０」ならそのフラグ（ＰＲ
ＴＥＤＧ）をセットし、ランプオンプラグ（ＬＭＰＯＮ
）の状態を反転する。フラグ（ＫＰＲＩＮＴ）が「０」
　（プリントキーオフ）なら、フラグ（ＰＲＴＥＤＧ）
をリセットする。First, lamp test mode ((ACTEST) and (L
PTEST) are both rlJ). In lamp test mode, print key flag (
Check KPRINT). If it is “1” (print key on), print key edge flag (PR
TEDG), and if it is “0”, check that flag (PR
TEDG) and lamp-on plug (LMPON).
). Flag (KPRINT) is “0”
If (print key off), flag (PRTEDG)
Reset.

また、ランプテストモードでない場合も、フラグ（ＰＲ
ＴＥＤＧ）をリセットする。Also, if the lamp test mode is not set, the flag (PR
TEDG).

（１６）ＳＥＴＥＭＰ・・・・第９図 このサブルーチンでは、定着ヒータ温度の目標値及び制
御周期を設定する。(16) SETEMP...FIG. 9 In this subroutine, the target value and control cycle of the fixing heater temperature are set.

まず、定着ヒータ制御周期カウンタ（ＨＥＴＣＮＴ）に
制御周期１秒、つまり５０　ＨｚならＳＰＴＭ５１に２
５をセットし、６０ＨｚならＳ　ＰＴＭ６１に３０をセ
ットする。そして、４進カウンタ（ＱＡＤＣＮＴ）に３
をセットする０次に、フラグ（ＩＮＩＴＭＰ）をチェッ
クし、それが「０」即ち電源投入直後なら、サンプリン
グした定着ヒータ温度（ＦＵＴＥＭＰ）を、初期定着ヒ
ータ温度レジスタ（Ｉ　ＦＵＴＭＰ）＊前回定着ヒータ
温度レジスタ（ＦＵＴＮ　ｌ）及び前々回定着ヒータ温
度レジスタ（ＦＵＴＮ２）にストアし、サーミスタ断線
検知タイマ値ＴＨＢＴＩＭ　（１０）をレジスタ（ＴＨ
ＢＣＮＴ）にセットする。First, if the fixing heater control cycle counter (HETCNT) has a control cycle of 1 second, that is, 50 Hz, then set 2 to SPTM51.
If it is 60Hz, set SPTM61 to 30. Then, 3 is added to the quaternary counter (QADCNT).
Next, check the flag (INITMP), and if it is "0", that is, immediately after the power is turned on, set the sampled fuser heater temperature (FUTEMP) to the initial fuser heater temperature register (I FUTMP) *previous fuser heater temperature Store the thermistor disconnection detection timer value THBTIM (10) in the register (FUTN l) and the fixing heater temperature register (FUTN2) from the previous time.
BCNT).

次に、定着ヒータ温度目標値レジスタ（ＳＥＴＦＵＳ）
に目標値ＦＵＳＥＴ　（１８５℃）をセットし、予熱モ
ード（（ＰＲＨＴ）が「１」）の場合。Next, the fixing heater temperature target value register (SETFUS)
When the target value FUSET (185°C) is set and the preheating mode ((PRHT) is "1").

（ＳＥＴＦＵＳ）に予熱時の目標値ＦＤＮＳＥＴ（１７
５℃）を再セットする。(SETFUS) is the target value for preheating FDNSET (17
5℃).

次に、温度制御周期フラグ（ＨＴＳＰＴＭ）をチェック
し、それが「０」　（制御周期１秒）なら、（ＦＵＴＥ
ＭＰ）とプレリロード温度ＰＲＴＥＭＰ（１７５℃）を
比較する。（ＦＵＴＥＭＰ）≧ＰＲＴＥＭＰならフラグ
（ＨＴＳＰＴＭ）をセットする。Next, check the temperature control cycle flag (HTSPTM), and if it is "0" (control cycle 1 second), (FUTE
MP) and pre-reload temperature PRTEMP (175°C). If (FUTEMP)≧PRTEMP, set the flag (HTSPTM).

（ＦＵＴＥＭＰ）　＜ＰＲＴＥＭＰで予熱モードなら、
（ＦＵＴＥＭＰ）とＦＤＮＳＥＴ−５（１７０℃）を比
較し。(FUTEMP) <If you are in preheating mode with PRTEMP,
(FUTEMP) and FDNSET-5 (170°C).

（ＦＵＴＥＭＰ）≧ＤＣＮＳＥＴ　−５ならフラグ（Ｈ
ＴＳＰＴＭ）をセットする−　（ＦＬＩＴＬ！ＭＰ）＜
ＤＣＮＳＥＴ−５ｆｔら、フラグ（ＰＮＴＣＮＴ）をリ
セットする。If (FUTEMP)≧DCNSET -5, flag (H
TSPTM) - (FLITL!MP)<
DCNSET-5ft and others reset the flag (PNTCNT).

フラグ（ＨＴＳＰＴＭ）が「１」　（制御周期５秒）な
ら、上記動作をスキップする。If the flag (HTSPTM) is "1" (control cycle 5 seconds), the above operation is skipped.

（１７）　ＲＥ　Ｓ　ＦＵＣ・・・・第１１図このサブ
ルーチンでは、コピーモード時、つまり定着ヒータのオ
ンサイクル数（デユーティ）固定時に、定着ヒータオン
サイクル数０又は１００％をカウンタにセットする。(17) RE S FUC...FIG. 11 In this subroutine, in the copy mode, that is, when the number of on-cycles (duty) of the fixing heater is fixed, the number of on-cycles of the fixing heater is set to 0 or 100% in a counter.

定着ヒータオンサイクルカウンタ（ＦＵＣＮＴ）にフラ
グ（ＦＵＣＭＡＸ）が「０」　（デユーティ０％）なら
０を、フラグ（ＦＵＣＭＡＸ）が［１」（デユーティ１
００％）ならＳＰＴＭ６１　　（３０）をセットする。If the flag (FUCMAX) is "0" (duty 0%), the fixing heater on cycle counter (FUCNT) is set to 0, and the flag (FUCMAX) is set to "1" (duty 1).
00%), set SPTM61 (30).

そして、定着ヒータオンサイクルレジスタ（ＦＵＣＹＣ
）をリセットする。Then, the fuser heater on cycle register (FUCYC)
) to reset.

（１Ｂ）ＦＵＰＩＤ−−−−第１０ａ図このサブルーチ
ンでは、定着ヒータのオンサイクル数（デユーティ）を
更新する。(1B) FUPID - Figure 10a In this subroutine, the number of on-cycles (duty) of the fixing heater is updated.

まず、（ＦＵＴＥＭＰ）を今回定着ヒータ温度レジスタ
（ＰＵＴＮＯ）にストアする。そして、温度目標値（Ｓ
ＥＴＦＵＳ）及び各ＰＩＤ定数（比例、積分、微分定数
）をセットし、サブルーチンＰ■Ｄをコールし、定着ヒ
ータオンサイクル数の変化分（Ｅ　Ｍ）を求める０次に
、前回定着ヒータのオンサイクル数及び制御周期をもと
に、サブルーチンＣ０ＲＣＹＣをコールして、オンサイ
クル数（ＦＵＣＹＣ）を更新する。First, (FUTEMP) is stored in the current fixing heater temperature register (PUTNO). Then, the temperature target value (S
ETFUS) and each PID constant (proportional, integral, differential constant), call subroutine P■D, and calculate the change (E M) in the number of fusing heater on cycles. Based on the number and control period, the subroutine C0RCYC is called to update the on-cycle number (FUCYC).

（１９）ＰＩＤ・・・・第１０ｂ図 このサブルーチンは、前記サブルーチンＦＵＰＩＤで利
用される。(19) PID...FIG. 10b This subroutine is used in the subroutine FUPID.

このルーチンでは、以下のような演算を行なって、定着
ヒータのオンサイクルの変化分（ＥＭ）を求める。In this routine, the following calculation is performed to obtain the change (EM) in the on-cycle of the fixing heater.

（ＰＴ）　＝　（ＦＵＴＮＩ）　−（ＰＵＴＮＯ）　　
　　　　　　　・・・・（７）（ＩＴ）　＝　（ＦＵＳ
ＥＴ）　−（ＰＵＴＮＯ）　　　　　　　　　・・・・
（８）（ＤＴ）　＝　（ＰＴ）　−［（ＴＮ２）　−（
ＴＮＩ）　］　　　　　・・・・（９）（ＥＭ）　＝　
Ｋｐ　Ｘ　（ＰＴ）　＋　（ＫＩＮ／ＫＩＤ）　・（Ｉ
Ｔ）＋　（ＫＤＭ／ＫＤＤ）・（ＤＴ）　　　　・・・
・（１０）但し、　Ｋｐ、ＫＩＮ、ＫＩＤ、ＫＤＭ、Ｋ
ＤＤは、定着ヒータの特性で定まる定数である。(PT) = (FUTNI) - (PUTNO)
...(7) (IT) = (FUS
ET) -(PUTNO)...
(8)(DT) = (PT) −[(TN2) −(
TNI)] ...(9)(EM) =
Kp X (PT) + (KIN/KID) ・(I
T)+ (KDM/KDD)・(DT)...
・(10) However, Kp, KIN, KID, KDM, K
DD is a constant determined by the characteristics of the fixing heater.

（２０）ＣＡＬＥＭ・・・・第１０ｃ図このサブルーチ
ンは、前記サブルーチンＰＩＤで利用される。(20) CALEM...FIG. 10c This subroutine is used in the subroutine PID.

このルーチンでは、前記第（ｌＯ）式における各項の乗
算結果を加算し、（ＥＭ）を求める。In this routine, the multiplication results of each term in the equation (lO) are added to obtain (EM).

（２１）　５ＵＢＴ　−−−−第１３ａ図このサブルー
チンは２次式の減算処理を行なう。(21) 5UBT --- Figure 13a This subroutine performs subtraction processing of a quadratic expression.

（Ａ）＝　（Ａ）−（Ｂ）　　　　　　・・・・（１１
）但し、演算結果は−２５５〜＋２５５の範囲で。(A) = (A) - (B) ... (11
) However, the calculation result is in the range of -255 to +255.

（Ａ）の値は、絶対値つまり ０≦（Ａ）≦２５５である。符号は、符号レジスタ（Ｓ
ＩＧＮ）のＳＤ（ビット２）で識別する。The value of (A) is an absolute value, that is, 0≦(A)≦255. The code is stored in the sign register (S
IGN) SD (bit 2).

ＳＤが「０」なら正又は０であり、ＳＯがｒｌＪなら負
である。If SD is "0", it is positive or 0, and if SO is rlJ, it is negative.

（２２）ＣＯＲＣＹＣ・・・・第１０ｄ図このサブルー
チンは、前記サブルーチンＦＵＰＩＤで利用される。こ
のルーチンでは、（ＦＵＣＹＣ）を更新する。(22) CORCYC...Figure 10d This subroutine is used in the subroutine FUPID. This routine updates (FUCYC).

定着ヒータオンサイクル数（ＦＵＣＹＣ）に（ＥＭ）を
加え、その結果が負なら（ＦＵＣＹＣ）に０をセットし
、また結果が制御周期より大きければ制御周期データ（
Ｂ）をセットする。Add (EM) to the number of fusing heater on cycles (FUCYC), and if the result is negative, set (FUCYC) to 0, and if the result is larger than the control cycle, add the control cycle data (
Set B).

即ち、０≦（ＦＵＣＹＣ）≦（Ｂ）にする。That is, 0≦(FUCYC)≦(B).

（２３）ＣＯＮＶＡＤ−−−−第７ｂ図このサブルーチ
ンでは、次式の演算を行なう。(23) CONVAD--Figure 7b In this subroutine, the following calculation is performed.

（Ａ）Ｉ（Ａ）・［（Ｂ）／（Ｃ）］　＋（Ｄ）　　・
・・・（１２）但し、演算結果（Ａ）は、Ｏ〜２５５の
範囲に制限される。(A) I(A)・[(B)/(C)] +(D)・
(12) However, the calculation result (A) is limited to a range of 0 to 255.

（２４）ＣＯＮＶＳＵＢ−−−−第１３ｂ図このサブル
ーチンでは、次式の演算を行なう。(24) CONVSUB--Figure 13b In this subroutine, the following equation is calculated.

（Ａ）＝（Ａ）・［（Ｂ）／（Ｃ）］　＋（Ｅ）　　・
・・・（１３）但し２演算結果（Ａ）は、Ｏ〜２５５の
範囲に制限される。(A)=(A)・[(B)/(C)] +(E)・
(13) However, the result of the second operation (A) is limited to a range of 0 to 255.

（２５）ＣＨＫＶＬＴ−−−−第７ｆ図このサブルーチ
ンでは、ランプの点灯状態をチェックする。(25) CHKVLT---Figure 7f In this subroutine, the lighting status of the lamp is checked.

ランプテストモード、つまり、（ＡＣＴＥＳＴ）及び（
ＬＰＴＥＳＴ）が共に「１」の場合、あるいはランプ検
出電圧（ＲＭＳ）がランプオン判別データＯＮＲＭＳ以
下の場合は、ランプ点灯状態フラグ（ＬＯＮ）をリセッ
ト（ランプオフ状態）にする。Lamp test mode, i.e. (ACTEST) and (
LPTEST) are both "1", or when the lamp detection voltage (RMS) is lower than the lamp-on discrimination data ONRMS, the lamp lighting state flag (LON) is reset (lamp-off state).

またランプテストモードでない場合、ランプ検出電圧（
ＲＭＳ）がＯＮＲＭＳより大きげけば、フラグ（ＬＯＮ
）をセット（ランプオン状態）する。Also, when not in lamp test mode, lamp detection voltage (
RMS) is larger than ONRMS, the flag (LON
) (lamp on).

フラグ（ＬＯＮ）の情報は、シーケンス制御ユニット２
０に送られる。Information on the flag (LON) is sent to the sequence control unit 2.
Sent to 0.

（２６）ＣＨＫＴＭＰ・・・・第１２図このサブルーチ
ンでは、定着ヒータの温度をチェックする。(26) CHKTMP...FIG. 12 In this subroutine, the temperature of the fixing heater is checked.

まず、オーバヒート、サーミスタ断線、プレ・リロード
温度及びリロード温度の各フラグ（ＯＶＲＨ）、（ＴＨ
ＢＲＫ）、（ＰＲＥＲＬＤ）及び（ＲＥＬＯＡＤ）をリ
セットする６次に、（ＦＵＴＥＭＰ）がオーバヒート判
別データＦＵＵＬＴ（２８８℃）以上であれば、フラグ
（ｏｖＲＨ）をセットする０次に、（ＦＵＴＥＭＰ）が
サーミスタ断線判別データＦＵＵＬＴ　（３０℃）以下
であれば、サブルーチンＢＲＫＴＩＭをコールする。First, flags (OVRH) for overheat, thermistor disconnection, pre-reload temperature, and reload temperature, (TH
BRK), (PRERLD) and (RELOAD) are reset. 6th order, if (FUTEMP) is overheat discrimination data FUULT (288°C) or higher, sets the flag (ovRH). 0th order, (FUTEMP) is set to the thermistor. If the disconnection determination data is below FUULT (30°C), subroutine BRKTIM is called.

そして、サーミスタ断線判別フラグ（ＢＲＫＦＬＧ）を
チェックし、それが「ｌ」　（１０秒経過）なら（ＦＵ
ＴＥＭＰ）と（ＩＦＵＴＥＭＰ）を比較し、（ＦＵＴＥ
ＭＰ）≦（ＩＦＵＴＥＭＰ）ならフラグ（ＴＨＢＲＫ）
をセットする。Then, check the thermistor disconnection determination flag (BRKFLG), and if it is "l" (10 seconds have passed) (FU
Compare (TEMP) and (IFUTEMP), and (FUTE
If MP)≦(IFUTEMP) then flag (THBRK)
Set.

また、（ＦＵＴＥＭＰ）がＦＵＬＬＴより大きい場合は
、（ＦＵＴＥＭＰ）と、プレ・リロード温度判別データ
ＰＲＴＥＭＰ　（１７５℃）及びリロード温度判別デー
タＲＬＴＥＭＰ　（１８０℃）をそれぞれ比較し、（Ｆ
ＵＴ聞Ｐ）≧ＰＲＴＥＭＰならプレリロードフラグＣＰ
ＲＥＲＬＤ）を、（ＦｔｌＴＥＩＩＩＰ）　≧ＲＬＴＥ
ＭＰならリロードフラグ（ＲＥＬＯＡＤ）を、それぞれ
ｒｌＪにセットする。Also, if (FUTEMP) is larger than FULLT, compare (FUTEMP) with pre-reload temperature discrimination data PRTEMP (175°C) and reload temperature discrimination data RLTEMP (180°C), and
If UT (P) ≧ PRTEMP, pre-reload flag CP
RERLD), (FtlTEIIIP) ≧RLTE
If it is an MP, a reload flag (RELOAD) is set in each rlJ.

これら（７）７ラグ（ＯＶＲＨ）、（ＴＨＢＲＫ）。These (7) 7 lags (OVRH), (THBRK).

（ＰＲＥＲＬＤ）及び（ＲＥＬＯＡＤ）の情報は、シー
ケンス制御ユニット２０に送られる送信データになる。The (PRERLD) and (RELOAD) information becomes transmission data sent to the sequence control unit 20.

（２７）　ＢＲＫＴ　Ｉ　Ｍ・・・・第１２図上記サブ
ルーチンＣＨＫＴＭＰで利用されるサブルーチンである
。(27) BRKTIM...This is a subroutine used in the above subroutine CHKTMP in FIG. 12.

このルーチンはサーミスタの断線判定用の１０秒タイマ
の機能を果たす、サーミスタ断線判別カウンタ（ＴＨＢ
ＣＮＴ）は、電源投入時に１０（１０秒）がセットされ
、このルーチンＢＲＫＴ　Ｉ　Ｍが実行される毎にデク
リメントされる。このサブルーチンは、サーミスタ断線
の疑いがあると、即ち（ＦＵＴＥＭＰ）≦ＦＵＵＬ、Ｔ
なら、１秒毎に１同突行される。そして、カウンタ（Ｔ
ＨＢＣＮＴ）が０になると、フラグ（ＢＲＫＦＬＧ）を
セットする。This routine uses the thermistor disconnection determination counter (THB), which functions as a 10-second timer for determining thermistor disconnection.
CNT) is set to 10 (10 seconds) when the power is turned on, and is decremented each time this routine BRKTIM is executed. This subroutine is executed when there is a suspicion of a thermistor disconnection, that is, (FUTEMP)≦FUUL, T
If so, one will be attacked every second. And the counter (T
When HBCNT) becomes 0, a flag (BRKFLG) is set.

（２Ｂ）ＣＯＮＤＭ・・・・第８図 このサブルーチンでは、内部処理データを、操作パネル
に表示すべき数値データに単位変換する。(2B) CONDM...FIG. 8 In this subroutine, internally processed data is converted into units of numerical data to be displayed on the operation panel.

具体的には、電圧９位相角及び温度の内部処理データを
、それぞれＶｒ■ｆｉ、　ｍ５ｅｃ及び℃の各単位の数
値データに変換する。Specifically, the internally processed data of voltage, phase angle, and temperature are converted into numerical data in units of Vrfi, m5ec, and degrees Celsius, respectively.

変換すべきデータが４種類なので、４進カウンタ（ＢＲ
ＫＣＮＴ）　を設け、ソノ内容が０．１．２及び３のと
きに、それぞれ（ＲＭＳ）、（ＳＥＴＲＭＳ）、（ＰＨ
ＡＮＧＬ）及び（ＦＵＴＥＭＰ）を、　　（ＶＯＬＴ）
、（ＳＴＶＯＬＴ）＃　　（ＰＨＴＩＭ）及び（ＦＵＤ
ＥＧ）に変換する。変換は。Since there are four types of data to be converted, a quaternary counter (BR
KCNT), and when the sono content is 0.1.2 and 3, (RMS), (SETRMS), and (PH
ANGL) and (FUTEMP), (VOLT)
, (STVOLT) # (PHTIM) and (FUD
EG). The conversion is.

次式に従って行なう。This is done according to the following formula.

（ＶＯＬＴ）＝（５／８）Ｘ（ＲＭＳ）　　　　　　　
　・・−（１４）（ＳＴＶＯＬＴ）　＝　Ｃ５／８）　
Ｘ　（ＳＥＴＲＮＳ）　　　　　−−−・（１５）（Ｐ
ＨＴＩＭ）　＝　（１／２６）　Ｘ　（ＰＩ（ＡＮＧＬ
）　　　　　・・・・（１６）（ＦＵＤＥＧ）　”　（
ａ　／　ｂ　）　Ｘ　（ＦＵＴＥＭＰ）十〇・・・・（
１７）第（１７）式に示す変数ａ、ｂ及びＣの値は１次
の第１表に示すように（ＦυＴｌｌ！ＭＰ）の内容に応
じて定める。(VOLT)=(5/8)X(RMS)
...-(14) (STVOLT) = C5/8)
X (SETRNS) ---・(15)(P
HTIM) = (1/26)
) ...(16) (FUDEG) ” (
a / b) X (FUTEMP) 10...(
17) The values of variables a, b, and C shown in equation (17) are determined according to the contents of (FυTll!MP) as shown in the first table of the first order.

［効果Ｊ 以上のとおり本発明によれば、キースイッチ等入力手段
の状態読取走査制御９表示手段のダイナミック表示付勢
制御、データ伝送制御、負荷状態検出手段からの信号の
読取制御、及び信号に基づく負荷通電のスイッチング制
御を、時分割により順次繰り返し行なうので、従来の様
々な制御要素を１つのマイクロコンピュータでおき換え
ることができ、露光ランプの光量制御をデジタル制御で
行なっても構成が複雑にならない。[Effect J] As described above, according to the present invention, the state reading scanning control 9 of the input means such as a key switch, the dynamic display energization control of the display means, the data transmission control, the reading control of the signal from the load state detection means, and the Since switching control of load energization is sequentially and repeatedly performed on a time-sharing basis, various conventional control elements can be replaced with a single microcomputer, and even if the light intensity control of the exposure lamp is digitally controlled, the configuration will not be complicated. No.

【図面の簡単な説明】[Brief explanation of drawings]

第１ａｌ！ｌは、本発明を実施する一形式の複写機の制
御回路の概略を示すブロック図、第１ｂ図は。 第１ａ図の操作制御ユニット３０の概略を示すブロック
図である。 第２ａ図、第２ｂ図及び第２ｃ図は、第１ａ図の操作制
御ユニットを示す電気回路図である。 第２ｄ図は、第２ａ図及び第２ｂ図に示すマイクロコン
ピュータ１００の内部構成を示すブロック図である。 第３図は、操作制御ユニット２０の各部信号波形と処理
のタイミングを示すタイミングチャートである。 第４＠は、第２ａ図及び第２ｂ図に示すマイクロコンピ
ュータ１００の概略動作を示すフローチャートである。 第５ａ図、第５ｂ図、第５ｃ図、第５ｄ図。 第５ｅ図、第６ａ図、第６ｂ図、第６ｃ図。 第６ｄ図、第６ｅ図、第６ｆ図、第６ｇ図。 第６ｈ図、第７ａ図、第７ｂ図、第７ｃ図。 第７ｄ図、第７ｅ図、第７ｆ図、第７ｇ図。 第７′ｈ図、第７１図、第８図、第９図。 第１０ａ図、第１０ｂ図、第１０ｃ図。 第１０ｄ図、第１１図、第１２図、第１３ａ図及び第１
３ｂ図は、マイクロコンピュータ１００の各側込み処理
ルーチン及びサブルーチンの詳細動作を示すフローチャ
ートである。 第１４図は、複写機の制御装置の従来例を示すブロック
図である。 ４：アクチュエータ　　５：センサ ６　（ＭＴ）：メインモータ ７　　（ＨＴ）：定着ヒータ ８　（ＬＰ）：露光ランプ（交流負荷手段）２０ニジ−
ケンス制御ユニット ３０：操作制御ユニット ４０：光学系制御ユニット １００：マイクロコンピュータ（電子制御手段）１１０
：リセット回路 １２０ニスリーステートバツフア １３０．１３１：コンパレータ １４０：タイマ回路 １５０ニレベル変換回路（負荷状態検出手段）１６０．
１８０，１９０，２２０　：ドライバ１７０：デコーダ
　　　２００：ノイズフィルタ２１０．２３０：抵抗ア
レイ ２４０：キースイッチマトリクス（入力手段）２５０：
Ｊ！！光ダイオードマトリクス（表示手段）ＴＲＣ５０
１，ＴＲＣ５０２，ＴＲＣ５０３：　トライアック（ス
イッチング手段）1st al! FIG. 1 is a block diagram schematically showing a control circuit of one type of copying machine embodying the present invention, and FIG. 1a is a block diagram schematically showing the operation control unit 30 of FIG. 1a. FIG. Figures 2a, 2b and 2c are electrical circuit diagrams of the operation control unit of Figure 1a. FIG. 2d is a block diagram showing the internal configuration of the microcomputer 100 shown in FIGS. 2a and 2b. FIG. 3 is a timing chart showing the signal waveforms of each part of the operation control unit 20 and the timing of processing. The fourth @ is a flowchart showing the general operation of the microcomputer 100 shown in FIGS. 2a and 2b. Figures 5a, 5b, 5c, and 5d. Figures 5e, 6a, 6b, and 6c. Figures 6d, 6e, 6f, and 6g. Figures 6h, 7a, 7b, and 7c. Figures 7d, 7e, 7f, and 7g. Figures 7'h, 71, 8, and 9. Figures 10a, 10b, and 10c. Figures 10d, 11, 12, 13a and 1
FIG. 3b is a flowchart showing detailed operations of each side-in processing routine and subroutine of the microcomputer 100. FIG. 14 is a block diagram showing a conventional example of a control device for a copying machine. 4: Actuator 5: Sensor 6 (MT): Main motor 7 (HT): Fixing heater 8 (LP): Exposure lamp (AC load means) 20
control unit 30: operation control unit 40: optical system control unit 100: microcomputer (electronic control means) 110
: Reset circuit 120 Nisley state buffer 130.131 : Comparator 140 : Timer circuit 150 Ni-level conversion circuit (load state detection means) 160.
180, 190, 220: Driver 170: Decoder 200: Noise filter 210. 230: Resistor array 240: Key switch matrix (input means) 250:
J! ! Photodiode matrix (display means) TRC50
1, TRC502, TRC503: Triac (switching means)

Claims (5)

【特許請求の範囲】[Claims] （１）複数の入力手段； 複数の表示手段； 他の制御装置とのデータ伝送を行なう、データ伝送手段
； 少なくとも露光ランプを備える交流負荷手段； 前記交流負荷手段の通電をオン／オフ制御する、スイッ
チング手段； 前記交流負荷手段の印加電力に応じた信号を出力する負
荷状態検出手段；および 前記入力手段の状態読取走査制御、前記表示手段のダイ
ナミック表示付勢制御、他の制御装置とのデータ伝送の
制御、前記負荷状態検出手段からの信号の読取制御、該
信号に基づく演算及びその結果に応じた前記スイッチン
グ手段の制御、を互いに異なるタイミングで繰り返し行
なう電子制御手段； を備える事務機器の制御装置。(1) A plurality of input means; a plurality of display means; a data transmission means for transmitting data with other control devices; an AC load means including at least an exposure lamp; an on/off control of energization of the AC load means; switching means; load state detection means for outputting a signal according to the applied power of the AC load means; and state reading scanning control of the input means, dynamic display activation control of the display means, and data transmission with other control devices. A control device for office equipment, comprising: electronic control means that repeatedly performs control of reading of a signal from the load state detection means, calculation based on the signal, and control of the switching means according to the result at mutually different timings; . （２）電子制御手段は、交流電源波形のゼロクロスに同
期した信号を出力するゼロクロス検出手段を備え、該ゼ
ロクロス検出手段が出力する信号に同期して、前記スイ
ッチング手段を、交流電源波形の各半サイクル毎に制御
し、前記交流負荷手段を位相制御する、前記特許請求の
範囲第（１）項記載の事務機器の制御装置。(2) The electronic control means includes a zero-crossing detection means that outputs a signal synchronized with the zero-crossing of the AC power waveform, and controls the switching means for each half of the AC power waveform in synchronization with the signal output by the zero-crossing detection means. The control device for office equipment according to claim 1, wherein the control device performs phase control of the alternating current load means on a cycle-by-cycle basis. （３）前記入力手段及び表示手段は各々マトリクス状に
接続され、該マトリクスの行及び列のいずれか一方が、
入力手段と表示手段に共通に接続された、前記特許請求
の範囲第（１）項記載の事務機器の制御装置。(3) The input means and the display means are each connected in a matrix, and one of the rows and columns of the matrix is
A control device for office equipment according to claim 1, which is commonly connected to input means and display means. （４）交流負荷手段は定着ヒータを備え、電子制御手段
は、露光ランプと定着ヒータの制御を各々独立して行な
う、前記特許請求の範囲第（１）項記載の事務機器の制
御装置。(4) The control device for office equipment according to claim (1), wherein the AC load means includes a fixing heater, and the electronic control means independently controls the exposure lamp and the fixing heater. （５）データ伝送手段は、データの並列−直列変換回路
及び直列−並列変換回路を備える、前記特許請求の範囲
第（１）項、（２）項、第（３）項又は第（４）項記載
の事務機器の制御装置。(5) The data transmission means includes a data parallel-to-serial conversion circuit and a serial-to-parallel conversion circuit, as set forth in claim 1, (2), (3), or (4) Control device for office equipment described in Section 1.