JPS6123393A - Multilayer circuit board and method of producing same - Google Patents
Multilayer circuit board and method of producing sameInfo
- Publication number
- JPS6123393A JPS6123393A JP14354684A JP14354684A JPS6123393A JP S6123393 A JPS6123393 A JP S6123393A JP 14354684 A JP14354684 A JP 14354684A JP 14354684 A JP14354684 A JP 14354684A JP S6123393 A JPS6123393 A JP S6123393A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- conductor
- ceramic green
- circuit board
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子機器に使用されるセラミック多層回路基板
に関するものであり、さらに特定すればグリーンシート
積層法によるセラミック多層回路基板及びその製造方法
に関するものである。[Detailed Description of the Invention] Industrial Field of Application The present invention relates to a ceramic multilayer circuit board used in electronic equipment, and more particularly to a ceramic multilayer circuit board using a green sheet lamination method and a method for manufacturing the same. be.
従来例の構成とその問題点
グリーンシート積層法による多層回路基板は、導体ペー
ストを所望のパターンに印刷したセラミックグリーンシ
ートを積層して製作されるが、上下層の電気的導通を図
る為にヴィアホールを設けて、そのヴィアホール内にも
導体層を設けることとしている。ヴィアホール内に導体
層を設ける従来の方法としては、導体シーＨ−ヴィアホ
ールとほぼ同径に打ち抜きセラミックグリーンシートに
埋設するか、もしくは導体金属ボールをセラミックグリ
ーンシートに埋設するという方法がとられていた。Conventional configuration and problems Multilayer circuit boards using the green sheet lamination method are manufactured by laminating ceramic green sheets printed with conductive paste in a desired pattern, but in order to ensure electrical continuity between the upper and lower layers, vias are formed. A hole is provided, and a conductor layer is also provided within the via hole. Conventional methods for providing a conductor layer in a via hole include embedding it in a ceramic green sheet punched to approximately the same diameter as the conductor C-via hole, or embedding a conductor metal ball in a ceramic green sheet. was.
しかしながら、このような従来の方法ではヴィアホール
内部に導体が完全に充填される為に次のような問題点が
あった。However, in this conventional method, the inside of the via hole is completely filled with a conductor, which causes the following problems.
問題点Ｏ）ヴィアホールと導体配線パターンが形成され
たセラミックグリーンシートとが積層圧着されて焼成さ
れる時に、セラミックと導体は共に焼成収縮を起こすが
、導体の焼成収縮率はセラミツクの焼成収縮率の約２倍
以上あり、ヴィアホール部においてセラミックと導体の
剥離がおきたり、ヴィアホール内の導体にクラックが発
生したり、またヴィアホール部周辺のセラミックにクラ
ックが発生したりしていた。Problem O) When the via holes and the ceramic green sheet on which the conductor wiring pattern is formed are laminated and pressed and fired, both the ceramic and the conductor undergo firing shrinkage, but the firing shrinkage rate of the conductor is the same as that of the ceramic. The ceramic and conductor peeled off in the via hole, cracks occurred in the conductor in the via hole, and cracks occurred in the ceramic around the via hole.
問題点（２） ヴィアホールを形成した導体の熱膨張
率とセラミックの熱膨張率の差が大きい材質同士の組み
合せの場合、温度変化によりヴィアホール部の導体とセ
ラミックに引張りと圧縮の繰り返し応力が作用し疲労に
到り、導体にクラックが発生して破断したり、ヴィアホ
ール部周辺のセラミックにクラックが発生したりしてい
た。結果としてはグイアホールの導通信頼性の低下を招
いていた。Problem (2) In the case of a combination of materials that have a large difference in thermal expansion coefficient between the conductor forming the via hole and the ceramic, repeated tensile and compressive stress may be applied to the conductor and ceramic in the via hole due to temperature changes. This caused fatigue, causing cracks to occur in the conductor and breakage, and cracks to occur in the ceramic around the via hole. As a result, the conduction reliability of the guia hole was reduced.
特に、ヴィアホール径が大きい場合又はヴィアホールの
長さが大きい場合のようにヴィアホール部の導体の体積
が大きい場合には導体層に損傷を受は易眸かった。In particular, when the volume of the conductor in the via hole portion is large, such as when the diameter of the via hole is large or the length of the via hole is large, the conductor layer is easily damaged.
問題点（３） ヴィアホール内に導体が完全に充填さ
れたセラミックグリーンシート同士を複数枚積層圧着し
た場合、セラミックグリーンシート間に空気が閉じ込め
られたまま積層圧着される事があり、セラミックグリー
ンシートに空気によるふくれを生じ、焼成後の層間剥離
全列き起こす。Problem (3) When multiple ceramic green sheets whose via holes are completely filled with conductors are laminated and crimped together, air may be trapped between the ceramic green sheets and the ceramic green sheets are laminated and crimped together. This causes blistering due to air, which causes delamination in all layers after firing.
問題点（４）セラミックグリーンシート上の導体配線パ
ターンを形成する工程と、ヴィアホール内に導体を充填
する工程とは別工程でなければならない。従来の方法に
よれば、導体シートを使用する場合には、予じめ有機バ
インバーと導体粉末とからなる導体シートラ製作してお
き、機械的な方法例えば金型により導体シートとセラミ
ックグリーンシートとを同時に打ち抜き、導体シーＨ−
セラミックグリーンシートに埋設しヴィアホールとする
。その後、例えばスクリーン印刷法によりセラミックグ
リーンシート」二に所望の導体配線パターン全形成する
。導体金属ボール全使用する場合は、予じめ導体金属ボ
ールを製作しておき、伺らがの方法によりセラミックグ
リーンシート上に導体金属ボールを整列させ押し型治具
によりセラミックグリーンシート中に埋設する事でヴィ
アホールを形成し、その後例えばスクリーン印刷法によ
り導体配線パターンをセラミックグリーンシート上に形
成する。Problem (4) The process of forming a conductor wiring pattern on the ceramic green sheet and the process of filling the via hole with a conductor must be separate processes. According to the conventional method, when using a conductor sheet, a conductor sheet made of organic binder and conductor powder is prepared in advance, and then the conductor sheet and ceramic green sheet are assembled by a mechanical method such as a mold. At the same time, punch out the conductor sheet H-
It will be buried in a ceramic green sheet to form a via hole. Thereafter, a desired conductor wiring pattern is entirely formed on the ceramic green sheet by, for example, screen printing. When using all the conductive metal balls, make the conductive metal balls in advance, arrange them on the ceramic green sheet using the method described by Hikaraga, and embed them in the ceramic green sheet using a pressing jig. After that, a conductor wiring pattern is formed on the ceramic green sheet by, for example, screen printing.
従来のいずれの方法においても、ヴィアホールの形成と
導体配線パターンの形成とは同一工程では行なえず、複
雑な工程となる。In any of the conventional methods, the formation of the via hole and the formation of the conductive wiring pattern cannot be performed in the same process, resulting in a complicated process.
問題点（５） グイアホール内に導体を完全に充填す
る為には、単に上下層の電気的導通分得る必要な導体以
上の導体材料量を使う必要があり、結果的に製造コスト
が高くなるという欠点があった。特にヴィアホール径が
大きい場合には大きい問題であった。Problem (5) In order to completely fill the Guia hole with conductor, it is necessary to use a larger amount of conductor material than is necessary to simply provide electrical continuity between the upper and lower layers, resulting in higher manufacturing costs. There were drawbacks. This was a serious problem especially when the diameter of the via hole was large.
発明の目的
本発明は、このような問題点を解決するものであり、ヴ
ィアホールの導通信頼性を高め、層間剥離がなく品質的
に良好で、さらには簡単な工程と少量の材料により造れ
る安価な多層回路基板とその製造方法を提供する事を目
的とする。Purpose of the Invention The present invention is intended to solve these problems, and is to improve the conduction reliability of the via hole, to prevent delamination and to be of good quality, and to be inexpensive as it can be manufactured using a simple process and a small amount of materials. The purpose of this invention is to provide a multilayer circuit board and its manufacturing method.
発明の構成
上記目的を達成する為、本発明の多層回路基板は、ヴィ
アホール内の導体層に空洞を有する構造とし、その製造
方法は、セラミックグリーンシートのヴィアホールと同
一パターンに穿孔された板をセラミックグリーンシート
下面に配し、前記ヴィアホールと前記板の孔位置が合致
するようにセラミックグリーンシートと前記板を密着し
て導体ペースト全流し込む事によりヴィアホールの内壁
に導体ペーストラ塗布してヴィアホールを形成し、それ
らのセラミックグリーンシートの複数枚を積層圧着して
焼成する事を特徴とする。Structure of the Invention In order to achieve the above object, the multilayer circuit board of the present invention has a structure in which the conductor layer in the via hole has a cavity, and the method for manufacturing the board includes a ceramic green sheet with holes drilled in the same pattern as the via holes. is placed on the bottom surface of the ceramic green sheet, the ceramic green sheet and the board are brought into close contact with each other so that the hole positions of the via hole and the board match, and the conductive paste is applied to the inner wall of the via hole by pouring the entire conductive paste into the via hole. It is characterized by forming holes, laminating and pressing a plurality of these ceramic green sheets, and firing them.
実施例の説明
以下本発明の実施例について図面を参照しながら詳細に
説明する。DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は本発明に基づ〈実施例の多層回路基板の断面図
である。１はセラミック、２は導体、３はヴィアホール
である。ヴィアホール３にはヴィアホール内壁及び上下
面を導体２により囲まれて密閉された空洞が存在してい
る。本発明の最大の特徴は、ダイアホール３内の導体２
に空洞を有している事であり、その空洞の大きさは、グ
イアホール３の内径及びセラミック１の厚みさらにはヴ
ィアホール３の内壁についた導体２の厚みなどにより大
きい空洞から極めて小さい空洞まで様々あった。本発明
に基づ〈実施例では、第１表に記載１〜た空洞が発生し
た。FIG. 1 is a sectional view of a multilayer circuit board according to an embodiment of the present invention. 1 is a ceramic, 2 is a conductor, and 3 is a via hole. The via hole 3 has a sealed cavity surrounded by the conductor 2 on the inner wall and upper and lower surfaces of the via hole. The biggest feature of the present invention is that the conductor 2 inside the dia hole 3
The size of the cavity varies from a large cavity to an extremely small cavity depending on the inner diameter of the via hole 3, the thickness of the ceramic 1, and the thickness of the conductor 2 attached to the inner wall of the via hole 3. there were. Based on the present invention, cavities listed in Table 1 were generated in Examples.
（以下金 白）
９ ・、−
以下、本発明の多層回路基板の製造方法について述べる
。(hereinafter referred to as "Kinpaku") 9 ・, - Hereinafter, a method for manufacturing a multilayer circuit board of the present invention will be described.
まず実施例１として、人１２０３ と有機バインダー
とからなるセラミックグリーンシートに機械的方法によ
りヴィアホール加工をし、第２図に示すようにセラミッ
クグリーンシート４の下面にヴィアホール９のパターン
と同一パターンになるように穿孔された板５を配し、孔
位置が合致するようにセラミックグリーンシート４と板
（ｌｌｚｃ密着させる。次にスキージ８によりスクリー
ン６面上のタングステンからなる導体ペースト７を押し
出し、導体配線パターン１１の形成と同時にヴィアホー
ルの導体１０を形成する。この時、板５の下面より真空
吸引して導体ペースト７を引き出した方がヴィアホール
の導体１ｏの形成には好ましい。その後、ヴィアホール
の導体１ｏ及び導体配線パターン１１の乾燥をセラミッ
クグリーンシート４ごと１６０°Ｃ１約１０分の条件下
で行なった。次に、８０℃の温間で２ｏｏｋｇ／ｃ−の
圧力を加え複数の印刷済みのセラミックグリーンシート
を積層した。First, as Example 1, via holes were formed in a ceramic green sheet made of a human 1203 and an organic binder by a mechanical method, and as shown in FIG. Arrange the plate 5 with perforations such that The conductor 10 in the via hole is formed at the same time as the conductor wiring pattern 11 is formed.At this time, it is preferable to draw out the conductor paste 7 by vacuum suction from the bottom surface of the plate 5 for forming the conductor 1o in the via hole.After that, The conductor 1o in the via hole and the conductor wiring pattern 11 were dried together with the ceramic green sheet 4 at 160°C for about 10 minutes.Next, a pressure of 2ookg/c- was applied at a warm temperature of 80°C and several Printed ceramic green sheets were laminated.
このようにしてヴィアホールが形成された場合、この積
層時点で空気によるセラミックグリーンシートのふくら
みはまったくなかった。これは、ヴィアホールの導体に
ある空洞から空気が逃げてしまうからである。積層した
セラミックグリーンシートは適当な寸法に切断後、還元
雰囲気中で１６００″Ｃの温度により焼成した。When the via hole was formed in this way, there was no bulge in the ceramic green sheet due to air at this time of lamination. This is because air escapes from the cavity in the conductor of the via hole. The laminated ceramic green sheets were cut into appropriate dimensions and fired at a temperature of 1600''C in a reducing atmosphere.
第２の実施例として、ガラス系材料と有機バインダーと
からなるセラミックグリーンシートラ用い、前記第１の
実施例と同様な方法でヴィアホール加工を行ない、導体
ペーストとしてＡｕ ｆ使用してヴィアホールの導体内
に空洞を形成した多層回路基板を製作した。焼成温度は
９００ ’Ｑ、雰囲気は空気中であった。As a second example, a ceramic green sheeter made of a glass material and an organic binder was used to process a via hole in the same manner as in the first example, and Au f was used as a conductive paste to form a conductor in the via hole. A multilayer circuit board with a cavity formed inside was fabricated. The firing temperature was 900'Q, and the atmosphere was air.
上記２つの実施例に基づく多層回路基板のヴィアホール
の導通信頼性テスト結果を表２に記す。Table 2 shows the test results for the continuity reliability of via holes in multilayer circuit boards based on the above two examples.
（以 下金 白）
発明の効果
以上のように本発明によれば、ヴィアホール内の導体に
剥離やクラックがなく、またヴィアホール周辺部のセラ
ミックにクラックの発生がない導通信頼性の高いセラミ
ック多層回路基板を得る事ができる。さらには、空気の
ふくらみによる層間剥離がない品質的に安定な多層回路
板を得る事ができるという効果がある。また、簡単な工
程と少量の導体材料による多層回路基板の製造方法を提
供できる。(hereinafter referred to as "Kinshiro") Effects of the Invention As described above, according to the present invention, the conductor in the via hole is free from peeling or cracking, and the ceramic around the via hole is free from cracking. A multilayer circuit board can be obtained. Furthermore, it is possible to obtain a quality-stable multilayer circuit board free from delamination due to air bulges. Furthermore, it is possible to provide a method for manufacturing a multilayer circuit board using simple steps and a small amount of conductive material.
第１図は本発明に基づ〈実施例の多層回路基板の断面図
であり、第２図は本発明に基づく多層回路基板の製造工
程の断面図である。
１・・・・・・セラミック、２・・・・・・導体、３・
・・・・・ヴィアホール、４・・・・・・セラミックグ
リーンシート、５・・・・・・板、６・・・・・・スク
リーン、７・・・・・・導体ペースト、８・・・・・・
スギージ、９・・・・・・ヴィアホール、１ｏ・・・・
・・ヴィアホールの導体、１１・・・・・・導体配線パ
ターン。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
第２図FIG. 1 is a cross-sectional view of a multilayer circuit board according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of a manufacturing process of the multilayer circuit board according to the present invention. 1...Ceramic, 2...Conductor, 3.
... Via hole, 4 ... Ceramic green sheet, 5 ... Board, 6 ... Screen, 7 ... Conductor paste, 8 ...・・・・・・
Sugiji, 9... Via Hall, 1o...
... Via hole conductor, 11... Conductor wiring pattern. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2
Claims (2)
空洞を有する多層回路基板。(1) A multilayer circuit board having a cavity in a conductor layer within a via hole of a ceramic multilayer board.
パターンに穿孔された板をセラミックグリーンシート下
面に配し、前記ヴィアホールと前記板の孔位置が合致す
るようにセラミックグリーンシートと前記板を密着して
導体ペーストを流し込む事によりヴィアホールの内壁に
導体ペーストを塗布してヴィアホールを形成し、それら
のセラミックグリーンシートの複数枚を積層圧着して焼
成する多層回路基板の製造方法。(2) Place a plate perforated in the same pattern as the via holes in the ceramic green sheet on the lower surface of the ceramic green sheet, and place the ceramic green sheet and the plate in close contact so that the via holes and the holes in the plate match. A method for producing a multilayer circuit board, in which a conductive paste is applied to the inner wall of a via hole by pouring the conductive paste to form a via hole, and a plurality of these ceramic green sheets are laminated and pressure-bonded and fired.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14354684A JPS6123393A (en) | 1984-07-11 | 1984-07-11 | Multilayer circuit board and method of producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14354684A JPS6123393A (en) | 1984-07-11 | 1984-07-11 | Multilayer circuit board and method of producing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123393A true JPS6123393A (en) | 1986-01-31 |
| JPH0137880B2 JPH0137880B2 (en) | 1989-08-09 |
Family
ID=15341259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14354684A Granted JPS6123393A (en) | 1984-07-11 | 1984-07-11 | Multilayer circuit board and method of producing same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123393A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093186A (en) * | 1989-09-26 | 1992-03-03 | Ngk Spark Plug Co., Ltd. | Multilayer ceramic wiring board |
| JPH04123782U (en) * | 1991-04-23 | 1992-11-10 | ダイハツ工業株式会社 | Automobile rear body structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147499A (en) * | 1980-04-18 | 1981-11-16 | Hitachi Ltd | Method of manufacturing multilayer ceramic board |
-
1984
- 1984-07-11 JP JP14354684A patent/JPS6123393A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147499A (en) * | 1980-04-18 | 1981-11-16 | Hitachi Ltd | Method of manufacturing multilayer ceramic board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093186A (en) * | 1989-09-26 | 1992-03-03 | Ngk Spark Plug Co., Ltd. | Multilayer ceramic wiring board |
| JPH04123782U (en) * | 1991-04-23 | 1992-11-10 | ダイハツ工業株式会社 | Automobile rear body structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137880B2 (en) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04171890A (en) | Manufacture of multilayer printed circuit board | |
| US5006182A (en) | Method for fabricating multilayer circuits | |
| JP3793547B2 (en) | Manufacturing method of multilayer ceramic circuit board | |
| JP3956703B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JPS6123393A (en) | Multilayer circuit board and method of producing same | |
| JP4735018B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JPH06209148A (en) | Double-sided printed board and manufacture thereof | |
| EP0359416A2 (en) | Hybrid circuits | |
| JP2002319763A (en) | Multilayer wiring board and its producing method | |
| JP3047197B2 (en) | Manufacturing method of ceramic composite substrate | |
| JP2893116B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JP2870351B2 (en) | Manufacturing method of ceramic multilayer circuit board with cavity | |
| JP3063427B2 (en) | Circuit board and method of forming the same | |
| EP0213336A1 (en) | Method for making a flush surface laminate for a multilayer circuit board | |
| JPS63288094A (en) | Ceramic multilayer substrate and manufacture thereof | |
| JPH06125178A (en) | Ceramic multilayer board and its manufacture | |
| JP4610185B2 (en) | Wiring board and manufacturing method thereof | |
| JP2004201135A (en) | High-frequency wiring board and manufacturing method of the same | |
| JP2002076628A (en) | Manufacturing method of glass ceramic substrate | |
| EP0983843A2 (en) | Low temperature co-fired ceramic | |
| JPH0380596A (en) | Manufacture of multilayer ceramic circuit substrate | |
| JPS62172794A (en) | Manufacture of ceramic multilayer circuit substrate | |
| JPH0685460A (en) | Manufacture of ceramic multilayer board | |
| JPH02239697A (en) | Manufacture of circuit board | |
| JPH02254790A (en) | Manufacture of multilayer circuit board |