JPS61231650A - 機器内バスを利用した動作制御方法 - Google Patents
機器内バスを利用した動作制御方法Info
- Publication number
- JPS61231650A JPS61231650A JP60073217A JP7321785A JPS61231650A JP S61231650 A JPS61231650 A JP S61231650A JP 60073217 A JP60073217 A JP 60073217A JP 7321785 A JP7321785 A JP 7321785A JP S61231650 A JPS61231650 A JP S61231650A
- Authority
- JP
- Japan
- Prior art keywords
- master
- data
- bus
- internal
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Control By Computers (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Circuits Of Receivers In General (AREA)
- Information Transfer Systems (AREA)
- Exchange Systems With Centralized Control (AREA)
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は1機器の内部回路をディジタルデータで制御す
るようにしたテレビ受像機、VTR,、テープレコーダ
等の電子機器等のインナーバスの利用システムに関する
。
るようにしたテレビ受像機、VTR,、テープレコーダ
等の電子機器等のインナーバスの利用システムに関する
。
制御主体としての複数のマスタ(CPU)が機器内バス
を共通に利用してスレーブを制御する場合に、各マスタ
による制御が競合しないように。
を共通に利用してスレーブを制御する場合に、各マスタ
による制御が競合しないように。
バスを利用して指定のマスタをスレーブ(制御機能が無
いもの)に切換え得るようにしたものである。
いもの)に切換え得るようにしたものである。
ディジタルIC’回路が用いられているテレビ受像機、
VTR,テープレコーダ等の映像機器及び音響機器が普
及しつつあるが、これらのディジタル化された機器の多
くはインナーバスシステムを採用している。インナーバ
スシステムにおいては。
VTR,テープレコーダ等の映像機器及び音響機器が普
及しつつあるが、これらのディジタル化された機器の多
くはインナーバスシステムを採用している。インナーバ
スシステムにおいては。
機器内にc P U、インナーバス、ROM等を設け。
このROMに各回路の動作設定値を記憶させて置き1通
常の動作時にはCPUにより上記設定値を読み出し、読
み出されたデータをインナーバスを通じて所定の回路に
供給することにより、各ICに所定の動作を行わせるよ
うにしている。これと共にキーボードあるいはリモコン
等の外部操作によりCPU及びインナーバスを介して各
ICを制御するよう1こしている。
常の動作時にはCPUにより上記設定値を読み出し、読
み出されたデータをインナーバスを通じて所定の回路に
供給することにより、各ICに所定の動作を行わせるよ
うにしている。これと共にキーボードあるいはリモコン
等の外部操作によりCPU及びインナーバスを介して各
ICを制御するよう1こしている。
このようなインナーバスシステムに用いられるインナー
バスとしては、従来より2線式のものと3線式のものと
が主流を占めている。2iEバスはデータの伝送路とク
ロックの伝送路とから成るもので、この方式は特開昭5
7−106262号公報lこ開示される通信方式を利用
している。3線式のバスはデータの伝送路とクロックの
伝送路とデータブロックを識別するアイデント信号の伝
送路とから成るものである。
バスとしては、従来より2線式のものと3線式のものと
が主流を占めている。2iEバスはデータの伝送路とク
ロックの伝送路とから成るもので、この方式は特開昭5
7−106262号公報lこ開示される通信方式を利用
している。3線式のバスはデータの伝送路とクロックの
伝送路とデータブロックを識別するアイデント信号の伝
送路とから成るものである。
上述したインナーバスシステムが設けられた電子機器は
、内1部配線が著しく単純化されるだけでなく、製造時
及びサービス時における調整が全てソフトウェアでコン
トロールされ、従って調整の標準化、共通化及び簡易化
等が可能となり、これ番とよ□って製造コストの低減を
含む総合的なコストダウンが期待できる。またインナー
バス対応のICを追加すれば、多機能化、高性能化が容
易に実現できる。
、内1部配線が著しく単純化されるだけでなく、製造時
及びサービス時における調整が全てソフトウェアでコン
トロールされ、従って調整の標準化、共通化及び簡易化
等が可能となり、これ番とよ□って製造コストの低減を
含む総合的なコストダウンが期待できる。またインナー
バス対応のICを追加すれば、多機能化、高性能化が容
易に実現できる。
、 上述のようなインナーバスシステムは、複数の
Cl) U (以下マスタと言う)及びこれらを介して
制御される複数のIC(以下スレーブと言う)が使用さ
れることを前提として設計されている。典型的なモデル
では1機器内に少なくとも一つのマスタが組込まれ1機
器のインナーバスに連なる外部端子は外部マスタ(即ち
マイクロコンピュータ)を接続することができるように
なっている。
Cl) U (以下マスタと言う)及びこれらを介して
制御される複数のIC(以下スレーブと言う)が使用さ
れることを前提として設計されている。典型的なモデル
では1機器内に少なくとも一つのマスタが組込まれ1機
器のインナーバスに連なる外部端子は外部マスタ(即ち
マイクロコンピュータ)を接続することができるように
なっている。
インナーバスは各マスタ及びスレーブで共用されるので
、マスタとスレーブ間又はマスタ間のデータ通信は、バ
スを占有していることを示すスタート情報(特定の信号
パターン)とストップ情報とで囲まれた1つのブロック
(バス利用区間)を単位憾して行やれる。即ち、成るマ
スタはまずスタート情報を発生し、て自分が制御主体で
あることを宣言し1次ζこスレーブのアドレスデータを
送って制御対象を選択し、更ζこ制御データを送るか又
はスレーブからデータを受取って所要の制御、検査等を
行い、最後にストップ情報を出して制御主体であること
を止める。この体感で、バスは解放される。
、マスタとスレーブ間又はマスタ間のデータ通信は、バ
スを占有していることを示すスタート情報(特定の信号
パターン)とストップ情報とで囲まれた1つのブロック
(バス利用区間)を単位憾して行やれる。即ち、成るマ
スタはまずスタート情報を発生し、て自分が制御主体で
あることを宣言し1次ζこスレーブのアドレスデータを
送って制御対象を選択し、更ζこ制御データを送るか又
はスレーブからデータを受取って所要の制御、検査等を
行い、最後にストップ情報を出して制御主体であること
を止める。この体感で、バスは解放される。
データ伝送のブロックとブロックの間には1時間的な透
き間が設けられていて、どのマスタもそこlと割込んで
制御主体となることができる。ところが機器の製造時、
保修時に、外部マスタ(調整用コンピュータ)を接続し
て、スレーブと自動調整ループを形成したり、或いはソ
フトウェアによるオニプンループ調整を行ったりする場
合、外部マスタによる一連のデータ伝送り途中でバZが
解放されたときに、内部マスタが割込んで1、制御を始
めることがある。この状態になると、内部マスタの一連
の制御シーケンスが終了するまで、外部マスタが制御不
能(待ち状態)になり、従って調整作業がスムースにで
きなくなる。甚しい場合には、調整が完了していない中
間データが破壊されてしまうおそれもある。
。
き間が設けられていて、どのマスタもそこlと割込んで
制御主体となることができる。ところが機器の製造時、
保修時に、外部マスタ(調整用コンピュータ)を接続し
て、スレーブと自動調整ループを形成したり、或いはソ
フトウェアによるオニプンループ調整を行ったりする場
合、外部マスタによる一連のデータ伝送り途中でバZが
解放されたときに、内部マスタが割込んで1、制御を始
めることがある。この状態になると、内部マスタの一連
の制御シーケンスが終了するまで、外部マスタが制御不
能(待ち状態)になり、従って調整作業がスムースにで
きなくなる。甚しい場合には、調整が完了していない中
間データが破壊されてしまうおそれもある。
。
本発明はこの問題にかんがみ、一つのマスタを制御主体
として継続させる場合lこ、インナーバスが解放されて
も、他のマスタが不要な動作をしないようにすることを
目的とする。
として継続させる場合lこ、インナーバスが解放されて
も、他のマスタが不要な動作をしないようにすることを
目的とする。
本発明は、第1図に示すように、制御主体であるマスタ
、(6′及i’12>と制御対象であるスレーブ(2〜
5)とが夫々複数個あり、各マスタとスレニブとの間で
機器内バス(インナーバス8)を通じてデータの受授を
行うよう番こしたディジタルシステムに適用するもので
あり、各マスタから発信されるデータは、第2図に示す
よう−と、スタートパターン及びストップパターンで定
義されたバス利用区間内で伝送され、バス利用区間外は
バス解放状態となっている。そして特定のマスタを指定
して予め定義したデータ(DI、D2)を上記バス利用
区間内で発信することにより、上記特定のマスタが制御
機能を持たないスレーブに切換えられるこきを特徴とし
ている。
、(6′及i’12>と制御対象であるスレーブ(2〜
5)とが夫々複数個あり、各マスタとスレニブとの間で
機器内バス(インナーバス8)を通じてデータの受授を
行うよう番こしたディジタルシステムに適用するもので
あり、各マスタから発信されるデータは、第2図に示す
よう−と、スタートパターン及びストップパターンで定
義されたバス利用区間内で伝送され、バス利用区間外は
バス解放状態となっている。そして特定のマスタを指定
して予め定義したデータ(DI、D2)を上記バス利用
区間内で発信することにより、上記特定のマスタが制御
機能を持たないスレーブに切換えられるこきを特徴とし
ている。
1つのマスタのみが機能し、他のマスタはスレーブとな
るように機器内システムのモードが設定される。これに
より、バス解放状態でも予定外の割込は無くなる。例え
ば外部マスタ(CPU)でもって機器本来の機能を停止
させた状態で各スレーブの調整、故障診断などを行う。
るように機器内システムのモードが設定される。これに
より、バス解放状態でも予定外の割込は無くなる。例え
ば外部マスタ(CPU)でもって機器本来の機能を停止
させた状態で各スレーブの調整、故障診断などを行う。
第1図は本発明の一実施例を示すTV受像機の要部ブロ
ック図である。受像機1内lこけ、処理機能をディジタ
ル化したスレーブとしての選局回路2、VIP回路31
ビデオ処理回路41音声処理回路5などが設けられ、こ
れらのスレーブは数個のICで構成され、内部マスタ6
及びメモリー7と二線式インナーバス8(シリアルデー
タ線9及びクロックfs10)と相互に結合されている
。なお内部マスタ6は演算ユニット、レジスタ、 RO
M、RAMから成るCPU(マイクロコンピュータ)で
あり、メモリー7は書込み、消去可能な不揮発ROMで
、制御又は調整データを記憶している。
ック図である。受像機1内lこけ、処理機能をディジタ
ル化したスレーブとしての選局回路2、VIP回路31
ビデオ処理回路41音声処理回路5などが設けられ、こ
れらのスレーブは数個のICで構成され、内部マスタ6
及びメモリー7と二線式インナーバス8(シリアルデー
タ線9及びクロックfs10)と相互に結合されている
。なお内部マスタ6は演算ユニット、レジスタ、 RO
M、RAMから成るCPU(マイクロコンピュータ)で
あり、メモリー7は書込み、消去可能な不揮発ROMで
、制御又は調整データを記憶している。
インナーバス8はプラグ端子11に導出され。
ここに外部マスタ12(CPUを備える調整用コンピュ
ータ)を接続することができる。
ータ)を接続することができる。
通常の受像機1の動作では、内部マスタ6はプレイの制
御等を行い、キーボードからの選局指令があると、メモ
リー7からチャネルプリセットデータを引き出して選局
過程でVIP回路2からlFキャリアレベルのデータを
もらい、それを演算処理して選局回路2に同調データを
送り込むような制御を行っている。また比較的長いイン
ターバルでビデオ処理回路4や音声処理回路5等のモニ
ター及び制御を行っている。
御等を行い、キーボードからの選局指令があると、メモ
リー7からチャネルプリセットデータを引き出して選局
過程でVIP回路2からlFキャリアレベルのデータを
もらい、それを演算処理して選局回路2に同調データを
送り込むような制御を行っている。また比較的長いイン
ターバルでビデオ処理回路4や音声処理回路5等のモニ
ター及び制御を行っている。
このような一連の制御シーケンスで必要なマスタースレ
ーブ間のデータ転送は、二線式インナーバスの場合、−
例として第2図のようなタイミングで行われる。即ち、
インナーバス8のシリアルデータ線9及びクロック線1
0が共に高レベルのときがバス解放状態で、この状態で
内部マスタ6はクロック線10をそのままにしてシリア
ルデータ線9を低レベルに切換えて自分が制御主体であ
ることを宣言する。この信号パターンはスタートコンデ
ィション(スタートパターン)として定義されている。
ーブ間のデータ転送は、二線式インナーバスの場合、−
例として第2図のようなタイミングで行われる。即ち、
インナーバス8のシリアルデータ線9及びクロック線1
0が共に高レベルのときがバス解放状態で、この状態で
内部マスタ6はクロック線10をそのままにしてシリア
ルデータ線9を低レベルに切換えて自分が制御主体であ
ることを宣言する。この信号パターンはスタートコンデ
ィション(スタートパターン)として定義されている。
スタート後、内部マスタ6はクロックCKiこ同期させ
てデータDを送出する。データ転送が終了すると、クロ
ック線10及びデータ線9は共に低レベルとなり、その
後クロック線10が高レベルに立上り、次いでデータ線
9が高レベルに立上り、バスが解放される。この信号パ
ターンはストップコンディション(ストップパターン)
として定義されている。
てデータDを送出する。データ転送が終了すると、クロ
ック線10及びデータ線9は共に低レベルとなり、その
後クロック線10が高レベルに立上り、次いでデータ線
9が高レベルに立上り、バスが解放される。この信号パ
ターンはストップコンディション(ストップパターン)
として定義されている。
転送データのフォーマットは第3図の如くであり、スタ
ートコンディションSの後でスレーブアドレスSLVを
送出してスレーブの一つを指定する。次にデータの発信
又は受信(メモリーがスレーブとして選択された場合に
は書込み/読出し)をR/Wビットで指示し、更にアク
ルツジピット人の後にサブアドレスSUBを送出し、ス
レーブ内の制御対象の機能(項目)を特定する。例えば
ビデオ処理回路4については、輝度調整、コントラスト
調整、色相調整・・・・・・・・・・・・・・・O)1
つをサブアドレスで指定する。次にアクルツジピットA
の後に制御データDATAを導出し、これによって所要
の制御、調整を行へってから、ストップコンディション
Pでバス占有を終了させる。
ートコンディションSの後でスレーブアドレスSLVを
送出してスレーブの一つを指定する。次にデータの発信
又は受信(メモリーがスレーブとして選択された場合に
は書込み/読出し)をR/Wビットで指示し、更にアク
ルツジピット人の後にサブアドレスSUBを送出し、ス
レーブ内の制御対象の機能(項目)を特定する。例えば
ビデオ処理回路4については、輝度調整、コントラスト
調整、色相調整・・・・・・・・・・・・・・・O)1
つをサブアドレスで指定する。次にアクルツジピットA
の後に制御データDATAを導出し、これによって所要
の制御、調整を行へってから、ストップコンディション
Pでバス占有を終了させる。
受像機の製造時及び製造後の保修時の調整では。
既述のように外部マスタ12としての調整用コンピュー
タをプラグ端子11に接続し、内部バス8を介して各ス
レーブ化データを転送して制御、調整、故障診断等を行
う。
タをプラグ端子11に接続し、内部バス8を介して各ス
レーブ化データを転送して制御、調整、故障診断等を行
う。
この際、内部マスタ6が割込んで自己の制御シケンスを
開始すると既述のように不都合であるので、第4図のよ
うに、外部マスタ12から内部マスタ6#こ割当てられ
たアドレス8LVを指定し。
開始すると既述のように不都合であるので、第4図のよ
うに、外部マスタ12から内部マスタ6#こ割当てられ
たアドレス8LVを指定し。
更に内部マスタ6内の特定のレジスタをサブアドレスS
UBで指定し、そこに内部マスタ6のマスタとしての機
能を停止させるためのデータD1(例えば” oooo
oooo”)を送り込む。
UBで指定し、そこに内部マスタ6のマスタとしての機
能を停止させるためのデータD1(例えば” oooo
oooo”)を送り込む。
内部マスタ6は、この停止命令のデータD1を受は取っ
たときに、そのマスタとしての機能を停止し、如何なる
制御データも発信しないスレーブモードとなるように予
めプログラムされている。
たときに、そのマスタとしての機能を停止し、如何なる
制御データも発信しないスレーブモードとなるように予
めプログラムされている。
なおスレーブモードであるから、内部マスタ6のアドレ
スを指定してインナーバス8に乗せられたデータは、内
部マスタ6で受信することができる。
スを指定してインナーバス8に乗せられたデータは、内
部マスタ6で受信することができる。
この状態で、外部マスタ12は内部マスタ6に妨害され
ずに調整作業を続行することができる。
ずに調整作業を続行することができる。
外部マスタ12の作業が終了すると、スレーブとなって
いる内部マスタ6に解除命令に相当するデータ2(例え
ば’ 11111111”)を送信する。
いる内部マスタ6に解除命令に相当するデータ2(例え
ば’ 11111111”)を送信する。
内部マスタ6はこのデータD2を受けたとき、所定のプ
ログラムに従ってメインルーチンiこ戻り。
ログラムに従ってメインルーチンiこ戻り。
マスタとしての地位に復帰する。
従って第5図のタイムチャートに示すようにデータD1
を発信してからデータD2を発信するまでの時間帯Mは
、外部マスタ12が内部バス8を自由に占有することが
でき、スムースな調整作業が実行される。
を発信してからデータD2を発信するまでの時間帯Mは
、外部マスタ12が内部バス8を自由に占有することが
でき、スムースな調整作業が実行される。
以上、好ましい実施例1こついて説明したが1例えばス
レーブ解除命令のデータD2を待たずに。
レーブ解除命令のデータD2を待たずに。
内部マスタ6はスレーブモードになった後一定時間後に
マスタに復帰するようにプログラムを組込んでもよい。
マスタに復帰するようにプログラムを組込んでもよい。
また特定の一つの制御データを設定し、内部マスタ6が
この制御データを受信したときスレーブモードに切換わ
り、スレーブモード中同じ制御データを二度目に受信し
たときマスタに復帰するようにしてもよい。つまりステ
アリングフリツプフわツブのような制御を行う。或いは
。
この制御データを受信したときスレーブモードに切換わ
り、スレーブモード中同じ制御データを二度目に受信し
たときマスタに復帰するようにしてもよい。つまりステ
アリングフリツプフわツブのような制御を行う。或いは
。
内部マスタとして例えばAマスタ、Bマスタがあり、外
部からAマスタのアドレスを指定したときには、アドレ
ス指定でAマスタがスレーブに切換えられ、Bマスタを
介して制御を行うことができ。
部からAマスタのアドレスを指定したときには、アドレ
ス指定でAマスタがスレーブに切換えられ、Bマスタを
介して制御を行うことができ。
次にBマスタのアドレスを指定したときBマスタがスレ
ーブに切換えられるき同時にAマスタがマスタとして復
帰するようなシステムにしてもよい。
ーブに切換えられるき同時にAマスタがマスタとして復
帰するようなシステムにしてもよい。
なお、インナーバスとしては、シリアルデータバスの外
にパラレルデータバスも利用でき、またアドレスバスを
別に設けてもよい。また双方向バスの外に一対の片方向
バスの利用も考えられる。
にパラレルデータバスも利用でき、またアドレスバスを
別に設けてもよい。また双方向バスの外に一対の片方向
バスの利用も考えられる。
データ転送のスタートパターン及びストップパターンと
しては、第2図のようなタイミングで決定されるパター
ンの外に特定のビットパターンも考えられる。
しては、第2図のようなタイミングで決定されるパター
ンの外に特定のビットパターンも考えられる。
本発明は上述の如く、複数のマスタが夫々内部バスを通
じてスレーブを制御する能力を備えている場合に、1つ
のマスタのみを生かして他のマスタをスレーブに切換え
、これによって他のマスタの妨害なしに所要の制御、調
整を行わせることができ、従って例えば外部の調整用コ
ンピュータを内部バスに接続して外部から機器内スレー
ブに対し自由に制御、調整、検査等をすることができる
。
じてスレーブを制御する能力を備えている場合に、1つ
のマスタのみを生かして他のマスタをスレーブに切換え
、これによって他のマスタの妨害なしに所要の制御、調
整を行わせることができ、従って例えば外部の調整用コ
ンピュータを内部バスに接続して外部から機器内スレー
ブに対し自由に制御、調整、検査等をすることができる
。
第1図は本発明の機器内バス利用システムを実施したテ
レビ受像機の要部ブロック図、第2図はインナーバスを
利用するときのクロック線及びデータ線のタイムチャー
ト、第3図は転送データのフォーマット図、第4図は内
部マスタをスレーブに切換える場合に定義されたデータ
フォーマット図、第5図は外部マスタによるマスタ/ス
レーブ切換えのタイムチャートである。 なお図面に用いた符号において。 1・・・・・・・・・・・・受像機 2・・・・・・・・・・・・選局回路 3・・・・・・・・・・・・VIP回路4・・・・・・
・・・・・・ビデオ処理回路5・・・・・・・・・・・
・音声部・理回路6・・・・・・・・・・・・内部マス
タ7・・・・・・・・・・・・メモリー 8・・・・・・・・・・・・インナーバス9 ・・・・
・・・・・・・・シリアルデータ線10・・・・・・・
・・・・・クロック線11・・・・・・・・・・・・プ
ラグ端子12゛°°°°゛°°°゛°外部マスタである
。 代 理 人 土 屋 勝〃 常包
芳男
レビ受像機の要部ブロック図、第2図はインナーバスを
利用するときのクロック線及びデータ線のタイムチャー
ト、第3図は転送データのフォーマット図、第4図は内
部マスタをスレーブに切換える場合に定義されたデータ
フォーマット図、第5図は外部マスタによるマスタ/ス
レーブ切換えのタイムチャートである。 なお図面に用いた符号において。 1・・・・・・・・・・・・受像機 2・・・・・・・・・・・・選局回路 3・・・・・・・・・・・・VIP回路4・・・・・・
・・・・・・ビデオ処理回路5・・・・・・・・・・・
・音声部・理回路6・・・・・・・・・・・・内部マス
タ7・・・・・・・・・・・・メモリー 8・・・・・・・・・・・・インナーバス9 ・・・・
・・・・・・・・シリアルデータ線10・・・・・・・
・・・・・クロック線11・・・・・・・・・・・・プ
ラグ端子12゛°°°°゛°°°゛°外部マスタである
。 代 理 人 土 屋 勝〃 常包
芳男
Claims (1)
- 制御主体であるマスタと制御対象であるスレーブとが夫
々複数個あり、各マスタとスレーブとの間で機器内バス
を通じてデータの授受を行うようにしたバス利用システ
ムであって、各マスタから発信されるデータはスタート
パターン及びストップパターンで定義されたバス利用区
間内で伝送され、バス利用区間外はバス解放状態となっ
ていると共に、特定のマスタを指定して予め定義したデ
ータを上記バス利用区間内で発信することにより、上記
特定のマスタが制御機能を持たないスレーブに切換えら
れることを特徴とする機器内バス利用システム。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60073217A JPH0727509B2 (ja) | 1985-04-06 | 1985-04-06 | 機器内バスを利用した動作制御方法 |
KR1019860000710A KR940001275B1 (ko) | 1985-04-06 | 1986-02-03 | 기기내 버스를 이용한 동작 제어방법 |
EP86302473A EP0197768B1 (en) | 1985-04-06 | 1986-04-03 | Digital control systems for electronic apparatus |
AT86302473T ATE65849T1 (de) | 1985-04-06 | 1986-04-03 | Numerisches steuerungssystem fuer elektronische geraete. |
DE8686302473T DE3680563D1 (de) | 1985-04-06 | 1986-04-03 | Numerisches steuerungssystem fuer elektronische geraete. |
CA000505760A CA1265864A (en) | 1985-04-06 | 1986-04-03 | Digital control system for electronic apparatus |
US07/203,616 US4805085A (en) | 1985-04-06 | 1988-06-06 | Digital control system for electronic apparatus |
SG85094A SG85094G (en) | 1985-04-06 | 1994-06-28 | Digital control systems for electronic apparatus. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60073217A JPH0727509B2 (ja) | 1985-04-06 | 1985-04-06 | 機器内バスを利用した動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61231650A true JPS61231650A (ja) | 1986-10-15 |
JPH0727509B2 JPH0727509B2 (ja) | 1995-03-29 |
Family
ID=13511773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60073217A Expired - Lifetime JPH0727509B2 (ja) | 1985-04-06 | 1985-04-06 | 機器内バスを利用した動作制御方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4805085A (ja) |
EP (1) | EP0197768B1 (ja) |
JP (1) | JPH0727509B2 (ja) |
KR (1) | KR940001275B1 (ja) |
AT (1) | ATE65849T1 (ja) |
CA (1) | CA1265864A (ja) |
DE (1) | DE3680563D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09504397A (ja) * | 1993-10-28 | 1997-04-28 | エロネックス・テクノロジーズ・インコーポレーテッド | マイクロパーソナルデジタル補助装置 |
JP2000322108A (ja) * | 1999-05-11 | 2000-11-24 | Sony Corp | 電子部品実装装置 |
JP2001501761A (ja) * | 1996-10-04 | 2001-02-06 | フィッシャー コントロールズ インターナショナル,インコーポレイテッド | 冗長フィールドデバイスおよびバス付きプロセス制御ネットワーク |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5101498A (en) * | 1987-12-31 | 1992-03-31 | Texas Instruments Incorporated | Pin selectable multi-mode processor |
GB2219172B (en) * | 1988-03-30 | 1992-07-08 | Plessey Co Plc | A data path checking system |
US5003464A (en) * | 1988-05-23 | 1991-03-26 | Bell Communications Research, Inc. | Methods and apparatus for efficient resource allocation |
JPH0776736B2 (ja) * | 1988-09-28 | 1995-08-16 | 富士重工業株式会社 | 車輌診断システム |
FR2671884A1 (fr) * | 1991-01-17 | 1992-07-24 | Moulinex Sa | Procede d'attribution d'adresses dans un reseau domotique. |
JPH0566959A (ja) * | 1991-09-09 | 1993-03-19 | Sony Corp | 電子機器 |
US5579488A (en) * | 1991-09-09 | 1996-11-26 | Canon Kabushiki Kaisha | Programmable control device |
DE4207826C2 (de) * | 1992-03-12 | 1995-06-14 | Deutsche Aerospace | Bahn- und Lageregelungssystem (AOCS) mit Prüfsystem |
US5317751A (en) * | 1992-03-18 | 1994-05-31 | Aeg Westinghouse Transportation Systems, Inc. | Method and apparatus for placing a trainline monitor system in a layup mode |
JPH06205313A (ja) * | 1992-12-28 | 1994-07-22 | Sony Corp | Avシステム |
GB2312533A (en) * | 1996-04-26 | 1997-10-29 | Ibm | Serial bus monitoring and auxiliary control system |
EP1052560B1 (en) * | 1999-05-11 | 2004-08-11 | Fanuc Ltd | Numerical control system |
WO2009063565A1 (ja) * | 2007-11-16 | 2009-05-22 | Fujitsu Limited | 制御システム、制御方法、マスター装置、制御装置 |
US9698852B2 (en) * | 2012-10-30 | 2017-07-04 | Maja Systems, Inc. | Compact and low-power millimeter-wave integrated VCO-up/down-converter with gain-boosting |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5846724A (ja) * | 1981-09-14 | 1983-03-18 | Matsushita Electric Works Ltd | 半導体スイツチング素子のドライブ回路 |
JPS59160256A (ja) * | 1983-03-02 | 1984-09-10 | Nippon Telegr & Teleph Corp <Ntt> | プロセツサ制御方式 |
JPS59218531A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Ltd | 情報処理装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3377623A (en) * | 1965-09-29 | 1968-04-09 | Foxboro Co | Process backup system |
DE1549397B2 (de) * | 1967-06-16 | 1972-09-14 | Chemische Werke Hüls AG, 4370 Mari | Verfahren zur automatischen steuerung chemischer anlagen |
US4133027A (en) * | 1977-09-13 | 1979-01-02 | Honeywell Inc. | Process control system with backup process controller |
US4352103A (en) * | 1980-01-24 | 1982-09-28 | Forney Engineering Company | Industrial control system |
US4412281A (en) * | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
NL8005976A (nl) * | 1980-10-31 | 1982-05-17 | Philips Nv | Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations. |
US4449202A (en) * | 1981-12-04 | 1984-05-15 | Ncr Corporation | Full duplex integrated circuit communication controller |
CA1225237A (en) * | 1982-04-19 | 1987-08-11 | Allan F. Falcoff | Computerized spray machine |
IT1155187B (it) * | 1982-05-07 | 1987-01-21 | Fiat Auto Spa | Apparatogeneratore modulare per la produzione combinata di energia elettrica e calore ed impianto comprendente una pluralita di tali apparati generatori |
US4583089A (en) * | 1983-04-19 | 1986-04-15 | Foster Wheeler Energy Corporation | Distributed computer control system with variable monitor timers |
US4634110A (en) * | 1983-07-28 | 1987-01-06 | Harris Corporation | Fault detection and redundancy management system |
US4610013A (en) * | 1983-11-08 | 1986-09-02 | Avco Corporation | Remote multiplexer terminal with redundant central processor units |
-
1985
- 1985-04-06 JP JP60073217A patent/JPH0727509B2/ja not_active Expired - Lifetime
-
1986
- 1986-02-03 KR KR1019860000710A patent/KR940001275B1/ko not_active IP Right Cessation
- 1986-04-03 DE DE8686302473T patent/DE3680563D1/de not_active Expired - Lifetime
- 1986-04-03 EP EP86302473A patent/EP0197768B1/en not_active Expired - Lifetime
- 1986-04-03 CA CA000505760A patent/CA1265864A/en not_active Expired - Lifetime
- 1986-04-03 AT AT86302473T patent/ATE65849T1/de not_active IP Right Cessation
-
1988
- 1988-06-06 US US07/203,616 patent/US4805085A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5846724A (ja) * | 1981-09-14 | 1983-03-18 | Matsushita Electric Works Ltd | 半導体スイツチング素子のドライブ回路 |
JPS59160256A (ja) * | 1983-03-02 | 1984-09-10 | Nippon Telegr & Teleph Corp <Ntt> | プロセツサ制御方式 |
JPS59218531A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Ltd | 情報処理装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09504397A (ja) * | 1993-10-28 | 1997-04-28 | エロネックス・テクノロジーズ・インコーポレーテッド | マイクロパーソナルデジタル補助装置 |
JP2001501761A (ja) * | 1996-10-04 | 2001-02-06 | フィッシャー コントロールズ インターナショナル,インコーポレイテッド | 冗長フィールドデバイスおよびバス付きプロセス制御ネットワーク |
JP2000322108A (ja) * | 1999-05-11 | 2000-11-24 | Sony Corp | 電子部品実装装置 |
Also Published As
Publication number | Publication date |
---|---|
ATE65849T1 (de) | 1991-08-15 |
US4805085A (en) | 1989-02-14 |
JPH0727509B2 (ja) | 1995-03-29 |
EP0197768B1 (en) | 1991-07-31 |
EP0197768A2 (en) | 1986-10-15 |
DE3680563D1 (de) | 1991-09-05 |
EP0197768A3 (en) | 1987-12-02 |
CA1265864A (en) | 1990-02-13 |
KR940001275B1 (ko) | 1994-02-18 |
KR860008498A (ko) | 1986-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61231650A (ja) | 機器内バスを利用した動作制御方法 | |
EP0619548B1 (en) | Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards | |
JPH04332065A (ja) | データ転送方法 | |
EP1014271A1 (en) | Bus controller and bus control system | |
US4371926A (en) | Input/output information indication system | |
JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
EP1255375B1 (en) | Plural station memory data sharing system | |
JPH11259184A (ja) | 外部インタフェース回路 | |
JPS60192447A (ja) | 異常デ−タ受信防止回路 | |
JPS62107357A (ja) | 制御方法及び制御装置 | |
JPS593641Y2 (ja) | デ−タ伝送装置 | |
JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
KR960020388A (ko) | 방송운행 자동 제어 시스템 | |
KR910005380B1 (ko) | 다방향 시리얼 데이터 통신 장치 | |
JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 | |
JPH0635816A (ja) | マルチcpuシステム | |
JPH0363098B2 (ja) | ||
JPH04329378A (ja) | 電源制御装置用自動試験方式 | |
JPH04268621A (ja) | 磁気ディスクインタフェ−ス方式 | |
JPS58109958A (ja) | 機能分散システムにおける伝送制御装置 | |
JPH04196842A (ja) | 異常情報伝達方式 | |
JPS59139426A (ja) | バスインタ−フエ−ス | |
JPH0467646B2 (ja) | ||
JPS5851357A (ja) | マルチプロセサ・システム | |
JPS5963837A (ja) | 信号伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |