JPH0727509B2 - 機器内バスを利用した動作制御方法 - Google Patents

機器内バスを利用した動作制御方法

Info

Publication number
JPH0727509B2
JPH0727509B2 JP60073217A JP7321785A JPH0727509B2 JP H0727509 B2 JPH0727509 B2 JP H0727509B2 JP 60073217 A JP60073217 A JP 60073217A JP 7321785 A JP7321785 A JP 7321785A JP H0727509 B2 JPH0727509 B2 JP H0727509B2
Authority
JP
Japan
Prior art keywords
bus
master
data
control
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60073217A
Other languages
English (en)
Other versions
JPS61231650A (ja
Inventor
尚雄 茂木
政之 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13511773&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0727509(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60073217A priority Critical patent/JPH0727509B2/ja
Priority to KR1019860000710A priority patent/KR940001275B1/ko
Priority to CA000505760A priority patent/CA1265864A/en
Priority to EP86302473A priority patent/EP0197768B1/en
Priority to DE8686302473T priority patent/DE3680563D1/de
Priority to AT86302473T priority patent/ATE65849T1/de
Publication of JPS61231650A publication Critical patent/JPS61231650A/ja
Priority to US07/203,616 priority patent/US4805085A/en
Priority to SG85094A priority patent/SG85094G/en
Publication of JPH0727509B2 publication Critical patent/JPH0727509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)
  • Bus Control (AREA)
  • Control By Computers (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Information Transfer Systems (AREA)
  • Numerical Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、機器の内部回路をデイジタルデータで制御す
るようにしたテレビ受像機、VTR、テープレコーダ等の
電子機器等の機器内バスを利用した制御方法に関する。
〔発明の概要〕
制御主体としての複数のマスタ（CPU）が機器内バスを
共通に利用してスレーブを制御する場合に、特定のマス
タを指定して停止命令を与え、指定されたマスタがスレ
ーブ動作するように切換えることにより、機器の調整、
診断を容易にしたものである。
〔従来の技術〕
デイジタルIC回路が用いられているテレビ受像機、VT
R、テープレコーダ等の映像機器及び音響機器が普及し
つつあるが、これらのデイジタル化された機器の多くは
インナーバスシステムを採用している。インナーバスシ
ステムにおいては、機器内にCPU、インナーバス、ROM等
を設け、このROMに各回路の動作設定値を記憶させて置
き、通常の動作時にはCPUにより上記設定値を読み出
し、読み出されたデータをインナーバスを通じて所定の
回路に供給することにより、各ICに所定の動作を行わせ
るようにしている。これと共にキーボードあるいはリモ
コン等の外部操作によりCPU及びインナーバスを介して
各ICを制御するようにしている。
このようなインナーバスしシステム用いられるインナー
バスとしては、従来より２線式のものと３線式のものと
が主流を占めている。２線式バスはデータの伝送路とク
ロツクの伝送路とから成るもので、この方式は特開昭57
−106262号公報に開示される通信方式を利用している。
３線式のバスはデータの伝送路とクロツクの伝送路とデ
ータブロツクを識別するアイデント信号の伝送路とから
成るものである。
上述したインナーバスシステムが設けられた電子機器
は、内部配線が著しく単純化されるだけでなく、製造時
及びサービス時における調整が全てソフトウエアでコン
トロールされ、従つて調整の標準化、共通化及び簡易化
等が可能となり、これによつて製造コストの低減を含む
総合的なコストダウンが期待できる。またインナーバス
対応のICを追加すれば、多機能化、高性能化が容易に実
現できる。
〔発明が解決しようとする問題点〕
上述のようなインナーバスシステムは、複数のCPU（以
下マスタと言う）及びこれらを介して制御される複数の
IC（以下スレーブと言う）が使用されることを前提とし
て設計されている。典型的なモデルでは、機器内に少な
くとも一つのマスタが組込まれ、機器のインナーバスに
連なる外部端子は外部マスタ（即ちマイクロコンピユー
タ）を接続することができるようになつている。
インナーバスは各マスタ及びスレーブで共用されるの
で、マスタとスレーブ間又はマスタ間のデータ通信は、
バスを占有していることを示すスタート情報（特定の信
号パターン）とストツプ情報とで囲まれた１つのブロツ
ク（バス利用区間）を単位にして行われる。即ち、或る
マスタはまずスタート情報を発生して自分が制御主体で
あることを宣言し、次にスレーブのアドレスデータを送
つて制御対象を選択し、更に制御データを送るか又はス
レーブからデータを受取つて所要の制御、検査等を行
い、最後にストツプ情報を出して制御主体であることを
止める。この状態で、バスは解放される。
データ伝送のブロツクとブロツクの間には、時間的な隙
間が設けられていて、どのマスタもそこに割込んで制御
主体となることができる。ところが機器の製造時、補修
時に、外部マスタ（調整用コンプユータ）を接続して、
スレーブと自動調整ループを形成したり、或いはソフト
ウエアによるオープンループ調整を行つたりする場合、
外部マスタによる一連のデータ伝送の途中でバスが解放
されたときに、内部マスタが割込んで、制御を始めるこ
とがある。この状態になると、内部マスタの一連の制御
シーケンスが終了するまで、外部マスタが制御不能（待
ち状態）になり、従つて調整作業がスムースにできなく
なる。甚しい場合には、調整が完了していない中間デー
タが破壊されてしまうおそれもある。
本発明はこの問題にかんがみ、一つのマスタを制御主体
として継続させる場合に、インナーバスが解放されて
も、他のマスタが不要な動作をしないようにすることを
目的とする。
〔問題点を解決するための手段〕
第１図に示すように、制御主体である複数のマスタ
（６、12）と制御対象である複数のスレーブ（２〜５）
とを用い、各マスタとスレーブとの間を機器内バス８で
接続する。各マスタから発信されるデータは、第２図に
示すように、バスの占有の開始を示すスタートパターン
Ｓおよびバスの占有の解除を示すストップパターンＰが
前後に付されたバス利用区間をブロックとして伝送さ
れ、上記バス利用区間以外は上記機器内バスをバス開放
状態とする。
特定のマスタ６を指定して予め定められた停止命令（第
４図のデータD1）が別のマスタ12から上記機器内バスに
発信されたときには、上記特定のマスタ６は上記停止命
令を取り込み、予め格納された制御プログラムに従って
通常時に上記機器内バスを介して機器内各部を制御する
制御主体としての機能を停止し、上記別のマスタ12から
の命令に従ってデータの授受を行うスレーブとして動作
するように制御される。
〔作用〕
１つのマスタのみが機能し、他のマスタはスレーブとな
るように機器内システムのモードが設定される。これに
より、バス解放状態でも予定外の割込は無くなる。例え
ば外部マスタ（CPU）でもつて機器本来の機能を停止さ
せた状態で各スレーブの調整、故障診断などを行う。
〔実施例〕
第１図は本発明の一実施例を示すTV受像機の要部ブロツ
ク図である。受像機１内には、処理機能をデイジタル化
したスレーブとしての選局回路２、VIF回路３、ビデオ
処理回路４、音声処理回路５などが設けられ、これらの
スレーブは数個のICで構成され、内部マスタ６及びメモ
リー７と二線式インナーバス８（シリアルデータ線９及
びクロツク線10）と相互に結合されている。なお内部マ
スタ６は演算ユニツト、レジスタ、ROM、RAMから成るCP
U（マイクロコピユータ）であり、メモリー７は書込
み、消去可能な不揮発ROMで、制御又は調整データを記
憶している。
インナーバス８はプラグ端子11に導出され、ここに外部
マスタ12（CPUを備える調整用コンピユータ）を接続す
ることができる。
通常の受像機１の動作では、内部マスタ６はプログラム
された一連のシーケンスに沿つて、キーボード又はリモ
ートコマンダのモニター及びデイスプレイの制御等を行
い、キーボードからの選局指令があると、メモリー７か
らチヤネルプリセツトデータを引き出して選局過程でVI
F回路２からIFキヤリアレベルのデータをもらい、それ
を演算処理して選局回路２に同調データを送り込むよう
な制御を行つている。また比較的長いインターバルでビ
デオ処理回路４や音声処理回路５等のモニター及び制御
を行つている。
このような一連の制御シーケンスで必要なマスタースレ
ーブ間のデータ転送は、二線式インナーバスの場合、一
例として第２図のようなタイミングで行われる。即ち、
インナーバス８のシリアルデータ線９及びクロツク線10
が共に高レベルのときがバス解放状態で、この状態で内
部マスタ６はクロツク線10をそのままにしてシリアルデ
ータ線９を低レベルに切換えて自分が制御主体であるこ
とを宣言する。この信号パターンはスタートコンデイシ
ヨン（スタートパターン）として定義されている。スタ
ート後、内部マスタ６はクロツクCKに同期させてデータ
Ｄを送出する。データ転送が終了すると、クロツク線10
及びデータ線９は共に低レベルとなり、その後クロツク
線10が高レベルに立上り、次いでデータ線９が高レベル
に立上り、バスが解放される。この信号パターンはスト
ツプコンデイシヨン（ストツプパターン）として定義さ
れている。
転送データのフオーマツトは第３図の如くであり、スタ
ートコンディシヨンＳの後でスレーブアドレスSLVを送
出してスレーブの一つを指定する。次にデータの発信又
は受信（メモリーがスレーブとして選択された場合には
書込み／読出し）をR/Wビツトで指示し、更にアクノレ
ツジビツトＡの後にサブアドレスSUBを送出し、スレー
ブ内の制御対象の機能（項目）を特定する。例えばビデ
オ処理回路４については、輝度調整、コントラスト調
整、色相調整…………の１つをサブアドレスで指定す
る。次にアクノレツジビツトＡの後に制御データDATAを
導出し、これによつて所要の制御、調整を行つてから、
ストツプコンデイジヨンＰでバス占有を終了させる。
受像機の製造時及び製造後の補修時の調整では、既述の
ように外部マスタ12としての調整用コンピユータをプラ
グ端子11に接続し、内部バス８を介して各スレーブにデ
ータを転送して制御、調整、故障診断等を行う。
この際、内部マスタ６が割込んで自己の制御シケンスを
開始すると既述のように不都合であるので、第４図のよ
うに、外部マスタ12から内部マスタ６に割当てられたア
ドレスSLVを指定し、更に内部マスタ６内の特定のレジ
スタをサブアドレスSUBえ指定し、そこに内部マスタ６
のマスタとしての機能を停止させるためのデータD1（例
えば“00000000"）を送り込む。
内部マスタ６は、この停止命令のデータD1を受け取つた
ときに、そのマスタとしての機能を停止し、如何なる制
御命令も発信しないスレーブモードとなるように予めプ
ログラムされている。なおスレーブモードであるから、
内部マスタ６のアドレスを指定してインナーバス８に乗
せられたデータは、内部マスタ６で受信することができ
る。
この状態で、外部マスタ12は内部マスタ６に妨害されず
に調整作業を続行することができる。外部マスタ12の作
業が終了すると、スレーブとなつている内部マスタ６に
解除命令に相当するデータ２（例えば“11111111"）を
送信する。内部マスタ６はこのデータD2を受けたとき、
所定のプログラムに従つてメインルーチンに戻り、マス
タとしての地位に復帰する。
従つて第５図のタイムチヤートに示すようにデータD1を
発信してからデーD2を発信するまでの時間帯Ｍは、外部
マスタ12が内部バス８を自由に占有することができ、ス
ムーズな調整作業が実行される。
以上、好ましい実施例について説明したが、例えばスレ
ーブ解除命令のデータD2を持たずに、内部マスタ６はス
レーブモードになつた後一定時間後にマスタに復帰する
ようにプログラムを組込んでもよい。また特定の一つの
制御データを設定し、内部マスタ６がこの制御データを
受信したときスレーブモードに切換わり、スレーブモー
ド中同じ制御データを二度目に受信したときマスタに復
帰するようにしてもよい。つまりステアリングフリツプ
フロツプのような制御を行う。或いは、内部マスタとし
て例えばＡマスタ、Ｂマスタがあり、外部からＡマスタ
のアドレスを指定したときには、アドレス指定でＡマス
タがスレーブに切換えられ、Ｂマスタを介して制御を行
うことができ、次にＢマスタのアドレスを指定したとき
Ｂマスタがスレーブに切換えられると同時にＡマスタが
マスタとして復帰するようなシステムにしてもよい。
なお、インナーバスとしては、シリアルデータバスの外
にパラレルデータバスも利用でき、またアドレスバスを
別に設けてもよい。また双方向バスの外に一対の片方向
バスの利用も考えられる。
データ転送のストータパターン及びストツプパターンと
しては、第２図のようなタイミングで決定されるパター
ンの外に特定のビツトパターンも考えられる。
〔発明の効果〕
本発明は上述のように、制御主体としての複数のマスタ
（CPU）が機器内バスを共通に利用してスレーブを制御
する場合に、特定のマスタを指定して停止命令を与え、
指定されたマスタがスレーブ動作するように切換えるよ
うにしたので、例えば外部の調整用コンピュータを機器
内バスに接続して機器の調整、故障診断をするときに、
スレーブに切換えられた特定の機器内マスタは、その制
御動作が禁止されているが、機器内バスを通じて制御デ
ータやパラメータデータを送受信する能力を維持してい
るから、調整、診断などを容易にすることができる。
【図面の簡単な説明】
第１図は本発明の機器内バス利用システムを実施したテ
レビ受像機の要部ブロツク図、第２図はインナーバスを
利用するときのクロツク線及びデータ線のタイムチヤー
ト、第３図は転送データのフオーマツト図、第４図は内
部マスタをスレーブに切換える場合に定義されたデータ
フオーマツト図、第５図は外部マスタによるマスタ／ス
レーブ切換えのタイムチヤートである。 なお図面に用いた符号において、 １……受像機 ２……選局回路 ３……VIF回路 ４……ビデオ処理回路 ５……音声処理回路 ６……内部マスタ ７……メモリー ８……インナーバス ９……シリアルデータ線 10……クロツク線 11……プラグ端子 12……外部マスタ である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−218531（ＪＰ，Ａ) 特開 昭59−160256（ＪＰ，Ａ) 特公 昭58−46724（ＪＰ，Ｂ１) インターフェース10〔12〕（昭59−12) Ｐ．237−251

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】制御主体である複数のマスタと制御対象で
    ある複数のスレーブとを用い、各マスタとスレーブとの
    間を機器内バスで接続すると共に、各マスタから発信さ
    れるデータはバスの占有の開始を示すスタートパターン
    およびバスの占有の解除を示すストップパターンが前後
    に付されたバス利用区間をブロックとして伝送され、上
    記バス利用区間以外は上記機器内バスをバス開放状態と
    する機器内バスを利用した動作制御方法において、 特定のマスタを指定して予め定められた停止命令が別の
    マスタから上記機器内バスに発信されたときには、上記
    特定のマスタは上記停止命令を取り込み、予め格納され
    た制御プログラムに従って通常時に上記機器内バスを介
    して機器内各部を制御する制御主体としての機能を停止
    し、上記別のマスタからの命令に従ってデータの授受を
    行うスレーブとして動作するように制御されることを特
    徴とする機器内バスを利用した動作制御方法。
JP60073217A 1985-04-06 1985-04-06 機器内バスを利用した動作制御方法 Expired - Lifetime JPH0727509B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP60073217A JPH0727509B2 (ja) 1985-04-06 1985-04-06 機器内バスを利用した動作制御方法
KR1019860000710A KR940001275B1 (ko) 1985-04-06 1986-02-03 기기내 버스를 이용한 동작 제어방법
AT86302473T ATE65849T1 (de) 1985-04-06 1986-04-03 Numerisches steuerungssystem fuer elektronische geraete.
DE8686302473T DE3680563D1 (de) 1985-04-06 1986-04-03 Numerisches steuerungssystem fuer elektronische geraete.
EP86302473A EP0197768B1 (en) 1985-04-06 1986-04-03 Digital control systems for electronic apparatus
CA000505760A CA1265864A (en) 1985-04-06 1986-04-03 Digital control system for electronic apparatus
US07/203,616 US4805085A (en) 1985-04-06 1988-06-06 Digital control system for electronic apparatus
SG85094A SG85094G (en) 1985-04-06 1994-06-28 Digital control systems for electronic apparatus.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60073217A JPH0727509B2 (ja) 1985-04-06 1985-04-06 機器内バスを利用した動作制御方法

Publications (2)

Publication Number Publication Date
JPS61231650A JPS61231650A (ja) 1986-10-15
JPH0727509B2 true JPH0727509B2 (ja) 1995-03-29

Family

ID=13511773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60073217A Expired - Lifetime JPH0727509B2 (ja) 1985-04-06 1985-04-06 機器内バスを利用した動作制御方法

Country Status (7)

Country Link
US (1) US4805085A (ja)
EP (1) EP0197768B1 (ja)
JP (1) JPH0727509B2 (ja)
KR (1) KR940001275B1 (ja)
AT (1) ATE65849T1 (ja)
CA (1) CA1265864A (ja)
DE (1) DE3680563D1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101498A (en) * 1987-12-31 1992-03-31 Texas Instruments Incorporated Pin selectable multi-mode processor
GB2219172B (en) * 1988-03-30 1992-07-08 Plessey Co Plc A data path checking system
US5003464A (en) * 1988-05-23 1991-03-26 Bell Communications Research, Inc. Methods and apparatus for efficient resource allocation
JPH0776736B2 (ja) * 1988-09-28 1995-08-16 富士重工業株式会社 車輌診断システム
FR2671884A1 (fr) * 1991-01-17 1992-07-24 Moulinex Sa Procede d'attribution d'adresses dans un reseau domotique.
US5579488A (en) * 1991-09-09 1996-11-26 Canon Kabushiki Kaisha Programmable control device
JPH0566959A (ja) * 1991-09-09 1993-03-19 Sony Corp 電子機器
DE4207826C2 (de) * 1992-03-12 1995-06-14 Deutsche Aerospace Bahn- und Lageregelungssystem (AOCS) mit Prüfsystem
US5317751A (en) * 1992-03-18 1994-05-31 Aeg Westinghouse Transportation Systems, Inc. Method and apparatus for placing a trainline monitor system in a layup mode
US5835732A (en) * 1993-10-28 1998-11-10 Elonex Ip Holdings, Ltd. Miniature digital assistant having enhanced host communication
JPH06205313A (ja) * 1992-12-28 1994-07-22 Sony Corp Ａｖシステム
GB2312533A (en) * 1996-04-26 1997-10-29 Ibm Serial bus monitoring and auxiliary control system
BR9711588B1 (pt) * 1996-10-04 2011-01-11 sistema de controle de processo, e, processo de configuração do mesmo.
JP4062815B2 (ja) * 1999-05-11 2008-03-19 ソニー株式会社 電子部品実装装置
EP1052560B1 (en) * 1999-05-11 2004-08-11 Fanuc Ltd Numerical control system
JP5218421B2 (ja) * 2007-11-16 2013-06-26 富士通株式会社 制御システム
US20140122756A1 (en) * 2012-10-30 2014-05-01 Anayas360.Com, Llc Address based serial communication interface for control and monitoring of system-on-chip implementations

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377623A (en) * 1965-09-29 1968-04-09 Foxboro Co Process backup system
DE1549397B2 (de) * 1967-06-16 1972-09-14 Chemische Werke Hüls AG, 4370 Mari Verfahren zur automatischen steuerung chemischer anlagen
US4133027A (en) * 1977-09-13 1979-01-02 Honeywell Inc. Process control system with backup process controller
US4352103A (en) * 1980-01-24 1982-09-28 Forney Engineering Company Industrial control system
US4412281A (en) * 1980-07-11 1983-10-25 Raytheon Company Distributed signal processing system
NL8005976A (nl) * 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
JPS5846724A (ja) * 1981-09-14 1983-03-18 Matsushita Electric Works Ltd 半導体スイツチング素子のドライブ回路
US4449202A (en) * 1981-12-04 1984-05-15 Ncr Corporation Full duplex integrated circuit communication controller
CA1225237A (en) * 1982-04-19 1987-08-11 Allan F. Falcoff Computerized spray machine
IT1155187B (it) * 1982-05-07 1987-01-21 Fiat Auto Spa Apparatogeneratore modulare per la produzione combinata di energia elettrica e calore ed impianto comprendente una pluralita di tali apparati generatori
JPS59160256A (ja) * 1983-03-02 1984-09-10 Nippon Telegr & Teleph Corp <Ntt> プロセツサ制御方式
US4583089A (en) * 1983-04-19 1986-04-15 Foster Wheeler Energy Corporation Distributed computer control system with variable monitor timers
JPS59218531A (ja) * 1983-05-27 1984-12-08 Hitachi Ltd 情報処理装置
US4634110A (en) * 1983-07-28 1987-01-06 Harris Corporation Fault detection and redundancy management system
US4610013A (en) * 1983-11-08 1986-09-02 Avco Corporation Remote multiplexer terminal with redundant central processor units

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
インターフェース１０〔１２〕（昭５９−１２）Ｐ．２３７−２５１

Also Published As

Publication number Publication date
EP0197768A3 (en) 1987-12-02
US4805085A (en) 1989-02-14
KR940001275B1 (ko) 1994-02-18
JPS61231650A (ja) 1986-10-15
CA1265864A (en) 1990-02-13
EP0197768A2 (en) 1986-10-15
ATE65849T1 (de) 1991-08-15
KR860008498A (ko) 1986-11-15
EP0197768B1 (en) 1991-07-31
DE3680563D1 (de) 1991-09-05

Similar Documents

Publication Publication Date Title
JPH0727509B2 (ja) 機器内バスを利用した動作制御方法
US4200936A (en) Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control
EP0458304B1 (en) Direct memory access transfer controller and use
EP0619548B1 (en) Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards
JPH04332065A (ja) データ転送方法
JP2004516576A (ja) 高速ｉ２ｃバス通信のために選択ｉｃを切り離すｉ２ｃバス制御
US4371926A (en) Input/output information indication system
JP2695956B2 (ja) 多重通信システム
CA1270576A (en) Ic device compatible with input signals in the formats for two-line and four-line type bus lines
JPH11259184A (ja) 外部インタフェース回路
JP2000222184A (ja) プログラム変更方法
KR0155641B1 (ko) 티브이 성능 검사장치와 검사방법
JP2508487B2 (ja) デ−タ伝送システム
JP2606615B2 (ja) コンピュータリセット制御回路およびコンピュータリセット制御方法
JP3120498B2 (ja) 電子機器
JP2797661B2 (ja) 選局回路
KR960014829B1 (ko) 버스 리퀘스터 운용방법
JPS62190953A (ja) 通信制御装置における回線制御装置の管理回路
JPH07177579A (ja) 車載用機器制御システム
JP3066152U (ja) 記憶制御装置およびビデオデッキ
JPH0629997A (ja) 双方向シリアルデータバスシステム
JP2593842B2 (ja) 映像情報機器の通信方法及び装置
KR940008100B1 (ko) 데이터통신방법
JPS6155769A (ja) バス制御方式
JPH0338763A (ja) シリアル・インタフェース回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term