JPS61220546A - 変調装置 - Google Patents
変調装置Info
- Publication number
- JPS61220546A JPS61220546A JP60061280A JP6128085A JPS61220546A JP S61220546 A JPS61220546 A JP S61220546A JP 60061280 A JP60061280 A JP 60061280A JP 6128085 A JP6128085 A JP 6128085A JP S61220546 A JPS61220546 A JP S61220546A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- memory
- circuit
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/08—Modifications of modulator to linearise modulation, e.g. by feedback, and clearly applicable to more than one type of modulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0004—Circuit elements of modulators
- H03C2200/0029—Memory circuits, e.g. ROMs, RAMs, EPROMs, latches, shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0058—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/06—Means for changing frequency deviation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/57—Separate feedback of real and complex signals being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、多値変調、とりわけ直交振幅変調のように搬
送波の振幅および位相を情報として用いる多値変調(Q
AM)において、増幅器の非線形性を補償するために予
め送信信号波形を変形させて送出する変調装置に関する
。
送波の振幅および位相を情報として用いる多値変調(Q
AM)において、増幅器の非線形性を補償するために予
め送信信号波形を変形させて送出する変調装置に関する
。
(従来の技術)
通常の増幅器の入出力非線形特性には、第7図に示すよ
うに、AIVL−AM変換と呼ばれる出力振幅の飽和特
性と、AM−PM変換と呼ばれる出力位相の入力振幅に
よる変化がある。入力振幅が飽和点から十分小さい点で
は、振幅特性は直線であり位相の変化もない。しかしな
がら、入力振幅が飽和点に近づくにつれて、出力振幅は
飽和し、出力位相は回転し始める。その結果として送信
スペクトルの劣化、および受信特性の劣化をまねく。
うに、AIVL−AM変換と呼ばれる出力振幅の飽和特
性と、AM−PM変換と呼ばれる出力位相の入力振幅に
よる変化がある。入力振幅が飽和点から十分小さい点で
は、振幅特性は直線であり位相の変化もない。しかしな
がら、入力振幅が飽和点に近づくにつれて、出力振幅は
飽和し、出力位相は回転し始める。その結果として送信
スペクトルの劣化、および受信特性の劣化をまねく。
第3図(a)〜(d)はこのような非線形増幅器の信号
に対する影響を示している。変調は16値QAMの場合
を想定している。第3図(a)は本来あるべき送信信号
の位相平面における信号点分布であり、第3図(b)は
その時の送信スペクトル分布である。第3図(C)は動
作点を飽和レベルの近くにしたときの増幅器出力の位相
平面における信号点の分布を示す。第3図(c)の信号
点は第3図(a)の信号点に比して歪んでいる。
に対する影響を示している。変調は16値QAMの場合
を想定している。第3図(a)は本来あるべき送信信号
の位相平面における信号点分布であり、第3図(b)は
その時の送信スペクトル分布である。第3図(C)は動
作点を飽和レベルの近くにしたときの増幅器出力の位相
平面における信号点の分布を示す。第3図(c)の信号
点は第3図(a)の信号点に比して歪んでいる。
この時の送信スペクトルは第3図(d)に示すように、
3次および5次等奇数次の相互変調成分が出て、隣接チ
ャンネルへの干渉の原因となる。また、受信機は第3図
(a)の信号点が送られたものとして判定を行うので、
第3図(c)のような信号点が送られると、小許な雑音
によって誤りを起してしまい、受信特性が劣化する。
3次および5次等奇数次の相互変調成分が出て、隣接チ
ャンネルへの干渉の原因となる。また、受信機は第3図
(a)の信号点が送られたものとして判定を行うので、
第3図(c)のような信号点が送られると、小許な雑音
によって誤りを起してしまい、受信特性が劣化する。
送信スペクトル特性および受信特性の劣化を防ぐために
、このような増幅器の非線形性を補償する必要がある。
、このような増幅器の非線形性を補償する必要がある。
従来、このような非線形性を補償し、かつ増幅器特性の
時間変化をも補償する手段として、特公開−58−10
5658にあるものがある。9!fJ4図は従来の適応
線形化回路付の変調装置を示すブロック図である。入力
端子400からは送電データ系列が並列に入力する。第
4図中の結線上の斜線は複数の結線を示す。送信データ
系列は、第1のメモリーであるランダム・アクセス・メ
モリー410 (RA M (Random Acce
ss Memory) )及び、第2のメモリーである
リード・オンリー・メモリー420 (ROM (Re
ad 0nly Memory) )のアドレスとなる
。ROM420には第3図(a)のような本来の信号点
配置が複素数数値として記憶されており、RAM410
の内容は非線形増幅器用力が正しい信号点になる様に歪
ませた値が同じく複素数値として入れられている。RA
M410の出力はディジタル・アナログ変換器430で
アナログ信号に変換された後ロー・バス・フィルター4
35で帯域制限され変調器440で発振器451の出力
を直交変調し端子401から非線形増幅器へ出力きれる
。RAM410の内容を適応的に変化きせるために、非
線形増幅器の出力を端子402から入力し復調器460
で発振器451の出力を用いて復調する。
時間変化をも補償する手段として、特公開−58−10
5658にあるものがある。9!fJ4図は従来の適応
線形化回路付の変調装置を示すブロック図である。入力
端子400からは送電データ系列が並列に入力する。第
4図中の結線上の斜線は複数の結線を示す。送信データ
系列は、第1のメモリーであるランダム・アクセス・メ
モリー410 (RA M (Random Acce
ss Memory) )及び、第2のメモリーである
リード・オンリー・メモリー420 (ROM (Re
ad 0nly Memory) )のアドレスとなる
。ROM420には第3図(a)のような本来の信号点
配置が複素数数値として記憶されており、RAM410
の内容は非線形増幅器用力が正しい信号点になる様に歪
ませた値が同じく複素数値として入れられている。RA
M410の出力はディジタル・アナログ変換器430で
アナログ信号に変換された後ロー・バス・フィルター4
35で帯域制限され変調器440で発振器451の出力
を直交変調し端子401から非線形増幅器へ出力きれる
。RAM410の内容を適応的に変化きせるために、非
線形増幅器の出力を端子402から入力し復調器460
で発振器451の出力を用いて復調する。
復調器460で復調きれた信号は、アナログ・ディジタ
ル変換器470で複素ディジタル信号に変換きれる。こ
の複素ディジタル信号をROM420から読み出される
本来あるべき信号から減算回路480で減算し、その結
果を修正量発生回路490で一定係数に倍して(一般に
kは1より十分小さな値にする)、RAM410から読
み出された出力に加算回路491で加える。もしも復調
された値がROM420からの本来あるべき値よりも大
きいときはRAM410の内容を小さくする様に制御し
、復調された値がROM420からの本来あるべき値よ
りも小さいときはRAM410の内容を犬さくする様に
制御する。この様にすることによって非線形増幅器の入
出力特性がたとえ変化しても、常に非線形増幅器の出力
、ずなわち端子402からの入力信号が第3図(a)の
様に正しい信号点配置になる様にRAM410の内容を
制御することができる。
ル変換器470で複素ディジタル信号に変換きれる。こ
の複素ディジタル信号をROM420から読み出される
本来あるべき信号から減算回路480で減算し、その結
果を修正量発生回路490で一定係数に倍して(一般に
kは1より十分小さな値にする)、RAM410から読
み出された出力に加算回路491で加える。もしも復調
された値がROM420からの本来あるべき値よりも大
きいときはRAM410の内容を小さくする様に制御し
、復調された値がROM420からの本来あるべき値よ
りも小さいときはRAM410の内容を犬さくする様に
制御する。この様にすることによって非線形増幅器の入
出力特性がたとえ変化しても、常に非線形増幅器の出力
、ずなわち端子402からの入力信号が第3図(a)の
様に正しい信号点配置になる様にRAM410の内容を
制御することができる。
(発明が解決しようとする問題点)
しかしながら、このような従来の方式では受信特性の劣
化を防ぐことはできても、送信スペクトルの劣化は防ぐ
ことはできない。
化を防ぐことはできても、送信スペクトルの劣化は防ぐ
ことはできない。
例えば、帯域制限された4値信号が第5図(a)の実線
のようだとする。その時、歪みを受けると第5図(a)
の破線のようになり、このような軌跡の変化がスペクト
ルの劣化をまねく。
のようだとする。その時、歪みを受けると第5図(a)
の破線のようになり、このような軌跡の変化がスペクト
ルの劣化をまねく。
RAM410は、各シンボル点での信号点を出力するだ
けであり、フィルター435の出力は、第5図(b)の
ようになる。さらにこれに歪みが加わると、第5図(c
)の実線のようになる。ところが本来あるべき信号軌跡
(第5図(c)の破線)とは一致しないため送信スペク
トルは十分改善されない。このように、第4図のような
線形化回路では、シンボル点での線形性のみを補償し、
途中の軌跡までは補償していない。したがって、送信ス
ペクトルの劣化改善については全く考慮されていない。
けであり、フィルター435の出力は、第5図(b)の
ようになる。さらにこれに歪みが加わると、第5図(c
)の実線のようになる。ところが本来あるべき信号軌跡
(第5図(c)の破線)とは一致しないため送信スペク
トルは十分改善されない。このように、第4図のような
線形化回路では、シンボル点での線形性のみを補償し、
途中の軌跡までは補償していない。したがって、送信ス
ペクトルの劣化改善については全く考慮されていない。
そこで、本発明の目的は、このような欠点を克服し、受
信特性のみならず、送信スペクトルの特性も改善する非
線形補償回路付変調装置の提供にある。
信特性のみならず、送信スペクトルの特性も改善する非
線形補償回路付変調装置の提供にある。
(問題点を解決するための手段)
前述の問題点を解決するために本願の第1の発明が提供
する変調装置は、入力したN値ディジタル信号をにシン
ボル分だくわえるシフトレジスタと;前記N値ディジタ
ル信号のシンボル周波数よりも速い速度で動作するカウ
ンターと:前記シフトレジスタの出力及び前記カウンタ
ーの出力を受けて、前記N値ディジクル信号に対応する
帯域制限された本来送信されるべき送信信号のサンプル
値系列を出力する内容固定の第1のメモリーと;前記シ
フトレジスタの出力及び前記カウンターの出力を受けて
、本来送るべき信号を予め歪ませた歪信号を出力する書
きかえ可能な第2のメモリーと;前記歪信号を用いて搬
送波を変調し、増幅器へ出力する変調器と:前記増幅器
の出力を復調して復調信号を生ずる復調器と;前記サン
プル値系列から前記復調信号を減算する減算回路と;こ
の減算回路の出力から修正量を求める修正量発生回路と
;前記修正量と前記歪信号とを加算する加算回路とから
なり;この加算回路の出力を前記第2のメモリーに書き
込み前記第2のメモリーの内容を適応的に変化許せるこ
とを特徴とする。
する変調装置は、入力したN値ディジタル信号をにシン
ボル分だくわえるシフトレジスタと;前記N値ディジタ
ル信号のシンボル周波数よりも速い速度で動作するカウ
ンターと:前記シフトレジスタの出力及び前記カウンタ
ーの出力を受けて、前記N値ディジクル信号に対応する
帯域制限された本来送信されるべき送信信号のサンプル
値系列を出力する内容固定の第1のメモリーと;前記シ
フトレジスタの出力及び前記カウンターの出力を受けて
、本来送るべき信号を予め歪ませた歪信号を出力する書
きかえ可能な第2のメモリーと;前記歪信号を用いて搬
送波を変調し、増幅器へ出力する変調器と:前記増幅器
の出力を復調して復調信号を生ずる復調器と;前記サン
プル値系列から前記復調信号を減算する減算回路と;こ
の減算回路の出力から修正量を求める修正量発生回路と
;前記修正量と前記歪信号とを加算する加算回路とから
なり;この加算回路の出力を前記第2のメモリーに書き
込み前記第2のメモリーの内容を適応的に変化許せるこ
とを特徴とする。
また、前述の問題点を解決するために本願の第2の発明
が提供する変調装置は、入力したN値ディジタル信号を
にシンボッ?分たくわえるシフトレジスタと;前記N値
ディジタル信号のシンボル周波数よりも早く動作するカ
ウンターと;前記シフトレジスタ内の信号系列パターン
及び前記カウンター出力を受けて、前記N値ディジタル
信号に8一 対応した帯域制限された本来送信されるべき送信信号サ
ンプル値系列を出力する内容固定の第1のメモリーと;
前記信号系列パターン及び前記カウンター出力を受けて
、増幅器の非線形性補償用の信号を出力する書き換え可
能な第2のメモリーと;前記第1のメモリーの出力と前
記第2のメモリーの出力とを加算して予め歪ませた信号
を出力する第1の加算回路と;前記加算回路の出力を用
いて搬送波を変調し、前記増幅器・\出力する変調器と
;前記増幅器の出力を復調する復調器と;前記第1のメ
モリーの出力から前記復調器の出力を引く減算回路と:
この減算回路の出力を受けて修正量を計算する修正量発
生回路と;前記修正量と前記第2のメモリーの出力とを
加算する第2の加算回路とからなり;この第2の加算回
路の出力を前記第2のメモリーに書き込んで歪補償量を
適応的に書き換えることを特徴とする。
が提供する変調装置は、入力したN値ディジタル信号を
にシンボッ?分たくわえるシフトレジスタと;前記N値
ディジタル信号のシンボル周波数よりも早く動作するカ
ウンターと;前記シフトレジスタ内の信号系列パターン
及び前記カウンター出力を受けて、前記N値ディジタル
信号に8一 対応した帯域制限された本来送信されるべき送信信号サ
ンプル値系列を出力する内容固定の第1のメモリーと;
前記信号系列パターン及び前記カウンター出力を受けて
、増幅器の非線形性補償用の信号を出力する書き換え可
能な第2のメモリーと;前記第1のメモリーの出力と前
記第2のメモリーの出力とを加算して予め歪ませた信号
を出力する第1の加算回路と;前記加算回路の出力を用
いて搬送波を変調し、前記増幅器・\出力する変調器と
;前記増幅器の出力を復調する復調器と;前記第1のメ
モリーの出力から前記復調器の出力を引く減算回路と:
この減算回路の出力を受けて修正量を計算する修正量発
生回路と;前記修正量と前記第2のメモリーの出力とを
加算する第2の加算回路とからなり;この第2の加算回
路の出力を前記第2のメモリーに書き込んで歪補償量を
適応的に書き換えることを特徴とする。
(発明の原理)
本発明の適応線形化回路は、シンボル点だけでなく、従
来方式では考慮していなかったシンボル点間の信号の波
形をもあらかじめ歪ませることによって増幅器の非線形
性の補償をより完全に行なおうとするものである。この
ような補償を行なうことによって送信信号波形は本来送
信されるべき帯域制限波形となって、送信スペクトル波
形の劣化も改善される。
来方式では考慮していなかったシンボル点間の信号の波
形をもあらかじめ歪ませることによって増幅器の非線形
性の補償をより完全に行なおうとするものである。この
ような補償を行なうことによって送信信号波形は本来送
信されるべき帯域制限波形となって、送信スペクトル波
形の劣化も改善される。
(実施例)
次に実施例を挙げ本願の第1及び第2の発明を一層詳し
く説明する。
く説明する。
本願の第1の発明の一実施例をブロック図で第1図に示
す。端子101から入力したN値ディジタル信号系列(
a7)は、シフトレジスタ120においてにシンボル分
蓄積きれる。ここでKは、この実施例で用いる帯域制限
フィルターのインパルスレスポンスの長さに対応する。
す。端子101から入力したN値ディジタル信号系列(
a7)は、シフトレジスタ120においてにシンボル分
蓄積きれる。ここでKは、この実施例で用いる帯域制限
フィルターのインパルスレスポンスの長さに対応する。
第1のメモリーであるROM130は、シフトレジスタ
120から並列出力された信号でアドレス指定され、シ
フトレジスタ内のシンボルバクーンに対応した1シンボ
ル時間分のサンプルきれた送信信号波形をカウンター1
10の出力を受けて出力する。この時の送信信号波形は
、すでに帯域制限された信号であり、例えばN値QAM
を変調方式として用いる時には2次元の信号となる。第
6図に、ROM130の出力例を、16値、QAMの実
部信号で4点内捜したものを例に実線で示した。シフト
レジスタ120出力およびカウンター110の出力は、
第2のメモリーであるRAM140に対しても同様にア
ドレス指定し、RAM140はシフトレジスタ内シンボ
ルパターンに対応した1シンボル分の複素信号波形を出
力する。RAM140出力は、本来送信きれるべき信号
波形を予め増幅器の非線形性を補償するように歪ませた
信号波形であり、増幅器を通ることで本来の波形にもど
る。
120から並列出力された信号でアドレス指定され、シ
フトレジスタ内のシンボルバクーンに対応した1シンボ
ル時間分のサンプルきれた送信信号波形をカウンター1
10の出力を受けて出力する。この時の送信信号波形は
、すでに帯域制限された信号であり、例えばN値QAM
を変調方式として用いる時には2次元の信号となる。第
6図に、ROM130の出力例を、16値、QAMの実
部信号で4点内捜したものを例に実線で示した。シフト
レジスタ120出力およびカウンター110の出力は、
第2のメモリーであるRAM140に対しても同様にア
ドレス指定し、RAM140はシフトレジスタ内シンボ
ルパターンに対応した1シンボル分の複素信号波形を出
力する。RAM140出力は、本来送信きれるべき信号
波形を予め増幅器の非線形性を補償するように歪ませた
信号波形であり、増幅器を通ることで本来の波形にもど
る。
RAM140出力の実部の例を第6図にROM130の
出力例に対応して破線で示した。RAM140からのサ
ンプル値系列は、ディジタル・アナログ変換器(DA変
換器)150においてアナログ信号となる。直交変調器
160において、搬送波である発信器161の出力をD
A変換器150の出力で変調する。変調された信号は端
子=11− 102から非線形増幅器に入力きれる。端子103には
非線形増幅器の出力の一部が入力し、直交復調器165
で複素信号が復調される。アナログ・ディジクル変換器
(AD変換器)155で復調器165出力がサンプルさ
れる。サンプルされたAD変換器出力は、減算回路17
0でROM130出力と比較され、その差(ROM出カ
ーAD変換器出力)が出力きれる。修正量発生回路18
0において減算回路170出力はp倍きれて加算回路1
90においてRAM140出力と、howきれる(pは
1より小きい定数)。加算回路190出力がRAM14
.0に書き込まれることによって増幅器の特性の時間変
化に対しても適応的に補償する。このような線形化回路
付変調装置を用いると、増幅器出力において完全に補償
きれた送信信号波形が出力される。
出力例に対応して破線で示した。RAM140からのサ
ンプル値系列は、ディジタル・アナログ変換器(DA変
換器)150においてアナログ信号となる。直交変調器
160において、搬送波である発信器161の出力をD
A変換器150の出力で変調する。変調された信号は端
子=11− 102から非線形増幅器に入力きれる。端子103には
非線形増幅器の出力の一部が入力し、直交復調器165
で複素信号が復調される。アナログ・ディジクル変換器
(AD変換器)155で復調器165出力がサンプルさ
れる。サンプルされたAD変換器出力は、減算回路17
0でROM130出力と比較され、その差(ROM出カ
ーAD変換器出力)が出力きれる。修正量発生回路18
0において減算回路170出力はp倍きれて加算回路1
90においてRAM140出力と、howきれる(pは
1より小きい定数)。加算回路190出力がRAM14
.0に書き込まれることによって増幅器の特性の時間変
化に対しても適応的に補償する。このような線形化回路
付変調装置を用いると、増幅器出力において完全に補償
きれた送信信号波形が出力される。
本願の第2の発明の一実施例をブロック図で第2図に示
す。第1図の実施例においては予め歪ませた信号を第2
のメモリーであるRAMI 40に記憶許せていたが、
第2図の実施例では、第2のメモリーRAM210には
、歪の成分のみを記憶させておく。第1のメモリーであ
るROM130出力とRAM210出力とを第1の加算
回路220において加算することにより非線形性を補償
するための歪んだ信号が得られる。第2の加算回路23
0では、歪成分であるRAM210出力 ゛と歪
修正量である修正量発生回路180出力とを加え、その
加算結果をRAM210に書き込む。
す。第1図の実施例においては予め歪ませた信号を第2
のメモリーであるRAMI 40に記憶許せていたが、
第2図の実施例では、第2のメモリーRAM210には
、歪の成分のみを記憶させておく。第1のメモリーであ
るROM130出力とRAM210出力とを第1の加算
回路220において加算することにより非線形性を補償
するための歪んだ信号が得られる。第2の加算回路23
0では、歪成分であるRAM210出力 ゛と歪
修正量である修正量発生回路180出力とを加え、その
加算結果をRAM210に書き込む。
その結果として補償すべき歪量が適応的に修正きれる。
信号波形に比べて歪成分は信号レベルが十分小さな信号
であるから、このような構成にすることにより、RAM
の容量が第1図の実施例に比べて少なくできる。
であるから、このような構成にすることにより、RAM
の容量が第1図の実施例に比べて少なくできる。
なお、第1図実施例および第2図実施例において用いた
減算回路170において、CAD変換器155出カーR
OM130出力)の値が出力される時には、加算回路1
90及び230の代わりに減算回路を用いればよい。
減算回路170において、CAD変換器155出カーR
OM130出力)の値が出力される時には、加算回路1
90及び230の代わりに減算回路を用いればよい。
また、これら実施例では修正量発生回路180を一定係
数に倍するものとして説明したが、減算回路170の出
力の符号のみを保持し、大きさは一定の小さな値にする
様な回路を修正量発生回路として用いても同様の効果が
得られる。なお、これら実施例では、16値Q A、
M変調について説明したが、他のどの様なディジタル変
調方式についても同様の方式で非線形増幅器による劣化
を防ぐことができるのは明らかである。
数に倍するものとして説明したが、減算回路170の出
力の符号のみを保持し、大きさは一定の小さな値にする
様な回路を修正量発生回路として用いても同様の効果が
得られる。なお、これら実施例では、16値Q A、
M変調について説明したが、他のどの様なディジタル変
調方式についても同様の方式で非線形増幅器による劣化
を防ぐことができるのは明らかである。
以上記したように、本発明の変調装置は自動的に非線形
増幅器の特性に合わせて非線形増幅器の出力が正しい送
信信号波形になるようにすることができ、調整がきわめ
て容易である。また、増幅器の特性の温度による変化に
対しても追従させることができる。
増幅器の特性に合わせて非線形増幅器の出力が正しい送
信信号波形になるようにすることができ、調整がきわめ
て容易である。また、増幅器の特性の温度による変化に
対しても追従させることができる。
また、第1図及び第2図の実施例においてディジタル・
アナログ変換器150からアナログ・ディジクル変換器
155までの間に遅延時間がある場合にはROM130
から減算回路170までの間に遅延回路を入れて、RO
M130出力が、AD変換器155出力と等しく遅延す
るようにする必要がある。さらにこの遅延時間が1ザン
ブル周期以上になる場合にはRAMの書き込みアドレス
も、同様に遅延させて読み出しアドレスと切り換える必
要がある。
アナログ変換器150からアナログ・ディジクル変換器
155までの間に遅延時間がある場合にはROM130
から減算回路170までの間に遅延回路を入れて、RO
M130出力が、AD変換器155出力と等しく遅延す
るようにする必要がある。さらにこの遅延時間が1ザン
ブル周期以上になる場合にはRAMの書き込みアドレス
も、同様に遅延させて読み出しアドレスと切り換える必
要がある。
(発明の効果)
本発明によれば、以上に説明したように、受信特性のみ
ならず送信スペクトル特性をも改善する非線形補償回路
付の変調装置が提供できる。
ならず送信スペクトル特性をも改善する非線形補償回路
付の変調装置が提供できる。
第1図は本願の第1の発明の一実施例を示すブロック図
、第2図は本願の第2の発明の一実施例を示すブロック
図、第3図(a)、(b)。 (c)、(d)は16値QAMの非線形増幅器による歪
を示す図、第4図は従来の適応線形化回路付変調装置を
示すブロック図、第5図(a)。 (b)、(c)は従来の適応線形化回路付変調装置の各
部の波形を示す図、第6図は第1図実施例におけるメモ
リー出力の波形を示す図、第7図は非線形増幅器の入出
力特性を示す図である。 101.103・・・入力端子、102・・・出力端子
、110 ・・・カウンター、120・・・シフトレジ
スタ、130・・・第1のメモリーであるROM。 140・・・第2のメモリーであるRAM、150・・
・DA変換器、155・・・AD変換器、160・・・
変調器、161・・・発信器、165・・・復調器、1
70・・・減算回路、180・・・修正量発生回路、1
90・・・加算器、210・・・第2のメモリーである
RAM。 220・・・第1の加算器、230・・・第2の加算器
、400.402・・・入力端子、401・・・出力端
子、410・・・RAM、420・・・ROM、430
・・・DA変換器、440・・・変調器、451・・・
発信器、460・・・復調器、470・・・AD変換器
、480・・・減算回路、490・・・修正量発生回路
、435・・・帯域制限フィルター、491・・・加算
回路。 代理人弁理士 本 庄 伸 介 冒東琲 7 T 賞出 )Yし (ど 1丁
、第2図は本願の第2の発明の一実施例を示すブロック
図、第3図(a)、(b)。 (c)、(d)は16値QAMの非線形増幅器による歪
を示す図、第4図は従来の適応線形化回路付変調装置を
示すブロック図、第5図(a)。 (b)、(c)は従来の適応線形化回路付変調装置の各
部の波形を示す図、第6図は第1図実施例におけるメモ
リー出力の波形を示す図、第7図は非線形増幅器の入出
力特性を示す図である。 101.103・・・入力端子、102・・・出力端子
、110 ・・・カウンター、120・・・シフトレジ
スタ、130・・・第1のメモリーであるROM。 140・・・第2のメモリーであるRAM、150・・
・DA変換器、155・・・AD変換器、160・・・
変調器、161・・・発信器、165・・・復調器、1
70・・・減算回路、180・・・修正量発生回路、1
90・・・加算器、210・・・第2のメモリーである
RAM。 220・・・第1の加算器、230・・・第2の加算器
、400.402・・・入力端子、401・・・出力端
子、410・・・RAM、420・・・ROM、430
・・・DA変換器、440・・・変調器、451・・・
発信器、460・・・復調器、470・・・AD変換器
、480・・・減算回路、490・・・修正量発生回路
、435・・・帯域制限フィルター、491・・・加算
回路。 代理人弁理士 本 庄 伸 介 冒東琲 7 T 賞出 )Yし (ど 1丁
Claims (2)
- (1)入力したN値ディジタル信号をKシンボル分たく
わえるシフトレジスタと;前記N値ディジタル信号のシ
ンボル周波数よりも速い速度で動作するカウンターと;
前記シフトレジスタの出力及び前記カウンターの出力を
受けて、前記N値ディジタル信号に対応する帯域制限さ
れた本来送信されるべき送信信号のサンプル値系列を出
力する内容固定の第1のメモリーと;前記シフトレジス
タの出力及び前記カウンターの出力を受けて、本来送る
べき信号を予め歪ませた歪信号を出力する書きかえ可能
な第2のメモリーと;前記歪信号を用いて搬送波を変調
し、増幅器へ出力する変調器と;前記増幅器の出力を復
調して復調信号を生ずる復調器と;前記サンプル値系列
から前記復調信号を減算する減算回路と;この減算回路
の出力から修正量を求める修正量発生回路と;前記修正
量と前記歪信号とを加算する加算回路とからなり;この
加算回路の出力を前記第2のメモリーに書き込み前記第
2のメモリーの内容を適応的に変化させることを特徴と
する変調装置。 - (2)入力したN値ディジタル信号をKシンボル分たく
わえるシフトレジスタと;前記N値ディジタル信号のシ
ンボル周波数よりも早く動作するカウンターと;前記シ
フトレジスタ内の信号系列パターン及び前記カウンター
出力を受けて、前記N値ディジタル信号に対応した帯域
制限された本来送信されるべき送信信号サンプル値系列
を出力する内容固定の第1のメモリーと;前記信号系列
パターン及び前記カウンター出力を受けて、増幅器の非
線形性補償用の信号を出力する書き換え可能な第2のメ
モリーと;前記第1のメモリーの出力と前記第2のメモ
リーの出力とを加算して予め歪ませた信号を出力する第
1の加算回路と;前記加算回路の出力を用いて搬送波を
変調し、前記増幅器へ出力する変調器と;前記増幅器の
出力を復調する復調器と;前記第1のメモリーの出力か
ら前記復調器の出力を引く減算回路と;この減算回路の
出力を受けて修正量を計算する修正量発生回路と;前記
修正量と前記第2のメモリーの出力とを加算する第2の
加算回路とからなり;この第2の加算回路の出力を前記
第2のメモリーに書き込んで歪補償量を適応的に書き換
えることを特徴とする変調装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60061280A JPS61220546A (ja) | 1985-03-26 | 1985-03-26 | 変調装置 |
US06/841,217 US4700151A (en) | 1985-03-20 | 1986-03-19 | Modulation system capable of improving a transmission system |
GB08606965A GB2173074B (en) | 1985-03-20 | 1986-03-20 | Modulation system capable of improving a transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60061280A JPS61220546A (ja) | 1985-03-26 | 1985-03-26 | 変調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61220546A true JPS61220546A (ja) | 1986-09-30 |
JPH0568894B2 JPH0568894B2 (ja) | 1993-09-29 |
Family
ID=13166633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60061280A Granted JPS61220546A (ja) | 1985-03-20 | 1985-03-26 | 変調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61220546A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0530147A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | 歪補償回路 |
WO2001008320A1 (fr) * | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Procede et appareil pour compensation de distorsion de dispositif radio |
-
1985
- 1985-03-26 JP JP60061280A patent/JPS61220546A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0530147A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | 歪補償回路 |
WO2001008320A1 (fr) * | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Procede et appareil pour compensation de distorsion de dispositif radio |
Also Published As
Publication number | Publication date |
---|---|
JPH0568894B2 (ja) | 1993-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404378A (en) | Distortion compensating circuit | |
US4700151A (en) | Modulation system capable of improving a transmission system | |
US6373902B1 (en) | Device and method for linearizing transmitter in digital communication system | |
US5778029A (en) | Signal conditioner with symbol addressed lookup table producing values which compensate linear and non-linear distortion using transversal filter | |
US4291277A (en) | Adaptive predistortion technique for linearizing a power amplifier for digital data systems | |
US6418173B1 (en) | Transmission Apparatus | |
US7486744B2 (en) | Distortion compensation apparatus | |
CN101911477B (zh) | 前置补偿器 | |
JP4097430B2 (ja) | 歪補償機能を備えた無線装置 | |
KR100338230B1 (ko) | 알에프 전력증폭기의 적응형 디지털 사전왜곡 선형화 및 피드-포워드 정정 | |
US5867065A (en) | Frequency selective predistortion in a linear transmitter | |
AU621785B2 (en) | Adaptive predistortion circuit | |
JPH03198555A (ja) | 変調装置 | |
JPH02182060A (ja) | 変調装置 | |
JPH02234520A (ja) | 適合先行歪ませ回路 | |
JPS61214843A (ja) | 変調装置 | |
JP3994308B2 (ja) | プリディストーション型歪補償回路 | |
JPH0773243B2 (ja) | 送信機 | |
EP1170859B1 (en) | Distortion compensation method and apparatus | |
JP2007049621A (ja) | プリディストーション増幅装置 | |
JPS61220546A (ja) | 変調装置 | |
JPH0531326B2 (ja) | ||
JPH0363265B2 (ja) | ||
JP3187251B2 (ja) | 歪補償回路 | |
KR100251385B1 (ko) | 전력증폭기의 선형화장치 및 방법 |