JPS612191A - 表示画面の部分スクロ−ル回路 - Google Patents
表示画面の部分スクロ−ル回路Info
- Publication number
- JPS612191A JPS612191A JP59120774A JP12077484A JPS612191A JP S612191 A JPS612191 A JP S612191A JP 59120774 A JP59120774 A JP 59120774A JP 12077484 A JP12077484 A JP 12077484A JP S612191 A JPS612191 A JP S612191A
- Authority
- JP
- Japan
- Prior art keywords
- display
- scroll
- screen
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＣＲＴなどの表示画面上の部分スクロールエリ
アを任意に設定てきる表示画面の部分スクロール回路（
１関するものである。
アを任意に設定てきる表示画面の部分スクロール回路（
１関するものである。
ラスクスキャンに上ってＣＲＴ画面上に表示されるキャ
ラクタの表示位置を上下に移動させる表示画而の部分ス
クロール回路の従来の一例を第２図（１示１ 。
ラクタの表示位置を上下に移動させる表示画而の部分ス
クロール回路の従来の一例を第２図（１示１ 。
弔２図において、ＣＲＴ １ｕｌＪ徊ｊ回路１は順次カ
ウントアツプされる表乎メモリアドレス信号ａを発生し
てアドレス選択回路２に人力する。
ウントアツプされる表乎メモリアドレス信号ａを発生し
てアドレス選択回路２に人力する。
外部グロセソサ加からは表示メ七り３への書込み、読出
しのだめのアドレス＝号ＷＲＡＤＲがアドレス選択回路
２に人力され、双方向バッファ８を介して表示データの
書込みおよび胱出しが行われる。
しのだめのアドレス＝号ＷＲＡＤＲがアドレス選択回路
２に人力され、双方向バッファ８を介して表示データの
書込みおよび胱出しが行われる。
表示メモリ３の表示アドレス信号ａに対応するアドレス
のＪく示メモリデークの内科はアトＬノス信−Ｖｆ ａ
リカラントアップ罵二応じて順次レジスタ４に移さλし
、キャラクタジエネＶ−夕５および映像制御回ｈ”５６
を介してＣＲＴ ７の画面上に表示される。
のＪく示メモリデークの内科はアトＬノス信−Ｖｆ ａ
リカラントアップ罵二応じて順次レジスタ４に移さλし
、キャラクタジエネＶ−夕５および映像制御回ｈ”５６
を介してＣＲＴ ７の画面上に表示される。
−、ｌ−７″より ５キヤシクタジエネレータ５ケ、を
表示キャラクタコード４鳴・アドレスする文字パターン
発生用ＲＯＭ−こあり、キャラクタジェネレータ５より
発生ｒ６並列文字パターンは映像制御回路６で直列震ｊ
９８．され、直列変換されたデータに従ってＣＲＴ画面
上に文字の列とじ又表示される。
表示キャラクタコード４鳴・アドレスする文字パターン
発生用ＲＯＭ−こあり、キャラクタジェネレータ５より
発生ｒ６並列文字パターンは映像制御回路６で直列震ｊ
９８．され、直列変換されたデータに従ってＣＲＴ画面
上に文字の列とじ又表示される。
ｅＲ’ｌ’ ７１の表示位置とＣＲＴ制御回路１がら出
力される表示メモリアドレスａとの関係の一例を第３図
に示す。
力される表示メモリアドレスａとの関係の一例を第３図
に示す。
＋３３図に示すように１つの文字位置４二１つのアドレ
スが対応し、例えば１行１桁目のアドレスをＡとｒると
、１行２・階目のアドレスはＡ＋１となり、以下順次ア
ドレスａがカウントアツプされ、埴太表示なｍ桁ｎ行と
すると、最終のアドレスはＡ＋ｍＸ１１−１となる。
スが対応し、例えば１行１桁目のアドレスをＡとｒると
、１行２・階目のアドレスはＡ＋１となり、以下順次ア
ドレスａがカウントアツプされ、埴太表示なｍ桁ｎ行と
すると、最終のアドレスはＡ＋ｍＸ１１−１となる。
２般４二表示画面は例えば第４図に示すような部分スク
ロールを必要とすることがあるが、この場合従来は第９
図および化６図のような方法が用いられている。
ロールを必要とすることがあるが、この場合従来は第９
図および化６図のような方法が用いられている。
第５図は１行からｎ４行までの固定エリア内で部分スク
ロールする場合であシ、上方にスクロールする場合は実
線で示すように１行目の表示データが外部メモリ２１に
移されると共に２行目の表示データが１行目に移ｐ、以
下同様な移動を行ない、最終のｎ１行目には外部メモＩ
７２１から新しい表示データがセットされる。
ロールする場合であシ、上方にスクロールする場合は実
線で示すように１行目の表示データが外部メモリ２１に
移されると共に２行目の表示データが１行目に移ｐ、以
下同様な移動を行ない、最終のｎ１行目には外部メモＩ
７２１から新しい表示データがセットされる。
逆に下方４ニスクロールする場合は点線で示す順序で同
様な表示データの移動が行われる。
様な表示データの移動が行われる。
また第６図は表示メモリ３上（ニスクロールすべき表示
データを固定し、表示画面の１行１桁目の表示アドレス
を１行分すなわちｍずつずらしてスクロールさせると共
に、表示画面上の所定位置を固定表示画面として非スク
ロールの表示データを表示するものであるが、この場合
はスクロールすべき表示データを全体としてスクロール
させているので、表示メモリ３の固定表示エリア３Ｙ上
の非スクロール表示データはスクロールの前に外部メモ
リ２１に移し、スクロールが終ってからスクロール後の
固定表示エリア３Ｙ １ｍあるスクロール表示データと
入替える必要がある。
データを固定し、表示画面の１行１桁目の表示アドレス
を１行分すなわちｍずつずらしてスクロールさせると共
に、表示画面上の所定位置を固定表示画面として非スク
ロールの表示データを表示するものであるが、この場合
はスクロールすべき表示データを全体としてスクロール
させているので、表示メモリ３の固定表示エリア３Ｙ上
の非スクロール表示データはスクロールの前に外部メモ
リ２１に移し、スクロールが終ってからスクロール後の
固定表示エリア３Ｙ １ｍあるスクロール表示データと
入替える必要がある。
ｐｔって上記第５図または第６図に示す従来の方法で部
分スクロールを行なうと、ソフトウェア処哩が多くなり
、時間がかかるという間屓がある。
分スクロールを行なうと、ソフトウェア処哩が多くなり
、時間がかかるという間屓がある。
本発明は表カメモリをスクロール部と非スクロール部に
対して別々に設け、これ（＝よって部分スクロールを、
１モ速化すると共（ニソフトウエアの負担を軽減する合
理的な表示画面の部分スクロール回路を提供することを
目的としている、。
対して別々に設け、これ（＝よって部分スクロールを、
１モ速化すると共（ニソフトウエアの負担を軽減する合
理的な表示画面の部分スクロール回路を提供することを
目的としている、。
〔発１す１の４（１要 ｊ
本発明は、ｌ＋ｍ次カウントアツプされるＰ′／ｒ、ア
ドレスに従って表７トメモリのデータを画面上に表示さ
せると共に画向の一部をスクロール表示させる表示画面
の部分スクロール回路Ｃ二おいて、スクロール表示デー
タの前部を記憶するスクロール表示メモリと、非スクロ
ール表示データを記−憶する非スクロール表示メモリと
、１行の桁数を表示アドレスに順次加算して画面上のス
クロール表示エリアの先頭に茨示されるスクロール表示
メモリのアドレスを順次１行分ずつずらして画面上のス
クロール表示エリアにスクロール懺カくデータをスクロ
ール表示させる加算回路と、上記カウントアンプさ才り
る表示アドレスと設定された非スクロールエリアの先頭
アドレスとを比較して両者が一致したときスクロール表
示メモリから非スクロール表示メモリに切換えて画面上
の非スクロールエリア（１非ヌクロール表示データを固
足表４くさせる比較回路を備え、これによって画面上の
スクロールエリアを任意く二設尼てきると共く二外部プ
ロセッサのソフトウェアの負担を軽減して部分スクロー
ルの高速化を＝−ｒ能としたものである。
ドレスに従って表７トメモリのデータを画面上に表示さ
せると共に画向の一部をスクロール表示させる表示画面
の部分スクロール回路Ｃ二おいて、スクロール表示デー
タの前部を記憶するスクロール表示メモリと、非スクロ
ール表示データを記−憶する非スクロール表示メモリと
、１行の桁数を表示アドレスに順次加算して画面上のス
クロール表示エリアの先頭に茨示されるスクロール表示
メモリのアドレスを順次１行分ずつずらして画面上のス
クロール表示エリアにスクロール懺カくデータをスクロ
ール表示させる加算回路と、上記カウントアンプさ才り
る表示アドレスと設定された非スクロールエリアの先頭
アドレスとを比較して両者が一致したときスクロール表
示メモリから非スクロール表示メモリに切換えて画面上
の非スクロールエリア（１非ヌクロール表示データを固
足表４くさせる比較回路を備え、これによって画面上の
スクロールエリアを任意く二設尼てきると共く二外部プ
ロセッサのソフトウェアの負担を軽減して部分スクロー
ルの高速化を＝−ｒ能としたものである。
本発明の一実施例を第１図（ニボす。
本発明は表示メモリとしてスクロール表示用表ろくメモ
リ３Ａと固定表示用表示メモリ３Ｂを別々し設けて、第
７図Ｃ二下すように表不メモＩＪ ３Ａのデ−タを表示
両凹７Ａ上のスクロールエリアＸ（＝、光ボメモリ３Ｂ
のデータを非スクロールエリアＹに表示し、さら４二境
界アドレスＢを指定することによってスクロールエリア
Ｘの太さを加減できるようにしている。
リ３Ａと固定表示用表示メモリ３Ｂを別々し設けて、第
７図Ｃ二下すように表不メモＩＪ ３Ａのデ−タを表示
両凹７Ａ上のスクロールエリアＸ（＝、光ボメモリ３Ｂ
のデータを非スクロールエリアＹに表示し、さら４二境
界アドレスＢを指定することによってスクロールエリア
Ｘの太さを加減できるようにしている。
すなわち第１図において、ＣＲＴ制御回路１は表が画面
上の表示位置に対応して順次カウントアツプされる表ボ
アドレスａを発生し、アドレス選択回路２を辿って＋ｋ
Ｍ に連スクロール表示メモリ３Ｂをアドレスするか
、または加算器１０ ｒ、（弁して１スクロールごとに
１行の桁数ｍを順次加算してスクロール表ホメモリ３Ａ
をアドレスする。
上の表示位置に対応して順次カウントアツプされる表ボ
アドレスａを発生し、アドレス選択回路２を辿って＋ｋ
Ｍ に連スクロール表示メモリ３Ｂをアドレスするか
、または加算器１０ ｒ、（弁して１スクロールごとに
１行の桁数ｍを順次加算してスクロール表ホメモリ３Ａ
をアドレスする。
上記表示メモＩＪ ＢＡ 、 ３Ｂの切換えは比較回路
１２の出力すによって伯′われ、表示メモリ３Ａ、３Ｂ
の−にボアー夕はそれぞれのアドレス（＝応じてレジス
タ４（＝ｊ頃次出力され、キャラクタジェネレータ５お
よび映像制御回路６をう「シてＣＲＴ ７上に、第７図
にボずよりなスクロール表示Ｘと非スクロール表示Ｙと
の合成画向として表示される。
１２の出力すによって伯′われ、表示メモリ３Ａ、３Ｂ
の−にボアー夕はそれぞれのアドレス（＝応じてレジス
タ４（＝ｊ頃次出力され、キャラクタジェネレータ５お
よび映像制御回路６をう「シてＣＲＴ ７上に、第７図
にボずよりなスクロール表示Ｘと非スクロール表示Ｙと
の合成画向として表示される。
上ｄ己加−ｔｉｔ ｅ］路ｌＯの１スクロールごとの加
算値ｍはラッチ回路９にＣＰＵ２０からあらかじめ数値
データｍをセットすること（＝よって得られる。ＣＭＤ
Ｉはラッチ指令信号である。
算値ｍはラッチ回路９にＣＰＵ２０からあらかじめ数値
データｍをセットすること（＝よって得られる。ＣＭＤ
Ｉはラッチ指令信号である。
また上記比較回路１２にはラッチ回路１１を介して非ス
クロールエリアＹの最初の表ボアドレスＢがセットされ
ており、順次カウントアツプされた表示アドレスａがＢ
に一致したとき切換信号すを発生する。
クロールエリアＹの最初の表ボアドレスＢがセットされ
ており、順次カウントアツプされた表示アドレスａがＢ
に一致したとき切換信号すを発生する。
例えばスクロール画面の行数なｎ、とするときはＢとし
てＡ＋ｍ’ｎｔを設定すればよく、この数値データＢは
ＣＰＵ ２０から任意に設定できるので、これ口よって
スクロール画面の行数ｎ、を任意に設定することが可能
となる。ＣＭＤ ２はラッチ指令信号である。
てＡ＋ｍ’ｎｔを設定すればよく、この数値データＢは
ＣＰＵ ２０から任意に設定できるので、これ口よって
スクロール画面の行数ｎ、を任意に設定することが可能
となる。ＣＭＤ ２はラッチ指令信号である。
なお表示メモ’ｊ３Ａ、３Ｂの表示データの書込みおよ
び読出しはアドレス選択回路２≦二人力されるアドレス
■ΔＤＲ＋一応じて双方向バッファ８を介して行われる
。
び読出しはアドレス選択回路２≦二人力されるアドレス
■ΔＤＲ＋一応じて双方向バッファ８を介して行われる
。
但し不発明では表示中には従来のように表示メモリの内
容を外部メモリに移す必要がなく ’Ｔ’ＰＵ２０によ
る表示メモ’、１３Ａ、３Ｂの瞥込みおよび読出しは行
なわれないので、ＣＰＵ２０のソフトウェアの負担が低
減する１Ｊ 〔発明の効果〕 以上説明したように本発明によれば、表示メモリをスク
ロール用と非スクロール用との２組設け、外部プロセッ
サからセットされるアドレスによって画面上のスクロー
ル表示エリアと非スクロール表示エリアの境昇を任意に
設定すると共（＝、スクロール用の表乃くメモリの表示
データを順次１行ずつずらして画１１１１上のスクロー
ル表示エリア（１表示し、これによって外部プロセッサ
のソフトウェアの負Ｊｊｉ す低びして部分スクロール
を高速化すると共に、画面上のスクロール表示エリアを
任意に設定できる合理的な表が画面の部分スクロール回
路が実現できる。
容を外部メモリに移す必要がなく ’Ｔ’ＰＵ２０によ
る表示メモ’、１３Ａ、３Ｂの瞥込みおよび読出しは行
なわれないので、ＣＰＵ２０のソフトウェアの負担が低
減する１Ｊ 〔発明の効果〕 以上説明したように本発明によれば、表示メモリをスク
ロール用と非スクロール用との２組設け、外部プロセッ
サからセットされるアドレスによって画面上のスクロー
ル表示エリアと非スクロール表示エリアの境昇を任意に
設定すると共（＝、スクロール用の表乃くメモリの表示
データを順次１行ずつずらして画１１１１上のスクロー
ル表示エリア（１表示し、これによって外部プロセッサ
のソフトウェアの負Ｊｊｉ す低びして部分スクロール
を高速化すると共に、画面上のスクロール表示エリアを
任意に設定できる合理的な表が画面の部分スクロール回
路が実現できる。
第１図は本発明の一実施例を示す回路図、第２図は従来
の部分スクロール回路図、第３図は表示位置と渋／罫メ
モリアドレスとの関係を下す図、第４図は部分スクロー
ルによる表示画面の変化を示す図、弔５図および第６図
はそれｔ′れ従来の部分スクロール方法における表示メ
モリのデータ変化を示す図、第７図は本発明による部分
スクロール方法における衣ｊｊ＜メモリと表示画向との
国保を示す図でるる５、 Ｉ ＣＲＴ制御回路 ２ アドレス３２択回路 ３ 表示メモリ ３Ａ スクロール式不メモリ ３Ｂ 非スクロール表示メモリ ４ レジスタ ５ キャラクタゼネレータ ６ 映像ｉｉｉ制御回路 ７ ＣＲＴ ８ 双方向バッファ ９．１１ ラッチ回路 工０ 加ｑ１回路 １１ 比較回路 ｍ 外部プロセッサ ２１ 外部メモリ （８７３３） ｔ”ｃ埋入 弁理士 猪 股 祥 晃（
ほか１名）第３図 第 ５ 図 第 ６ 図 第 ７ 図
の部分スクロール回路図、第３図は表示位置と渋／罫メ
モリアドレスとの関係を下す図、第４図は部分スクロー
ルによる表示画面の変化を示す図、弔５図および第６図
はそれｔ′れ従来の部分スクロール方法における表示メ
モリのデータ変化を示す図、第７図は本発明による部分
スクロール方法における衣ｊｊ＜メモリと表示画向との
国保を示す図でるる５、 Ｉ ＣＲＴ制御回路 ２ アドレス３２択回路 ３ 表示メモリ ３Ａ スクロール式不メモリ ３Ｂ 非スクロール表示メモリ ４ レジスタ ５ キャラクタゼネレータ ６ 映像ｉｉｉ制御回路 ７ ＣＲＴ ８ 双方向バッファ ９．１１ ラッチ回路 工０ 加ｑ１回路 １１ 比較回路 ｍ 外部プロセッサ ２１ 外部メモリ （８７３３） ｔ”ｃ埋入 弁理士 猪 股 祥 晃（
ほか１名）第３図 第 ５ 図 第 ６ 図 第 ７ 図
Claims (1)
- 順次カウントアップされる表示アドレスに従つて表示メ
モリのデータを画面上に表示させると共に、画面の一部
をスクロール表示させる表示画面の部分スクロール回路
において、スクロール表示データの前部を記憶するスク
ロール表示メモリと、非スクロール表示データを記憶す
る非スクロール表示メモリと、１行の桁数を表示アドレ
スに順次加算して画面上のスクロール表示エリアの先頭
に表示されるスクロール表示メモリのアドレスを順次１
行分ずつずらして画面上のスクロール表示エリアにスク
ロール表示データをスクロール表示させる加算回路と、
上記カウントアップされる表示アドレスと設定された非
スクロールエリアの先頭アドレスとを比較して両者が一
致したときスクロール表示メモリから非スクロール表示
メモリに切換えて画面上の非スクロールエリアに非スク
ロール表示データを固定表示させる比較回路を備えたこ
とを特徴とする表示画面の部分スクロール回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120774A JPS612191A (ja) | 1984-06-14 | 1984-06-14 | 表示画面の部分スクロ−ル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120774A JPS612191A (ja) | 1984-06-14 | 1984-06-14 | 表示画面の部分スクロ−ル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS612191A true JPS612191A (ja) | 1986-01-08 |
Family
ID=14794667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59120774A Pending JPS612191A (ja) | 1984-06-14 | 1984-06-14 | 表示画面の部分スクロ−ル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS612191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01193894A (ja) * | 1988-01-29 | 1989-08-03 | Canon Inc | Ｃｒｔ表示システム |
-
1984
- 1984-06-14 JP JP59120774A patent/JPS612191A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01193894A (ja) * | 1988-01-29 | 1989-08-03 | Canon Inc | Ｃｒｔ表示システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4924432A (en) | Display information processing apparatus | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPS63169687A (ja) | 表示装置 | |
| JPS612191A (ja) | 表示画面の部分スクロ−ル回路 | |
| JPS615283A (ja) | 画像表示方式 | |
| KR890002003B1 (ko) | 씨알티(crt) 제어회로 | |
| JPS607474A (ja) | Ｃｒｔ表示装置 | |
| JPS58224382A (ja) | Ｃｒｔ表示用イメ−ジメモリのアクセス回路 | |
| JPS63188191A (ja) | 多重カラ−パレツト制御回路 | |
| JPS6193494A (ja) | 表示色制御装置 | |
| JPS60254083A (ja) | 重ね合せ表示装置 | |
| JPS63269192A (ja) | 表示装置 | |
| JPS5870276A (ja) | ビデオメモリの書込み，読出し方法 | |
| JPS62231984A (ja) | 表示制御装置 | |
| JPS6086592A (ja) | カ−ソル表示制御方式 | |
| JPH0432592B2 (ja) | ||
| JPH0728443A (ja) | フレームメモリの制御方法 | |
| JPS61233774A (ja) | 漢字デイスプレイ装置 | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPS60164796A (ja) | 画像表示装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS59151186A (ja) | 文字表示装置 | |
| JPS6385927A (ja) | グラフイツクスイメ−ジ表示装置 | |
| JPS60201389A (ja) | カ−ソル表示制御方式 | |
| JPS60230687A (ja) | 半角文字表示可能なｃｒｔデイスプレイ装置 |