JPS61208363A

JPS61208363A - 画像の拡大・縮小装置

Info

Publication number: JPS61208363A
Application number: JP60049629A
Authority: JP
Inventors: Masahiko Matsunawa; 松縄　正彦
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1985-03-12
Filing date: 1985-03-12
Publication date: 1986-09-16
Also published as: JPH0476262B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像の拡大又は縮小の少なくとも一方を行うこ
とができるようにした画像の拡大・縮小装置に関する。

（従来の技術）画素密度変換方式により画像を拡大又は縮小する画像拡
大・縮小方法として、従来からＳＰＣ法。

論Ｆｌ和法、９分割法、投影法等が知られている。

（発明′が解決しようとする問題点）これら従来方法の問題点としては、線部のツブレ或いは
ヌケが目立つという点が挙げられるが、駁大の問題点は
、組織的ディザ法で表現した２値化画像等のように周期
構造のある中１１）ｇ１画像を拡大・縮小する場合、モ
アレ縞が発生するということである。

本発明はこの点に鑑みてなされたもので、その目的は、
周期構造のある２値化画像であってもモアレ縞を生じる
ことなく容易に拡大・縮小を行える画像拡大・縮小方法
を提供することにある。

（問題点を解決するための手段）上記問題点を解決する本発明は、２値化された画像マト
リクスから各ブロック毎の黒画素数を求めるＰＩ４算回
路と、該演算回路の出力を他の数値に′変換処理を行う
画像処理回路と、該画像処理回路の出力から新規画像を
作成する画像作成回路と、該画像作成回路から出力され
る１行分又は１列分ずつのマトリクスパターンに対して
、倍率に応じてこれらマトリクスパターンの画面上の割
当位置を指示する指示回路と、該指示回路の指示に応じ
て画像を再構成する画像再構成回路とにより構成されて
なることを特徴とするものである。

（実施例）以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は、本発明の一実施例を示す構成ブロック図であ
る。図において、１は入力画像信号を２値化する２ｆｉ
ｆｆ化回路、２は既に２ｆｔｉ化された画像マトリクス
が格納されているメモリである。２値化回路１としては
、例えばディザマトリクスを用いて２値化する方式のも
のが用いられる。３は、２値化回路１又はメモリ２から
出力される２１ａ化画像マトリクスの中の多値画素（こ
こでは黒画素）数を各ブロック毎に求める演算回路、４
は該演算回路３の出力を受け、第１の指示回路５がらの
濃度変換指示に従い他の数値に変換処理を行う画像処理
回路である。

６は、第１の指示回路５に、倍率１階調パターン、ｉ度
変換等に関する指示を与える操作パネルである。該操作
パネル６は、例えばキーボードとＣＲＴ表示部より構成
されている。７は画像処理回路４の出力を受番プて、第
１の指示回路５からの指示に従い新規画像を作成する画
像作成回路、８は第２の指示回路９からの指示に従って
、画像を再構成する画像再構成回路である。第２の指示
回路９は、第１の指示回路５からの指示に従って、画像
作成回路７から出力される１行分又は１列分のマトリク
スパターンに対して、倍率に応じてこれらマトリクスパ
ターンの繰返し数１間引き数に応じた画面上の割当位置
を指示するものである。

画像再構成回路８で再構成された画像データは画像メモ
リ１０に格納される。このように構成された装置の動作
を説明すれば、以下の通りである。

２値化回路１は、第２図（ロ）に示すような各画素毎の
７トリクスより構成されるオリジナル画１１Ａを、第２
図（イ）に示すような４×４のディザマトリクスで２値
化処理を行う。この結果、第２図（ハ）に示すような２
値化された画像マトリクスＢが得られる６図の斜線領域
が黒画素である。

ここでは、黒画素が最多性画素となる。演算回路３は、
２値化回路１或いはメモリ２に格納されている、第２図
（ハ）に示すような２値化画像マトリクスデータを受け
て、各ブロック毎の黒画素数を演算により求める。ここ
で、ブロックとは、第２図（ハ）の太い実線で囲まれた
領域をいい、図の例では４×４で１つのブロックを構成
している。

画像拡大時のブロック構造を低減するためには、ブロッ
クは小さい方が好ましく、図に示すように４×４程度が
好ましい大きさである。第３図（ロ）は、このようにし
て得られた黒画素の数を示す図である。

画像処理回路４は、演算回路３から第３図（ロ）に示す
よ、うな各ブロック毎の黒画素数データを受けて他の数
値に変換する演算処理を行う。演算処理の方法としては
、例えば、第３図（Ｄ）に示す各ブロック毎の黒画素数
を示すデータを平均濃度とみなして、ディジタル演算を
行う。このとき、画像処理回路４は、第１の指示回路５
からの濃度変換指令に従って、以下に示すような処理を
行う。

即ち、第３図（ロ）に示づ各数値を平均濃度とみなし、
第３図（イ）に示すような４×４のディデマトリクスで
２値化処理を行う。第１ブロツクＢ１の平均１４度は７
である。そこで、第３図（イ）に示すディザマトリクス
の７と等しいか又はそれより小さい値の画素のみ黒画素
とする２値化変換を行い、その結果を出力する。以上の
操作を全ブロックについて行う。第３図（ハ）は変換結
果を示す図で、ある。

尚、画像処理回路４の数値変換処理としては、その他に
も種々の方法が考えられる。例えば、操作パネル６から
濃度曲線を指示し、例えばＲＯＭテーブル・ルックアッ
プ形式で新しい変換数値を得ることができる。但し、こ
のような固定曲線ではなくて任意の曲線を得たい場合に
は、ＲＯＭの代わりに°関数発生器を用いて任意の曲線
形をつくり、この曲線に従って、入力データに対する変
換出力データを得るようにすればよい。

画像作成回路７は、このようにして得られた画像処理回
路４の数値変換データを受けて、第１の指示回路５から
の指示に従って新画像を作成する。

例えば、第１の指示回路５から網パターン及び網角度パ
ターン等の指令信号を受けて指令信号に応じたパターン
を作成する。

例えば、第１の指示回路５から、網パターンの指令信号
が与えられたものとする。画像作成回路７は、各ブロッ
ク毎に送られてくる画像処理回路４の出力から、第３図
（ハ）に示すようなマトリクスを作成する。即ち、第３
図（イ）に示すディザマトリクスに従って、第３図（ロ
）の各ブロックの数値を基準としてｌｔｌ化すると、第
３図（ハ）に示すようなマトリクスが得られることにな
る。

具体的には、画像処理回路４の出力データをＸアドレス
として、Ｙアドレスを順次走査した時に、アドレスを１
だけインクリメントするたび毎に、マトリクスの１列分
或いは１行分のパターンが出力されるように構成されて
いる。

画像再構成回路８は、画像作成回路７から送られてくる
１列分或いは１行分のパターンを、第２の指示回路９か
らの指示によって１画面分の画像を再構成する。例えば
、拡大画像を得る場合には同一の列パターン（又は行パ
ターン）を必要な数だけ繰り返し、縮小画像を得る時に
は一部の列パターン（又は行パターン）の間引き処理を
行って、画像の再構成を行う。この時、画像拡大時の列
パターン（又は行パターン）の画面上の繰り返し開始位
置及び終了位置９画像縮小時の列パターン（又は行パタ
ーン）の割当位置は第２の指示回路９から画像再構成回
路８に与えられる。画像再構成回路８で再構成された１
画面分の画像パターンは、画像メモリ１０に格納される
。格納された拡大画像或いは縮小画像は、必要に応じて
取出され画像処理される。

第４図は、画像処理回路４９画像作成回路７゜画像再構
成回路８及び第２の指示回路９で構成される画像処理回
路部の具体的構成を示す電気回路図である。演算回路３
（第１図参照）によって計数された黒ｉｉｉ素数は閾値
格納ＲＯＭ１１で受けて他の数値に変換される。変換特
性は１ＩＩＩＩ選択信号によって選択することができる
。そして□、別途入力されるクロックＣＬＫによって変
換□動作が行われる。

このようにして、変換された数値データは、ＲＡＭ１２
に入力される。該ＲＡＭ１２には、アドレス設定ＲＯＭ
１３からアドレスが与えられる。

アドレス設定ＲＯＭ１３には、倍率信号１行カウンタ１
４出力及び列カウンタ１５出力が与えられており、該ア
ドレス設定ＲＯＭ１３は、これら信号を受けて、ＲＡＭ
Ｉ　２に入力信号に対応したアドレスを与える。行カウ
ンタ１４には第１のクロックＣＬＫ１が与えられ、列カ
ウンタ１５には第２のクロックＣＬＫ２が与えられ、こ
れらカウンタの出力がアドレスとしてアドレス設定ＲＯ
Ｍ１３に与えられる。

アドレス設定ＲＯＭ１３は、倍率信号を受けて画像拡大
処理を行うのか、画像縮小処理を行うのかを判断する。

アドレス設定ＲＯＭ１３には、画像拡大モード、画像縮
小モードに応じたデータが予め格納されており、該アド
レス設定ＲＯＭ１３はその何れであるかを確認すると、
アドレス設定ＲＯＭ’＋３は内蔵している対応した数値
データをアドレスとして出力し、ＲＡＭ１２に与えるよ
うになっている。

一方、ＲＡＭ１２には、黒画素数と閾値パターンによっ
て決まるｎ’ｘｎ（ｎは整数）のパターンが格納されて
おり、閾値格納ＲＯＭ１１の出力と、アドレス設定ＲＯ
Ｍ１３の出力をそれぞれ行・列指定アドレスとして受け
、対応する番地に格納されているデータを順次出力する
。即ち、前述したように、画像拡大時には、同一のデー
タを複数回連続して出力し、゛画像縮小時には幾つかの
アドレス牽スキップして乃至は一部データを無視して出
力する。このようにして出力された画像データは、画像
メモリ１０に順次格納され、１画面分の拡大ｉｉ像或い
は縮小画像として再構成される。

第５図は、原画像を３／４倍に縮小する時の画像の再構
成の説明図である。図中に示しであるバターンは、画像
作成回路７で作成されたパターンを示している。第６図
は、第３図（ハ）に示すマトリクスに基づいて再構成し
た画像例を示す図である。第６図（イ）は５／４倍の拡
大画像例を、第６図（ロ）は３／４倍の縮小画像例を示
す図である。

（発明の効果）以上詳細に説明したように、本発明によれば、原画像の
２値化された画像マトリクスの黒画素数を求めて、この
黒画素数に基づいて濃度パターンを作成し、この濃度パ
ターンから、新しい画像を作成し、作成した新画像を取
出して種々の再像再構成処理を行うことにより、拡大画
像或いは縮小画像を得ることができる。本発明によれば
、新画像の一部を用いる構成をとっているので周期性の
ある画像であってもモアレ縞や網線数変化を生じること
はない。従って、高品質の画像処理を行うことができる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成ブロック図、第２
図は２（Ｉｎ化の説明図、第３図は数値変換の説明図、
第４図は画像処理回路部の具体的構成例を示す図、第５
図は画像縮小時の画像再構成の説明図、第６図は再構成
された画像例を示す図である。１・・・２値化回路　　　２・・・メモリ３・・・演算
回路　　　　４・・・画像処理回路５．９・・・指示回
路　　６・・・操作パネル７・・・画像作成回路　　８
・・・画像再構成回路１０・・・画像メモリ　　１１・
・・閾値格納ＲＯＭ１２・・・ＲＡＭ１３・・・アドレス設定ＲＯＭ１４・・・行カウンタ　　１５・・・列カウンタ特許出
願人　小西六写真工業株式会社代　　理　　人　　弁理士　　井　　島　　藤　　胎外
１名鏑１図Ｍ４図Ｍ５図Ｍ６図（ロ）（Ｖ４）

Claims

【特許請求の範囲】

２値化された画像マトリクスから各ブロック毎の黒画素
数を求める演算回路と、該演算回路の出力を他の数値に
変換処理を行う画像処理回路と、該画像処理回路の出力
から新規画像を作成する画像作成回路と、該画像作成回
路から出力される１行分又は１列分ずつのマトリクスパ
ターンに対して、倍率に応じてこれらマトリクスパター
ンの画面上の割当位置を指示する指示回路と、該指示回
路の指示に応じて画像を再構成する画像再構成回路とに
より構成されてなる画像の拡大・縮小装置。