JPS6120174B2 - - Google Patents
Info
- Publication number
- JPS6120174B2 JPS6120174B2 JP51125639A JP12563976A JPS6120174B2 JP S6120174 B2 JPS6120174 B2 JP S6120174B2 JP 51125639 A JP51125639 A JP 51125639A JP 12563976 A JP12563976 A JP 12563976A JP S6120174 B2 JPS6120174 B2 JP S6120174B2
- Authority
- JP
- Japan
- Prior art keywords
- counting
- switch
- circuit
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003287 optical effect Effects 0.000 claims 2
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は手動操作により対象物の数を計数する
電子時計付計数装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a counting device with an electronic clock that counts the number of objects by manual operation.
従来、例えば交通機関において特定駅の利用客
数を計数したり、団体客の員数を確認したりする
場合、あるいはある道路上の特定地点を通過する
車両の台数を計数する場合に、手動操作によりカ
ウントアツプする計数装置が用いられている。し
かして、従来の計数装置では、スイツチ操作毎に
順次「1」ずつカウントアツプされるようになつ
ており、このため対象物の流れが速いと操作が追
いつかず、正確な計数ができないという問題があ
つた。又、対象物が複数個を1単位としている場
合には単位数を計数した後、その単位を構成する
個数を掛け合わせなければならないという不都合
さがあつた。 Traditionally, for example, in transportation, when counting the number of passengers using a specific station, checking the number of group passengers, or counting the number of vehicles passing a specific point on a road, counting was done manually. A counting device is used. However, with conventional counting devices, each time a switch is operated, the count is incremented by 1, which causes the problem that if objects move quickly, the operation cannot keep up and accurate counting is not possible. It was hot. Furthermore, when a unit is made up of a plurality of objects, there is the inconvenience that the number of units must be counted and then multiplied by the numbers that make up the unit.
また、このような計数装置は、例えば腕時計等
のような電子時計と組み合わせることにより極め
て便利なものになるが、電子時計自体の操作スイ
ツチと計数装置の操作スイツチとが必要となる
為、装置自体が大型化する欠点があつた。 In addition, such a counting device becomes extremely convenient when combined with an electronic timepiece such as a wristwatch, but since it requires an operating switch for the electronic clock itself and an operating switch for the counting device, the device itself The disadvantage was that it became larger.
本発明は上記の点に鑑みてなされたもので、ス
イツチ操作毎に任意設定値をカウントアツプさせ
ることにより、対象物の流れが速い場合とか対象
物の一単位を構成する個数が所定数である場合で
あつても確実にカウント操作を行ない得、さらに
は小型化を計れる電子時計付計数装置を提供する
ものである。 The present invention has been made in view of the above points, and by counting up an arbitrary set value every time a switch is operated, the present invention can be used when objects are flowing quickly or when the number of objects forming one unit is a predetermined number. To provide a counting device with an electronic clock that can perform counting operations reliably even in the event of an accident, and furthermore can be miniaturized.
以下本発明の詳細を電子式デイジタル時計装置
に計数装置を組込んだ場合について説明する。第
1図は表示部1の構成を示すもので、「時」「分」
の表示を行う時刻表示部2,10秒単位の秒表示
を行う秒表示部3及び午前と午後の区分表示を行
うAM/PM表示部4からなつている。上記秒表
示部3は「0」〜「5」の数値が付されている6
個の表示体3a〜3fからなり、これら6個の表
示体3a〜3fが10秒単位で順次表示駆動され、
秒時刻が何十秒台であるかを示すと共に、後述す
るように計数装置として機能する場合には、指定
カウントアツプ単位を表示するようになつてい
る。 The details of the present invention will be described below regarding a case where a counting device is incorporated into an electronic digital timepiece device. Figure 1 shows the configuration of the display section 1, showing "hours" and "minutes".
It consists of a time display section 2 for displaying seconds, a seconds display section 3 for displaying seconds in units of 10 seconds, and an AM/PM display section 4 for displaying morning and afternoon divisions. The seconds display section 3 is numbered 6 from "0" to "5".
These six display bodies 3a to 3f are sequentially driven to display in units of 10 seconds,
In addition to indicating how many tens of seconds the second time is, when functioning as a counting device as described later, it also displays a designated count-up unit.
次に第2図により回路の概略構成について説明
する。第2図において11は発振回路で、この発
振回路11の出力は、分周及びタイミング回路1
2へ送られる。この分周及びタイミング回路12
は、発振回路11からの信号を分周して時計用信
号、カウント信号、クロツクパルスφe等を発生
し、時計用信号を計時部13へ送ると共に、カウ
ント信号をカウンタ計数部14へ送る。また、上
記クロツクパルスφeは、後述する制御部16及
びカウンタ計数部14へ送られる。そして、上記
計時部13及びカウンタ計数部14の出力は、切
換回路15で選択されて表示部1へ送られる。こ
の表示部1は第1図に示したように構成されてお
り、切換回路15を介して送られてくる計時部1
3あるいはカウンタ計数部14の内容を表示する
ものである。また、第2図においてS1は時刻修正
内容の指定及び後述するようにカウントアツプ数
を指定するスイツチ、S2は時計機能と計数機能と
を切換える切換スイツチ、S3は時刻修正及び計数
操作を行うための操作スイツチで、各スイツチS1
〜S3の操作出力は、制御部16へ送られる。この
制御部16はスイツチS1〜S3の操作に応じて各種
制御信号を出力し、計時部13の時刻修正制御、
カウント計数部14のカウントアツプ制御、切換
回路15の切換制御を行うもので、以下第3図に
よりカウンタ計数部14と共にその詳細について
説明する。 Next, the schematic configuration of the circuit will be explained with reference to FIG. In FIG. 2, 11 is an oscillation circuit, and the output of this oscillation circuit 11 is the frequency division and timing circuit 1.
Sent to 2. This frequency division and timing circuit 12
divides the signal from the oscillation circuit 11 to generate a clock signal, a count signal, a clock pulse φe, etc., and sends the clock signal to the timer section 13 and the count signal to the counter counting section 14. Further, the clock pulse φe is sent to a control section 16 and a counter counting section 14, which will be described later. The outputs of the clock section 13 and counter counting section 14 are selected by a switching circuit 15 and sent to the display section 1. This display section 1 is configured as shown in FIG.
3 or the contents of the counter counting section 14. In Fig. 2, S1 is a switch for specifying the content of time adjustment and the number of count-ups as will be described later, S2 is a switch for switching between the clock function and counting function, and S3 is for controlling the time adjustment and counting operation. Operation switch to do, each switch S 1
The operation output of ~ S3 is sent to the control section 16. This control section 16 outputs various control signals in response to the operation of switches S1 to S3 , and controls the time correction of the timekeeping section 13.
It performs count up control of the count counting section 14 and switching control of the switching circuit 15, and its details will be explained below together with the counter counting section 14 with reference to FIG. 3.
第3図において21は制御部16内に設けられ
るカウンタで、スイツチS1操作によつて順次カウ
ントアツプし、その各ビツト出力は直接及びイン
バータ22a〜22cを介してデコーダ23へ送
られる。また、このデコーダ23にはスイツチS2
の操作によつてその都度反転するバイナリフリツ
プフロツプ24の出力端Q及びQの出力が与えら
れる。上記デコーダ23は出力線25a〜25
d,26a〜26f,27を備え、バイナリフリ
ツプフロツプ24がリセツトされている状態では
カウンタ21の内容に応じて出力線25a〜25
dが指定され、フリツプフロツプ24がセツトさ
れている状態ではカウンタ21の内容に応じて出
力線26a〜26f,27が指定されるようにな
つている。また、制御部16は、スイツチS3の操
作出力により1発のパルス信号を発生するワンシ
ヨツト回路を備えている。このワンシヨツト回路
は、クロツクパルスφeに同期して動作するフリ
ツプフロツプ28,29、フリツプフロツプ28
の出力信号とフリツプフロツプ29よりインバー
タ30を介して出力される信号に対して論理積出
力を得るアンド回路31からなつており、その出
力はアンド回路32a〜32eの一方の入力端に
加えられると共に上記デコーダ23へ送られる。
デコーダ23はカウンタ21によつて指定されて
いる出力線25a〜25dに対してアンド回路3
1からの信号を出力する。そして、この出力線2
5a〜25dに出力される信号は計時部13へ時
刻修正信号として送られる。すなわち、出力線2
5aの信号は「時」単位、出力線25bの信号は
「10分」単位、出力線25cの信号は「分」単位
の修正信号として、また、出力線25dの信号は
秒クリア信号として計時部13へ送られると共に
オア回路20を介してカウンタ21にもクリア信
号として送られる。一方、出力線26a〜26e
から出力される信号は、第1図における切換回路
15を介して表示部1へ表示体3b〜3fの駆動
信号として送られる。すなわち、出力線26aの
信号は表示体3bを表示駆動させ、出力線26b
は表示体3c、出力線26cは表示体3d、出力
線26dは表示体3e、出力線26eは表示体3
eは夫々表示駆動させる。また、出力線26fは
オア回路20を介してカウンタ21に与えられそ
の内容をクリアすると共にカウンタ計数部14に
もクリア信号として与えられる。そして、デコー
ダ23の出力線27から出力される信号は、切換
回路15へ切換信号として送られる。また、デコ
ーダ23の出力線26a〜26eから出力される
信号は、アンド回路32a〜32eの他方の入力
端にそれぞれ加えられる。すなわち、これらのア
ンド回路32a〜32eは、デコーダ23の出力
によつて指定するもので、その出力はカウンタ計
数部14内のアンド回路41a〜41eに加えら
れる。また、このアンド回路41a〜41eに
は、パルス発生回路42の出力が与えられる。こ
のパルス発生回路42は、例えば第1〜第5出力
端子a〜eを備え、分周及びタイミング回路12
から与えられるカウント信号を第4図aに示すク
ロツクパルスφeの各周期において、端子a〜e
から順次異なる数のパルス信号を第4図b〜fに
示すように出力する。すなわち、端子aからは1
発、端子bからは2発、端子cからは3発、端子
dからは4発、端子eからは5発のパルス信号が
出力されるようになつている。そして、上記パル
ス発生回路42から出力されるパルス信号は、ア
ンド回路41a〜41eで選択された後、オア回
路43を介して計数回路44へ送られて計数され
る。この計数回路44の計数内容は、切換回路1
5を介して表示部1へ送られ、時刻表示部2に切
換表示される。 In FIG. 3, reference numeral 21 denotes a counter provided in the control section 16, which counts up sequentially by operating the switch S1 , and each bit output thereof is sent to the decoder 23 directly and via inverters 22a to 22c. This decoder 23 also has a switch S 2
The operation provides the outputs Q and Q of the binary flip-flop 24 which are inverted each time. The decoder 23 has output lines 25a to 25
d, 26a to 26f, and 27, and when the binary flip-flop 24 is reset, the output lines 25a to 25 are output according to the contents of the counter 21.
d is designated and the flip-flop 24 is set, the output lines 26a to 26f, 27 are designated according to the contents of the counter 21. The control section 16 also includes a one-shot circuit that generates one pulse signal in response to the operation output of the switch S3 . This one-shot circuit consists of flip-flops 28, 29 and a flip-flop 28 that operate in synchronization with the clock pulse φe.
It consists of an AND circuit 31 which obtains an AND output for the output signal of the output signal and the signal output from the flip-flop 29 via the inverter 30, and the output thereof is applied to one input terminal of the AND circuits 32a to 32e, and the above-mentioned It is sent to the decoder 23.
The decoder 23 uses an AND circuit 3 for the output lines 25a to 25d specified by the counter 21.
Outputs the signal from 1. And this output line 2
The signals outputted to 5a to 25d are sent to the clock section 13 as time adjustment signals. That is, output line 2
The signal of output line 25b is a correction signal in units of "minutes", and the signal of output line 25d is a second clear signal. 13 and also sent to the counter 21 via the OR circuit 20 as a clear signal. On the other hand, output lines 26a to 26e
The signals outputted from the display unit 1 are sent to the display section 1 as drive signals for the display bodies 3b to 3f via the switching circuit 15 shown in FIG. That is, the signal on the output line 26a drives the display 3b to display, and the signal on the output line 26b
is the display body 3c, the output line 26c is the display body 3d, the output line 26d is the display body 3e, and the output line 26e is the display body 3
e are respectively driven to display. Further, the output line 26f is applied to the counter 21 via the OR circuit 20 to clear its contents, and is also applied to the counter counting section 14 as a clear signal. The signal output from the output line 27 of the decoder 23 is sent to the switching circuit 15 as a switching signal. Further, the signals output from the output lines 26a to 26e of the decoder 23 are applied to the other input terminals of the AND circuits 32a to 32e, respectively. That is, these AND circuits 32a to 32e are specified by the output of the decoder 23, and the output is applied to the AND circuits 41a to 41e in the counter counting section 14. Further, the output of the pulse generation circuit 42 is applied to the AND circuits 41a to 41e. This pulse generation circuit 42 includes, for example, first to fifth output terminals a to e, and the frequency division and timing circuit 12
In each period of the clock pulse φe shown in FIG.
From then on, different numbers of pulse signals are sequentially output as shown in FIGS. 4b to 4f. In other words, 1 from terminal a
Two pulse signals are output from terminal b, three pulses from terminal c, four pulses from terminal d, and five pulse signals from terminal e. The pulse signals outputted from the pulse generating circuit 42 are selected by the AND circuits 41a to 41e, and then sent to the counting circuit 44 via the OR circuit 43 and counted. The counting contents of this counting circuit 44 are as follows:
5 to the display section 1, and is switched and displayed on the time display section 2.
次に上記のように構成された本発明の動作を説
明する。通常、切換回路15は、バイナリフリツ
プフロツプ24がリセツト状態にあり、Q側出力
が“0”であるので計時部13側に切換えられて
おり、計時部13における計時情報が表示部1に
送られて表示されている。そして、時刻修正を行
う場合には、スイツチS1を操作する。スイツチS1
を1回操作するとカウンタ21の内容が「1」と
なり、デコーダ23の出力線25aが指定され
る。この状態でスイツチS3を操作すると、その操
作に対応してアンド回路31からパルス信号が出
力され、デコーダ23へ送られる。この時デコー
ダ23は上記したように出力線25aが指定され
ているので、アンド回路31からのパルス信号は
出力線25aから出力され、「時」単位の修正信
号として計時部13へ送られ、「時」単位の時計
内容がスイツチS3の操作に応じて順次カウントア
ツプする。そして、スイツチS3の操作により計時
部13の「時」単位の時計内容が正しい時刻に一
致した時点で再びスイツチS1を操作する。このス
イツチS1の操作によつてカウンタ21の内容が
「2」となり、デコーダ23の出力線25bが指
定され、その後スイツチS3の操作により今度は
「10分」単位の時刻に対する修正が行われる。次
にスイツチS1及びS3を操作することによつて
「分」単位の時刻修正が行われる。そしてその後
スイツチS1を操作するとカウンタ21の内容が
「4」になりデコーダ23の出力線25dが指定
される。この状態で時刻が0秒時刻になるまで待
ち、0秒時刻になつた際にスイツチS3を操作す
る。このスイツチS3の操作により計時部13の
「秒」に対する計時内容がクリアされると共にカ
ウンタ21の内容も「0」となり、計数部13の
計数動作が0秒から開始される。 Next, the operation of the present invention configured as described above will be explained. Normally, the switching circuit 15 is switched to the clock section 13 side because the binary flip-flop 24 is in the reset state and the Q side output is "0", and the clock information in the clock section 13 is displayed on the display section 1. Sent and displayed. When the time is to be adjusted, switch S1 is operated. Switch S 1
When is operated once, the content of the counter 21 becomes "1" and the output line 25a of the decoder 23 is designated. When the switch S3 is operated in this state, a pulse signal is output from the AND circuit 31 in response to the operation, and is sent to the decoder 23. At this time, since the output line 25a of the decoder 23 is designated as described above, the pulse signal from the AND circuit 31 is output from the output line 25a, and is sent to the timekeeping section 13 as a correction signal in units of "hour". The clock contents in units of "hour" count up sequentially in response to the operation of switch S3 . Then, when the clock contents in the hour unit of the timer section 13 match the correct time by operating the switch S3, the switch S1 is operated again. By operating this switch S1 , the content of the counter 21 becomes "2", and the output line 25b of the decoder 23 is specified, and then by operating the switch S3 , the time is corrected in units of "10 minutes". . Next, the time is adjusted in minutes by operating switches S1 and S3 . Then, when the switch S1 is operated, the content of the counter 21 becomes "4" and the output line 25d of the decoder 23 is designated. In this state, wait until the time reaches 0 seconds, and when the time reaches 0 seconds, operate switch S3 . By operating this switch S3 , the time measurement contents for "seconds" of the timer section 13 are cleared, and the contents of the counter 21 also become "0", and the counting operation of the counter section 13 is started from 0 seconds.
しかして、計数装置として動作させるには、ス
イツチS2を操作してバイナリフリツプフロツプ2
4をセツトする。このバイナリフリツプフロツプ
24がセツトされると、そのQ側出力が“1”と
なり、デコーダ23は出力線26a〜26f,2
7が指定される。この出力線27から出力される
信号により切換回路15が計時部13からカウン
タ計数部14側に切換えられ、計数回路44の内
容が表示される。この状態でスイツチS1を操作す
るとカウンタ21の内容順次カウントアツプす
る。このカウンタ21の内容はデコーダ23によ
りデコーダされて出力線26a〜26eから出力
され、切換回路15を介して表示部1へ送られ
る。この結果表示部1内の表示体3b〜3fがカ
ウンタ21の内容に応じて表示駆動される。ま
た、上記デコーダ23の出力線26a〜26eか
ら出力される信号は、アンド回路32a〜32e
の何れかを指定する。今、例えばスイツチS3の1
回の操作に対して「3」ずつカウントアツプさせ
るものとすれば、まず、スイツチS1を3回操作し
てカウンタ21の内容を「3」にして出力線26
cを指定し、表示体3dが駆動表示されるように
する。この指定された出力線26cから出力され
る“1”信号は表示部1の表示体3dの駆動信号
として送られると共にアンド回路32cに加えら
れる。以上によりカウント準備を完了するので、
次にスイツチS3を対象物に応じて操作すると、ス
イツチS3の1回の操作に対してアンド回路31か
らクロツクパルスφeの周期を持つ1発のパルス
信号が出力されてアンド回路32a〜32eに加
えられる。この際アンド回路31の出力はデコー
ダ23にも送られるが、この時点ではフリツプフ
ロツプ24がセツトされて出力線26a〜26f
側が指定されているので出力線25a〜25dか
ら信号は出力されない。しかして、上記アンド回
路31の出力がアンド回路32a〜32eに加え
られると、上記したようにデコーダ23の出力に
よつてアンド回路32cが指定されているので、
アンド回路32cから“1”信号が出力され、ア
ンド回路41cのゲートを開く。この結果、パル
ス発生回路42の出力端子cから第4図dに示す
ようにクロツクパルスφeの周期毎に出力される
3発のパルス信号がアンド回路41cから出力さ
れ、オア回路43を介して計数回路44へ送られ
てカウントされる。以下同様にしてスイツチS3を
操作する毎に計数回路44の内容が「3」ずつカ
ウントアツプされる。また、カウンタ21の設定
内容を順次カウントアツプして「6」にすること
により出力線26fが指定されカウンタ21及び
計数回路44の内容がクリアされる。 Therefore, in order to operate it as a counting device, switch S2 is operated to switch the binary flip-flop 2.
Set 4. When this binary flip-flop 24 is set, its Q side output becomes "1", and the decoder 23 outputs the output lines 26a to 26f, 2
7 is specified. The switching circuit 15 is switched from the clock section 13 to the counter counting section 14 side by the signal outputted from the output line 27, and the contents of the counting circuit 44 are displayed. When the switch S1 is operated in this state, the contents of the counter 21 are counted up sequentially. The contents of this counter 21 are decoded by a decoder 23, outputted from output lines 26a to 26e, and sent to the display section 1 via the switching circuit 15. The display bodies 3b to 3f in the result display section 1 are driven to display according to the contents of the counter 21. Further, the signals outputted from the output lines 26a to 26e of the decoder 23 are outputted from the AND circuits 32a to 32e.
Specify one of the following. Now, for example, Switch S 3 1
If the count is to be incremented by "3" for each operation, first operate switch S1 three times to set the content of the counter 21 to "3" and set the output line 26 to "3".
c is specified, and the display body 3d is driven and displayed. The "1" signal output from the designated output line 26c is sent as a drive signal for the display element 3d of the display section 1 and is also applied to the AND circuit 32c. The above completes the count preparation, so
Next, when the switch S3 is operated according to the object, one pulse signal having a period of the clock pulse φe is outputted from the AND circuit 31 in response to one operation of the switch S3 , and sent to the AND circuits 32a to 32e. Added. At this time, the output of the AND circuit 31 is also sent to the decoder 23, but at this point the flip-flop 24 is set and the output lines 26a to 26f are
Since the side is designated, no signals are output from the output lines 25a to 25d. Therefore, when the output of the AND circuit 31 is applied to the AND circuits 32a to 32e, since the AND circuit 32c is specified by the output of the decoder 23 as described above,
A "1" signal is output from the AND circuit 32c, opening the gate of the AND circuit 41c. As a result, three pulse signals are outputted from the output terminal c of the pulse generation circuit 42 every cycle of the clock pulse φe as shown in FIG. 44 and counted. Thereafter, in the same manner, each time the switch S3 is operated, the contents of the counting circuit 44 are counted up by "3". Further, by sequentially incrementing the setting contents of the counter 21 to "6", the output line 26f is designated and the contents of the counter 21 and the counting circuit 44 are cleared.
なお、上記実施例ではカウンタ21の設定内容
が「6」になつた際に計数回路44をクリアさせ
るようにしたが、他の手段、例えばスイツチS3を
2秒以上連続投入することにより計数回路44を
クリアしてもよい。この場合、最初はカウンタ2
1を「5」に設定してスイツチS3操作毎に「5」
ずつ計数動作させ、途中からカウンタ21を
「1」に設定してスイツチS3操作毎に「1」ずつ
計数動作させることも可能である。また、スイツ
チS3の1操作によるカウントアツプ値は本実施例
に限定されず例えば「10」,「20」,「100」等の大
きな数値であつてもよく、さらにこのカウントア
ツプ値を外部操作等により任意に設定することも
可能であり、その他の回路も本実施例には限定さ
れない。 In the above embodiment, the counting circuit 44 is cleared when the setting content of the counter 21 reaches "6", but the counting circuit 44 can be cleared by other means, for example, by continuously turning on the switch S3 for 2 seconds or more. 44 may be cleared. In this case, initially counter 2
Set 1 to "5" and set "5" every 3 operations of Switch S
It is also possible to perform a counting operation in increments of 1, set the counter 21 to "1" halfway through, and perform a counting operation in increments of "1" every time the switch S3 is operated. Further, the count-up value caused by one operation of the switch S3 is not limited to this embodiment, and may be a large number such as "10", "20", or "100", and furthermore, this count-up value can be controlled externally. etc., and other circuits are not limited to this embodiment.
また、本実施例では1操作毎に設定された値ず
つカウントアツプさせたが、あらかじめ所定値を
計数回路にセツトさせておき、スイツチの1操作
毎に設定された値ずつカウントダウンさせること
も可能であり、また、計数回路44も入力される
パルス数を計数するものでなく、例えば入力信号
を“1”,“2”,“4”,“8”等の重みを持つ
BCDコードとし、このBCDコードを演算するも
のであつてもよい。 Further, in this embodiment, the count is counted up by a set value for each operation, but it is also possible to set a predetermined value in the counting circuit in advance and count down by the set value for each switch operation. Also, the counting circuit 44 does not count the number of input pulses, but for example, the input signal has a weight of "1", "2", "4", "8", etc.
It may be a BCD code and the BCD code may be calculated.
また、上記実施例では計数回路を時計と組合わ
せた場合について説明したが、その他例えば電子
時計付電子卓上計算機と計数回路とを組合わせて
もよいことは勿論である。 Further, in the above embodiment, a case has been described in which the counting circuit is combined with a clock, but it goes without saying that the counting circuit may be combined with an electronic desk calculator with an electronic clock.
以上述べたように本発明によれば、1回のスイ
ツチ操作によるカウントアツプ値を任意に設定で
きるようにしたので、対象物の流れに合わせて或
いは対象物の単位個数に合わせて1回のカウント
アツプ値を設定することにより、対象物の流れが
速い場合とか、対象物の一単位を構成する個数が
所定数である場合であつても確実にカウント操作
を行ない得、さらには、カウントアツプ値を設定
する手段と、時刻修正の入力桁の設定をする手段
とを兼用しているための装置の小型化も計れるも
のである。 As described above, according to the present invention, the count-up value can be arbitrarily set by one switch operation, so one count can be set according to the flow of objects or according to the unit number of objects. By setting the count-up value, it is possible to perform counting operations reliably even when the flow of objects is fast or when the number of objects constituting one unit is a predetermined number, and furthermore, the count-up value The device can also be made smaller because it serves both as a means for setting the time and a means for setting the input digits for time correction.
図面は本発明の一実施例を示すもので、第1図
は表示部の構成を示す図、第2図は回路構成図、
第3図は第2図における制御部及びカウンタ計数
部の詳細を示す回路構成図、第4図は第3図にお
けるパルス発生回路のパルス出力状態を示す図で
ある。
2……時刻表示部、3……秒表示部、4……
AM/PM表示部、14……カウンタ計数部、1
6……制御部、21……カウンタ、23……デコ
ーダ、42……パルス発生回路、44……計数回
路。
The drawings show one embodiment of the present invention; FIG. 1 is a diagram showing the configuration of a display section, FIG. 2 is a circuit configuration diagram,
3 is a circuit configuration diagram showing details of the control section and counter counting section in FIG. 2, and FIG. 4 is a diagram showing the pulse output state of the pulse generation circuit in FIG. 3. 2... Time display section, 3... Second display section, 4...
AM/PM display section, 14... Counter counting section, 1
6...Control unit, 21...Counter, 23...Decoder, 42...Pulse generation circuit, 44...Counting circuit.
Claims (1)
時刻情報を得る時刻計数手段と、この時刻計数手
段で得られる前記時刻情報を表示する光学的表示
手段と、前記複数の時間単位のうちの1つの時間
単位を選択指定する指定スイツチ手段と、この指
定スイツチ手段によつて選択指定された時間単位
の情報を修正する修正手段と、計数操作を行わせ
る操作スイツチの1回の操作に応じて所定の計数
値が順次計数される計数回路と、この計数回路の
計数値を前記光学的表示手段に切換表示させる表
示切換手段とを備えた電子時計付計数装置におい
て、前記表示切換手段によつて前記光学的表示手
段に前記計数回路の計数値が表示されている際に
前記指定スイツチ手段の操作によつて前記操作ス
イツチの1回の操作に応じて計数される前記所定
の計数値を複数の設定値の中から選択設定する計
数値設定手段と、この計数値設定手段によつて選
択設定された設定値を表示する表示手段と、前記
計数値設定手段によつて選択設定された設定値を
前記操作スイツチの1回の操作に応じて前記計数
回路で計数させる制御手段とを備えて成る電子時
計付計数装置。1. A time counting means for counting a reference signal to obtain time information consisting of a plurality of time units, an optical display means for displaying the time information obtained by the time counting means, and one of the plurality of time units. a designation switch means for selecting and designating one time unit; a modification means for modifying the information of the time unit selected and designated by the designation switch means; In the counting device with an electronic clock, the counting circuit includes a counting circuit that sequentially counts the counted values of When the count value of the counting circuit is displayed on the optical display means, a plurality of settings are made for the predetermined count value to be counted according to one operation of the operation switch by operating the designated switch means. a count value setting means for selecting and setting a value from among the values; a display means for displaying a setting value selected and set by the count value setting means; a display means for displaying a setting value selected and set by the count value setting means; A counting device with an electronic clock, comprising a control means for causing the counting circuit to count in accordance with one operation of an operating switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12563976A JPS5350963A (en) | 1976-10-20 | 1976-10-20 | Counter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12563976A JPS5350963A (en) | 1976-10-20 | 1976-10-20 | Counter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5350963A JPS5350963A (en) | 1978-05-09 |
JPS6120174B2 true JPS6120174B2 (en) | 1986-05-21 |
Family
ID=14914996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12563976A Granted JPS5350963A (en) | 1976-10-20 | 1976-10-20 | Counter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5350963A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6417497U (en) * | 1987-07-20 | 1989-01-27 |
-
1976
- 1976-10-20 JP JP12563976A patent/JPS5350963A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5350963A (en) | 1978-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4074516A (en) | Alarm electronic timepiece | |
US4245338A (en) | Time correction system for an electronic timepiece | |
US4147021A (en) | Electronic watch having an alarm means | |
JPS6015901B2 (en) | time measuring device | |
US4236238A (en) | Electronic digital timepiece having a stopwatch function and a timer function | |
JPS6120174B2 (en) | ||
US3939641A (en) | Electronic circuit for individually correcting each digit of time displayed | |
US4182108A (en) | Electronic timepiece correction circuit | |
US4117657A (en) | Electronic timepiece calendar circuit | |
JPS5932758B2 (en) | electronic clock | |
US4184320A (en) | Electronic stop watches | |
JPS6238670B2 (en) | ||
JPS641680Y2 (en) | ||
US4207731A (en) | Electronic timepiece control circuit | |
JPH0616358Y2 (en) | World clock | |
JPS6244387Y2 (en) | ||
JPS6055787B2 (en) | multifunctional electronic clock | |
US4176516A (en) | Arrangement for putting an electronic timepiece right with minute indication advanced at first | |
JPS6133149B2 (en) | ||
JPS6111673Y2 (en) | ||
JPS5928277B2 (en) | digital electronic clock | |
JPS6133391B2 (en) | ||
JPS6113195B2 (en) | ||
JPS5832354B2 (en) | Electronic wristwatch with counting function | |
JPS6326796Y2 (en) |