JPS61198872A - 画情報入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、原稿に描かれた画像を部、公的に読み取るこ
とができる画情報入力装置に係シ、特にファクシミリ、
ワードプロセッサ、ノ母−ンナルコンピ一一タ、ディジ
タル複写機、画像ファイルシステム等、各種処理システ
ムの入力部に使用するに好適な画情報入力装置に関する
。

従来技術 領域指定による画像の部分読取機能を有する入力装置と
しては従来、次の二つの方式が主として採用されていた
。すなわち一つは、画像の読取データのうち、必要部分
だけのデータに再編成し直すデータ・ぐッキング回路を
設け、この回路内の７’？ワキングメモリより必要部分
データタケヲＲ８２３２Ｃ、セントロニクスハラレルイ
ンターフェース等の非同期式インターフェースを介して
外部に出力する方式である。他の一つは、画像の読取り
データ全部を一旦、ページメモリに格納し、ページメモ
リより指定された領域の読取データのみを順次、読み出
す方式である。

上記従来装置では部分読取機能を実現するための付加回
路が必要で１）、これが装置構成を複雑にする原因とな
っていた。

また画像データを多値（中間調）出力する場合には、１
画素に対して１６ビツトあるいは６４ビツト等、多くの
ピント数を割シ当てて中間調を表現するために、上記方
式による従来装置では更に容量の大きいメモリを必要と
し、装置のコストアップは避けられないという問題があ
った。

目　　　的 本発明はこのような従来技術の欠点を解消し、簡単な構
成で原稿に描かれた画像の部分読取シを行うことができ
る画情報入力装置を提供することを目的とするものであ
る。

構成 本発明は上記目的を達成するために、原稿画像を撮像し
てラスタ走査の画像データを形成する撮像手段と、撮像
手段を駆動し、撮像手段から画像データを受けて同期信
号とともに出力する出力手段とを有する画情報入力装置
において、画情報入力装置は、原稿画像の主走査方向に
おける所望の第１の範囲、および副走査方向における所
望の第２の範囲を設定する設定手段を有し、制御手段は
、設定手段に応動し、画像データの出力に合わせて第１
および第２の範囲を示す信号を出力することを特徴とす
るものである。

本発明の構成について以下、実施例に基づいて説明する
。まず実施例の説明に先立ち、従来装置の構成−例を第
４図を参照しながら説明する。同図に示すように従来の
画情報入力装置は、例えば原稿５０（第３図）の移動方
向（副走査方向）■に直交する方向（主走査方向）Ｈに
直線上に配列された１次元ＣＣＤ撮像デバイス等で構成
された撮像装置１０、撮像装置１０をクロック駆動して
原稿画像を表わすラスタ走査の画像データを形成する信
号処理回路１２、原稿に描かれた画像において必要とす
る画情報の範囲、すなわち読取範囲を設定する読取範囲
設定回路１４、信号処理回路１２よシ送出される画像デ
ータを数行分、記憶するラインバッファメモリ３０、ラ
インバッファ３０に記憶された画像デ読取範囲に該当す
るデータのみを記憶する・ぐツキングメモリ３２、読取
範囲設定回路１４からの設定出力に基づいてラインバッ
ファメモリ３゜よシ必要データをバッキングメモリ３２
に転送するメモリ制御回路３４、−’４ッキングメモリ
３２から送出される画像データを受けて順次、このデー
タを信号線３８に接続されたこの入力装置の接続先にお
ける利用システムに送出するセントロニクスｉＪ？ラレ
ルインターフェース、アルいはＲ８２３２Ｃシリアルイ
ンターフエース等の非同期式インターフェースで構成さ
れるインターフェース回路３６、原稿を副走査方向に給
送するステップモータ１８、及び読取範囲設定回路１４
からの設定出力に基づいてステップモータ１８を駆動制
御する副走査制御回路２０から構成されている。

上記構成において、ステップモータ１８によシ移送され
る原稿に描かれた画像が撮像装置１゜によシ撮像され、
その画像信号は信号処理回路１２に取り込まれ、信号処
理回路１２でディジタル演算処理がなされ画像データが
作成される。

更にこの画像データはライン・マッファメモリ３０に記
憶、蓄積され、メモリ制御回路３４がらの制御信号によ
シ必要データがラインバッファメモリ３０からバッキン
グメモリ３２に転送される。そしてバッキングメモリ３
２がう送出される画像データがインターフェース回路３
６によシ順次、連続して接続先のシステムに送出される
。

このような構成からなる画情報入力装置では、ラインバ
ッファメモリ、バッキングメモリ、メモリ制御回路等が
必要であり、更に各メモリの制御が複雑であるために、
これらの付加回路が入力装置のコストの相当の割合を占
め、コストダウンが困難であった。

一方、既述したように画情報入力装置側に啄−ジメモリ
を持たせて必要データを読み出す方式や、１−！−ジ分
の全データを接続先のシステムに送シ、接続先のシステ
ムで部分読取シを行うような方式の入力装置もある。

しかし前者は入力装置のコストが大幅に上昇するし、後
者は接続先のシステムの負担が大きく、そのような入力
装置を接続して使用できるシステムの種類が限定される
という欠点があった。

次に本発明に係る画情報入力装置の一実施例の構成を第
１図に示す。本実施例が第４図に示した従来装置と構成
上、異なる点は主として、非同期式インターフェースで
構成されたインターフェース回路３６の代りに高速向き
の同期式インターフェース（例えばＲ８４２２）で構成
されたインターフェース回路１６を用いることである。

これにより、撮像装置１０による画像読取りの速度でデ
ータ転送が可能であり、ラインバッファメモリ３０、ノ
ぐツキングメモリ３２、メモリ制御回路３４を省略する
と共に、インターフェース回路１６に対して画像データ
を画素クロックに同期させて逐次、出力することができ
、読取範囲設定回路１４からの設定出力に基づいて原稿
の読取範囲を示す制御信号（ラインイネーブル信号ＬＥ
、ベージイネーブル信号ＰＥ）を出力する機能が実現さ
れている。

原稿の読取範囲を示すラインイネーブル信号ＬＥ及びベ
ージイネーブル信号ＰＥを作成するインターフェース回
路１６の部分の構成例を第２図に示す。同図において主
走査カウンタ２００は主走査線の画素数を計数するカウ
ンタであシ、副走査カウンタ２１０は主走査線の本数、
すなわち副走査方向（原稿の移動方向）の画素数を計数
するカウンタである。

主走査カウンタ２００の計数出力は、読取範囲設定回路
１４から出力された主走査開始位置（ＸＳ　）、主走査
終了位置（ＸＥ）を示す設定出力と、ｙｃレソれコンパ
レータ２０２，２０４で比較される。これらの比較出力
がＳＲフリップフロップ２０６セツト端子Ｓ、リセット
端子Ｒに入力されることにより、原稿における主走査方
向の読取範囲を示すラインイネーブル信号ＬＥがフリッ
ゾフロッｆ２０６の出力端子Ｑよシ得られる。

同様に副走査カウンタ２１０の計数出力は、コン・−レ
ータ２１２，２１４で読取範囲設定回路１４よ多出力さ
れた副走査開始位置（ｙｓ）、副走査終了位置（ｙｇ）
を示す設定出力と比較される。これらの比較出力が入力
されるＳＲフリッグフロップ２１６の端子Ｑより、原稿
における副走査方向の読取範囲を示すベージイネーブル
信号ＰＥが得られる。

第１図に示した回路各部の動作を第３図に示すタイミン
グチャートを参照しながら説明する。

まず本人力装置が信号線４ｏによって接続されている接
続先のシステムよりリードイネーブル信号ＲＥ（第３図
（至））がインターフェース回路１６に入力されると、
インターフェース回路１６は副走査制御回路２０へ制御
信号を与えステップモータ１８を駆動させる。これによ
って原稿５０が副走査方向Ｖに移送され、撮像装置１０
で走査された原稿５０の画情報が画像データＶＴＤＥＯ
としてクロックＣＬＫとともに信号線４゜に順次出力さ
れる。そして原稿５０が副走査開始位置（ｙｓ）に達す
ると、副走査カウンタ２１０の計数値が設定値ＹＳに一
致し、これによって７リツプ７０ツブ２１６がセクトさ
れ、ベージイネーブル信号ＰＥが立上る。

各走査線の主走査では、１走査線（ラスタ）の画像デー
タの出力期間ｔｉのうち、設定された主走査方向Ｈの読
取範囲に相当する期間ｔｊ中のみラインイネーブル信号
Ｉ、Ｅが有意になる。

すなわち、原稿５０の主走査が開始位置ＸＳに達すると
、主走査カウンタ２００の計数値が設定値ＸＳに一致し
、これによってフリップフロップ２０６がセットされ、
ラインイネーブル信号ＬＥが立ち上がる。同様に、終了
位置ＸＥに達すると、主走査カウンタ２００の計数値が
設定値ＸＥに一致し、これによってフリップフロップ２
０６がリセットされ、ラインイネーブル信号ＬＥが立ち
下がる。

こうして原稿５０の画情報が順次走査され、その副走査
が終了位置ＹＩＩＥに達すると、副走査カウンタ２１０
の計数値が設定値ＹＥに一致し、これによってフリップ
７０ノブ２０６がリセットされ、ラインイネーブル信号
ＬＥが立ち下がる。

このようにしてラインイネーブル信号ＬＥおよびページ
イネーブル信号ＰＥがインターフェース回路１６よシ本
人力装置の接続先であるシステムに出力される（第３図
（〜、　ＣＢ）　、　（Ｃ）　）。

このように接続先のシステムに対し、画像データの読取
範囲をラインイネ−ゾル信号ＬＥ及びページイネーブル
信号ＰＥによシ伝達することにより、接続先のシステム
では、画像データ取り込み用の入力バッファメモリのイ
ネーブル端子にラインイネーブル信号ＬＥが入力される
ように接続しておけば、入力装置で設定された部分読取
領域１００内のデータのみを接続先のシステムで取り込
むことができる。

このように本実施例では高速向きの同期式インターフェ
ースを使用して、画像データＶＩＤＥＯを高速に且つ逐
次、画素クロックＣＬＫと共に出力し、画像データの読
取範囲をラインイネーブル信号ＬＦ、によシ指定するよ
うに構成したので、簡単な構成で且つ高速の部分読取機
能を有する画情報入力装置が得られる。

また、第５図（Ｎに示す原稿に描かれた図形を同図（Ｂ
）に示すように画像変形させる場合には、第６図に示す
ようにラインイネーブル信号ＬＥを各主走査線毎にタイ
ミングをずらすように、読取範囲設定回路１４よりコン
パレータ２０２゜２０４に出力される設定データを変更
させることにより実現できる。

同様に、ラインイネーブル信号ＬＥを制御することによ
シ画像の縮小等の操作も簡単に実現できる。

また本実施例に係る画情報入力装置をデータ圧縮装置に
接続する場合にも、問題なく動作する。

一般にデータ圧縮に必要な時間は原稿における情報量の
多い箇所と、少ない箇所とでは異なるために、データ圧
縮装置へのデータ読み込み時間間隔は１被−ジ中で不規
則な値となる。本実施例において入力装置の接続先であ
るデータ圧縮装置がオーバフローによシデータを受は付
けられなくなった時には、圧縮装置からリードイネーブ
ル信号ＲＥを立ち下がらせることによシ、入力装置側で
これを検知し、入力装置の動作を停止させればよい。

なお、本実施例に係る画情報入力装置において画像デー
タの読取範囲の指定や各種画像変形等のモードの指定は
、例えばインターフェース回路１６にモード設定用の信
号線を設けるようにしてもよいし、また入力装置の操作
パネルで設定するようにしてもよい。

更に、インターフェース回路１６から出力される画像デ
ータは一本の伝送ラインで２値、あるいは２値化多値と
して伝送してもよいし、また複数本の伝送ラインで中間
調を示す画像データを並列多ピット形式で伝送したり、
Ｒ，Ｇ　。

Ｂのカラー別に伝送するようにしてもよい。

効果 以上に説明したように本発明では、高速向きの同期式イ
ンターフェースを用いることによシラインバッファメモ
リ等のメモリ及びメモリ制御回路を不要とし、しかも画
像データの読取範囲をインターフェース回路で作成した
制御信号によシ指定することができるので、簡単な構成
で且つ高速に画像の部分読取シが行え、しかも低価格の
画情報入力装置を実現することができる。

【図面の簡単な説明】

第１図は本発明に係る画情報入力装置の一実施例の構成
を示すブロック図、 第２図は第１図におけるインターフェース回路の本発明
に関連する部分の構成例を示すブロック図、 第３図は第１図に示した画情報入力装置の動作説明をす
るためのタイミングチャート、第４図は従来の画情報入
力装置の構成例を示すブロック図、 第５図は原稿に描かれた図形と画情報入力装置により画
像変形した際の読取図形との関係を示す説明図、 第６図は画像変形動作時においてラインイネーブル信号
の各主走査線におけるタイミングを示す波形図である。 主要部分の符号の説明 １０・・・撮像装置 １２・・・信号処理回路 １４・・・読取範囲設定回路 １６・・・インターフェース回路 ２００・・・主走査カウンタ ２０２．２０４，２１２，２１４・・・コン／母レータ
２０６．２１６・・・ＳＲフリッグフロッ！２１０・・
・副走査カウンタ 第２図

Claims (1)

1. 【特許請求の範囲】 原稿画像を撮像してラスタ走査の画像データを形成する
   撮像手段と、 該撮像手段を駆動し、該撮像手段から前記画像データを
   受けて同期信号とともに出力する出力手段とを有する画
   情報入力装置において、該装置は、 前記原稿画像の主走査方向における所望の第１の範囲、
   および副走査方向における所望の第２の範囲を設定する
   設定手段を有し、 前記制御手段は、該設定手段に応動し、前記画像データ
   の出力に合わせて第１および第２の範囲を示す信号を出
   力することを特徴とする画情報入力装置。