JPS61198657A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS61198657A JPS61198657A JP60040000A JP4000085A JPS61198657A JP S61198657 A JPS61198657 A JP S61198657A JP 60040000 A JP60040000 A JP 60040000A JP 4000085 A JP4000085 A JP 4000085A JP S61198657 A JPS61198657 A JP S61198657A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor package
- hole
- insulation
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011521 glass Substances 0.000 claims abstract description 15
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims abstract description 10
- 238000010292 electrical insulation Methods 0.000 claims abstract description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 238000010304 firing Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 238000001354 calcination Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000004907 flux Effects 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体集積回路(IC)を収容する半導体パッ
ケージに係り、特にセラミックパッケージに関する。
ケージに係り、特にセラミックパッケージに関する。
半導体パッケージは、大別してセラミックパッケージと
モールドパッケージとに分けられ、前者のセラミックパ
ッケージは電気的絶縁性が高く、封止の信頼度も高いた
め、重要な通信用機器に使用されている。しかし、この
セラミックの材料はアルミナが主体で、そのため、必ず
しも熱伝導性は十分良いとは云えない。
モールドパッケージとに分けられ、前者のセラミックパ
ッケージは電気的絶縁性が高く、封止の信頼度も高いた
め、重要な通信用機器に使用されている。しかし、この
セラミックの材料はアルミナが主体で、そのため、必ず
しも熱伝導性は十分良いとは云えない。
一方、半導体装置は次第に高集積化、高密度化されてお
り、従って、集中する消費電力を逃がす目的のため、熱
伝導性が良−く、且つ、半導体チップに熱膨張係数が近
似するパッケージが要望されている。
り、従って、集中する消費電力を逃がす目的のため、熱
伝導性が良−く、且つ、半導体チップに熱膨張係数が近
似するパッケージが要望されている。
[従来の技術]
第5図は従来のセラミックパッケージのうち、ピングリ
ッド・アレイ(PGA)型と称する高集積IC(LSI
など)を収容する半導体パッケージの外形図である。図
において、1はアルミナ製のパッケージ基板、2は接続
ピン、3はキャップで、キャップ内に半導体チップが収
容されて、内部配線され、多数の接続ピンを通じて、外
部に導出されている。
ッド・アレイ(PGA)型と称する高集積IC(LSI
など)を収容する半導体パッケージの外形図である。図
において、1はアルミナ製のパッケージ基板、2は接続
ピン、3はキャップで、キャップ内に半導体チップが収
容されて、内部配線され、多数の接続ピンを通じて、外
部に導出されている。
第6図はそのうちの接続ピンの部分断面図を示しており
、この部分はパッケージ基板1にスルーホール4を設け
て、導体層5を形成した後、接続ピン2を鑞付け6して
形成しである。
、この部分はパッケージ基板1にスルーホール4を設け
て、導体層5を形成した後、接続ピン2を鑞付け6して
形成しである。
[発明が解決しようとする問題点]
ところで、上記したように、アルミナは電気的絶縁性が
高くてパッケージには最適な材料であるが、熱膨張係数
は半導体チップ(シリコン)とは相異しており、また、
熱伝導性も十分ではない。
高くてパッケージには最適な材料であるが、熱膨張係数
は半導体チップ(シリコン)とは相異しており、また、
熱伝導性も十分ではない。
そのために、半導体チップからの発生熱量により高集積
化にも制約があり、それを無視して高集積化しても、高
電力を消費するICはIC自体の発生熱によって破壊さ
れ易く、その点から余り極端な高集積化は難しいと考え
られている。
化にも制約があり、それを無視して高集積化しても、高
電力を消費するICはIC自体の発生熱によって破壊さ
れ易く、その点から余り極端な高集積化は難しいと考え
られている。
従って、熱伝導性も良く、熱膨張係数がシリコンに近い
パッケージ基板が検討され、その候補としてシリコンカ
ーバイド(SiC)などが注目されてきた。
パッケージ基板が検討され、その候補としてシリコンカ
ーバイド(SiC)などが注目されてきた。
しかし、SiCは肝心の電気的絶縁性が余り良くはない
。アルミナの電気抵抗R=1000以上に対して、Si
Cの電気抵抗はR=10’Ωcm以下である。
。アルミナの電気抵抗R=1000以上に対して、Si
Cの電気抵抗はR=10’Ωcm以下である。
本発明は、このような問題点に解決を与えて、熱伝導性
、絶縁性が共に優れ、熱膨張係数もシリコンに近い半導
体パンケージを提案するものである。
、絶縁性が共に優れ、熱膨張係数もシリコンに近い半導
体パンケージを提案するものである。
[問題点を解決するための手段]
その問題は、電気的絶縁性がアルミナよりも低いパッケ
ージ基板、例えばSiC基板を有し、その主面およびス
ルーホール内面に、絶縁性の高い絶縁膜が被覆された半
導体パッケージを用いれば、解決される。
ージ基板、例えばSiC基板を有し、その主面およびス
ルーホール内面に、絶縁性の高い絶縁膜が被覆された半
導体パッケージを用いれば、解決される。
且つ、被覆する絶縁膜には、例えば、ガラスペーストを
焼成した膜を用いる。
焼成した膜を用いる。
[作用コ
即ち、本発明はパッケージ基板の電気的絶縁性は低いが
、その表面およびスルーホール内の表面に絶縁性の高い
絶縁膜を被覆した基板によって半導体パッケージを作成
する。
、その表面およびスルーホール内の表面に絶縁性の高い
絶縁膜を被覆した基板によって半導体パッケージを作成
する。
そうすれば、熱伝導性、絶縁性が共に優れ、熱膨張係数
もシリコンに近似した半導体パッケージとなり、高電力
を消費する高集積rcを収容することができて、たとえ
熱暴走を起こしても半導体チップは破壊され難くなる。
もシリコンに近似した半導体パッケージとなり、高電力
を消費する高集積rcを収容することができて、たとえ
熱暴走を起こしても半導体チップは破壊され難くなる。
[実施例]
以下、図面を参照して実施例によって詳細に説明する。
第1図は本発明にかかる半導体パッケージの接続ピン部
分の断面図を示している。10はSiC基板。
分の断面図を示している。10はSiC基板。
11は膜厚数10μmのガラス絶縁膜、4はスルーホー
ル、2はスルーホールに挿入した接続ビン、5は内部導
体層、6は鑞付は部である。
ル、2はスルーホールに挿入した接続ビン、5は内部導
体層、6は鑞付は部である。
SiC基板は、熱伝導率がアルミナ(A120G )の
約3倍と高く、熱膨張率はシリコンに近似している。こ
のようなSiC基板の上に、ガラス絶縁膜を被覆すれば
、絶縁性はガラスと同様に高絶縁体(R=10 Ω0
程度)に改善され、従って、要望に適した半導体パッケ
ージかえられる。第1図は接続ピン部分のみの断面図で
あるが、他の部分も同様にガラス絶縁膜が被覆されてお
り、それは図示しなくても明らかである。
約3倍と高く、熱膨張率はシリコンに近似している。こ
のようなSiC基板の上に、ガラス絶縁膜を被覆すれば
、絶縁性はガラスと同様に高絶縁体(R=10 Ω0
程度)に改善され、従って、要望に適した半導体パッケ
ージかえられる。第1図は接続ピン部分のみの断面図で
あるが、他の部分も同様にガラス絶縁膜が被覆されてお
り、それは図示しなくても明らかである。
次に、その形成方法を第1図の部分断面図で説明すると
、第2図(a)、 (blはその工程断面図で、まず、
同図(a)のように、SiC基板にスルーホール4を形
成した後、ガラスペース)11“を印刷する。
、第2図(a)、 (blはその工程断面図で、まず、
同図(a)のように、SiC基板にスルーホール4を形
成した後、ガラスペース)11“を印刷する。
次いで、これを裏面より真空引きして、同図(b)に示
すようにスルーホール4を孔あけし、スルーホール内の
表面にもガラスペースト11“を被覆した後、これを9
00℃で焼成して溶剤を蒸発させ、ガラス絶縁膜11に
変成する。
すようにスルーホール4を孔あけし、スルーホール内の
表面にもガラスペースト11“を被覆した後、これを9
00℃で焼成して溶剤を蒸発させ、ガラス絶縁膜11に
変成する。
次いで、銅ペーストを印刷・焼成して内部導体層5を形
成し、接続ピン2を鑞付け6すると、第1図の部分断面
図に示すような半導体パッケージに形成される。この半
導体パッケージは絶縁性が良くて、熱伝導性に優れ、熱
膨張係数もシリコンに近似したものとなる。且つ、Si
Cは従来のアルミナに比べて抗折強度が大きいので、こ
のパッケージは現用のパッケージより破壊に強くなる。
成し、接続ピン2を鑞付け6すると、第1図の部分断面
図に示すような半導体パッケージに形成される。この半
導体パッケージは絶縁性が良くて、熱伝導性に優れ、熱
膨張係数もシリコンに近似したものとなる。且つ、Si
Cは従来のアルミナに比べて抗折強度が大きいので、こ
のパッケージは現用のパッケージより破壊に強くなる。
次に、第3図は本発明にかかる他の半導体装置ケージの
接続部分の断面図を示しており、本例は多層に積層する
パッケージの1シートの断面図で、スルーホール4に導
体12を形成し、このシートを複数個重ねて半導体パッ
ケージに形成されるものである。図において、第1図と
同じ部材には同じ記号が付しであるが、最外部のシート
には、導体12にピン13が鑞付け6され、第3図はそ
れを図示している。
接続部分の断面図を示しており、本例は多層に積層する
パッケージの1シートの断面図で、スルーホール4に導
体12を形成し、このシートを複数個重ねて半導体パッ
ケージに形成されるものである。図において、第1図と
同じ部材には同じ記号が付しであるが、最外部のシート
には、導体12にピン13が鑞付け6され、第3図はそ
れを図示している。
その形成方法を第4図(al〜(C)の工程断面図で説
明すると、まず、同図(alのように、スルーホール4
にガラスペースト11′を充填し、次に裏面より真空引
きして孔あけした後、焼成してガラス絶縁膜11を形成
する。次いで、同図(blに示すようにスルーホール4
に導体ペーストを充填し、焼成して導体12を形成する
。次いで、同図(C)に示すように、基板面の所要部分
に内部導体層5を印刷・焼成する。そして、必要な場合
、導体12にピン13を鑞付け6する。そうすると、第
3図の部分断面図に示すような焼成シートが形成される
。このようなシートを積層して、半導体パッケージが完
成される。
明すると、まず、同図(alのように、スルーホール4
にガラスペースト11′を充填し、次に裏面より真空引
きして孔あけした後、焼成してガラス絶縁膜11を形成
する。次いで、同図(blに示すようにスルーホール4
に導体ペーストを充填し、焼成して導体12を形成する
。次いで、同図(C)に示すように、基板面の所要部分
に内部導体層5を印刷・焼成する。そして、必要な場合
、導体12にピン13を鑞付け6する。そうすると、第
3図の部分断面図に示すような焼成シートが形成される
。このようなシートを積層して、半導体パッケージが完
成される。
[発明の効果]
以上の実施例の説明から判るように、本発明によれば絶
縁性に優れ、熱伝導性が良く、且つ、熱膨張係数が半導
体層に近似した高品質の半導体パッケージが得られ、L
SIなど高集積高電力ICの信頼性向上に大きく寄与す
るものである。
縁性に優れ、熱伝導性が良く、且つ、熱膨張係数が半導
体層に近似した高品質の半導体パッケージが得られ、L
SIなど高集積高電力ICの信頼性向上に大きく寄与す
るものである。
尚、上記はSiC基板で説明したが、本発明はその他の
基板にも適用できることは当然である。
基板にも適用できることは当然である。
第1図は本発明にかかる半導体パッケージの接続ピン部
分の断面図、 第2図(a)、 (blはその形成工程断面図、第3図
は本発明にかかる他の例の半導体パンケージの接続部分
の断面図、 第4図(a)〜(C1はその形成工程断面図、第5図は
PGA型パッケージの外形図、第6図は従来の接続ピン
部分の断面図である。 図において、 ]はパッケージ基板、 2は接続ピン、3はキャップ
、 4はスルーホール、5は内部導体層、
6は鑞付け、10はSiC基板、 11はガ
ラス絶縁膜、11′はガラスペースト、12は導体、1
3はピン を示している。 ゼミ。 第 1 圀 序4蒼ヨ4qj←Jをヒ・ン昔とか茫
午市>tm第 2 図 オ1閃イ列の明す復工社よ牟面
図fliE 図 、1−全e耳−禮例の賎ビ〉部分L
t面回11′
分の断面図、 第2図(a)、 (blはその形成工程断面図、第3図
は本発明にかかる他の例の半導体パンケージの接続部分
の断面図、 第4図(a)〜(C1はその形成工程断面図、第5図は
PGA型パッケージの外形図、第6図は従来の接続ピン
部分の断面図である。 図において、 ]はパッケージ基板、 2は接続ピン、3はキャップ
、 4はスルーホール、5は内部導体層、
6は鑞付け、10はSiC基板、 11はガ
ラス絶縁膜、11′はガラスペースト、12は導体、1
3はピン を示している。 ゼミ。 第 1 圀 序4蒼ヨ4qj←Jをヒ・ン昔とか茫
午市>tm第 2 図 オ1閃イ列の明す復工社よ牟面
図fliE 図 、1−全e耳−禮例の賎ビ〉部分L
t面回11′
Claims (3)
- (1)、電気的絶縁性がアルミナよりも低いパッケージ
基板を有し、該パッケージ基板の主面およびスルーホー
ル内面に、該パッケージ基板よりも絶縁性の高い絶縁膜
が被覆されていることを特徴とする半導体パッケージ。 - (2)、前記パッケージ基板がシリコンカーバイド(S
iC)であることを特徴とする特許請求の範囲第1項記
載の半導体パッケージ。 - (3)、前記絶縁膜は絶縁性ガラスペーストを焼成した
膜からなることを特徴とする特許請求の範囲第1項記載
の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60040000A JPS61198657A (ja) | 1985-02-27 | 1985-02-27 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60040000A JPS61198657A (ja) | 1985-02-27 | 1985-02-27 | 半導体パツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61198657A true JPS61198657A (ja) | 1986-09-03 |
Family
ID=12568651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60040000A Pending JPS61198657A (ja) | 1985-02-27 | 1985-02-27 | 半導体パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61198657A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227750B2 (en) * | 2004-02-13 | 2007-06-05 | Shanghai Sansi Technology Co. Ltd. | Heat dissipating pin structure for mitigation of LED temperature rise |
US8263491B2 (en) | 2006-10-20 | 2012-09-11 | Infineon Technologies Ag | Substrate with feedthrough and method for producing the same |
-
1985
- 1985-02-27 JP JP60040000A patent/JPS61198657A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227750B2 (en) * | 2004-02-13 | 2007-06-05 | Shanghai Sansi Technology Co. Ltd. | Heat dissipating pin structure for mitigation of LED temperature rise |
US8263491B2 (en) | 2006-10-20 | 2012-09-11 | Infineon Technologies Ag | Substrate with feedthrough and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4563383A (en) | Direct bond copper ceramic substrate for electronic applications | |
JP3671457B2 (ja) | 多層基板 | |
US6452798B1 (en) | Electronic module including a cooling substrate having a fluid cooling circuit therein and related methods | |
JPS61198657A (ja) | 半導体パツケ−ジ | |
JP3377928B2 (ja) | 回路基板 | |
JPH0568877B2 (ja) | ||
JPH07162157A (ja) | 多層基板 | |
JPS617647A (ja) | 回路基板 | |
CN108417545B (zh) | 一种功率器件及其制备方法 | |
TW202220538A (zh) | 散熱導電軟板 | |
JP2001135789A (ja) | 積層セラミック基板及びこれを用いたパワーモジュール用基板 | |
JP2965223B2 (ja) | 放熱用複合基板 | |
JP2003017552A (ja) | セラミックヒータ及びセラミックヒータ内臓型静電チャック | |
JPS61111598A (ja) | ガラスセラミツクス多層基板の製造方法 | |
CN211480010U (zh) | 一种多芯片封装用氧化铝陶瓷多层基板 | |
CN216133861U (zh) | 多层线路结构的陶瓷封装基板 | |
JPS6023975Y2 (ja) | セラミツクコ−ト金属コア−パツケ−ジ | |
JP7312712B2 (ja) | セラミックス基板、静電チャック、静電チャックの製造方法 | |
CN211480009U (zh) | 一种封装用氧化铝陶瓷多层基板 | |
JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
CN209947825U (zh) | 一种功率器件 | |
KR100496647B1 (ko) | 기판에 발생된 열을 효과적으로 방출하는 세라믹 기판 및그 제조방법 | |
JPS58159356A (ja) | 半導体素子用パツケ−ジ | |
CN206312888U (zh) | 半导体芯片封装用的高强度超薄陶瓷基功能型复合模块 | |
JP2023060634A (ja) | 放熱基板およびその製造方法 |