JPS61196391A - Icカ−ドおよびその製造方法 - Google Patents
Icカ−ドおよびその製造方法Info
- Publication number
- JPS61196391A JPS61196391A JP60038008A JP3800885A JPS61196391A JP S61196391 A JPS61196391 A JP S61196391A JP 60038008 A JP60038008 A JP 60038008A JP 3800885 A JP3800885 A JP 3800885A JP S61196391 A JPS61196391 A JP S61196391A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- card
- conductor
- electrode
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 16
- 239000010409 thin film Substances 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract 2
- 229910015363 Au—Sn Inorganic materials 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 229910052802 copper Inorganic materials 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 229910052759 nickel Inorganic materials 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は記憶回路、制御回路等の半導体装置を内蔵し
たICカードおよびその製造方法に関、する。
たICカードおよびその製造方法に関、する。
従来の技術
近年、IC,LSIを内蔵して大容量のメモリ−機能を
もちキャッシュカード、クレジットカード等種々の機能
を発揮するいわゆるICカードの開発が行なわれている
。このICカードは携帯性を重要視するならば従来の磁
気ストライブ部を背面に設けた磁気ストライプカードあ
るいはカードに孔を設けたシ凹凸を設けたエンボスカー
ドと同様にその厚さは少なくとも1ff以下望ましくは
0・76ffに薄くする必要があシ、また、カードの折
曲げに対して、内蔵したIC,LSIの破損や回路導体
の断線を防ぐため実装面積も著しるしく小さくする必要
がある。
もちキャッシュカード、クレジットカード等種々の機能
を発揮するいわゆるICカードの開発が行なわれている
。このICカードは携帯性を重要視するならば従来の磁
気ストライブ部を背面に設けた磁気ストライプカードあ
るいはカードに孔を設けたシ凹凸を設けたエンボスカー
ドと同様にその厚さは少なくとも1ff以下望ましくは
0・76ffに薄くする必要があシ、また、カードの折
曲げに対して、内蔵したIC,LSIの破損や回路導体
の断線を防ぐため実装面積も著しるしく小さくする必要
がある。
第4図は一般的なICカードにおけるカードに埋設した
IC,LSIチップの実装モジュールを示している。
IC,LSIチップの実装モジュールを示している。
ガラスエポキシ基板1等にムUメッキ処理した導体配線
3が形成され、前記基板1上の一方にはIC、LSIテ
ップ2がダイボンドされ、かつワイヤー4で導体配線3
と接続されている。また基板1上の他方には電気的信号
の入出力を行なうために、外部回路と接続するだめの複
数の端子群5が形成されている。第6図は第4図の平面
図を示したものである。前記基板1は樹脂で形成された
カード6に、該カード形成時に埋設されるかもしくは装
着され、第6図に示すように前記端子群5のみが外部に
露出するように樹脂フィルムにより形成されるものであ
る。
3が形成され、前記基板1上の一方にはIC、LSIテ
ップ2がダイボンドされ、かつワイヤー4で導体配線3
と接続されている。また基板1上の他方には電気的信号
の入出力を行なうために、外部回路と接続するだめの複
数の端子群5が形成されている。第6図は第4図の平面
図を示したものである。前記基板1は樹脂で形成された
カード6に、該カード形成時に埋設されるかもしくは装
着され、第6図に示すように前記端子群5のみが外部に
露出するように樹脂フィルムにより形成されるものであ
る。
発明が解決しようとする問題点
しかし、このような構成にあっては、IC。
LSIチップを搭載する領域と端子群の領域が同一平面
に位置するために基板1の寸法が大きくなり、折曲げ等
によシ導体配線の断線を招きやすいものであった。また
IC,LSIチップの実装がダイボンディングやワイヤ
ボンディングを用いているために、接続箇所がIC,L
SIチップ上の電極部と基板上の導体配線の2箇所も存
在し、接続の信頼性を低下せしめるものである。また、
ワイヤボンディングによる接続を行なっているために、
前記ワイヤがIC,LSIチップの表面から少なくとも
0.3ffはみ出してしまったり、あるいはダイボンデ
ィングを行なうため、基板1の厚さを0.2MM以上に
しなければならない。仮にIC。
に位置するために基板1の寸法が大きくなり、折曲げ等
によシ導体配線の断線を招きやすいものであった。また
IC,LSIチップの実装がダイボンディングやワイヤ
ボンディングを用いているために、接続箇所がIC,L
SIチップ上の電極部と基板上の導体配線の2箇所も存
在し、接続の信頼性を低下せしめるものである。また、
ワイヤボンディングによる接続を行なっているために、
前記ワイヤがIC,LSIチップの表面から少なくとも
0.3ffはみ出してしまったり、あるいはダイボンデ
ィングを行なうため、基板1の厚さを0.2MM以上に
しなければならない。仮にIC。
LSIチップの厚さが0・2fiの場合、実装モジュー
ルの厚さは0.7flに達し、カード6に装着する際、
カード保護用フィルムの厚さも加算され、カード全体の
厚さは1fi以上になり著しるしく実用性を欠くもので
あった。
ルの厚さは0.7flに達し、カード6に装着する際、
カード保護用フィルムの厚さも加算され、カード全体の
厚さは1fi以上になり著しるしく実用性を欠くもので
あった。
そこで本発明は、IC,LSIチップをカードに装着、
内蔵させた時、実装モジュールの厚さが薄く、実装面積
が小さく、製造コストが安価でかつ信頼性が高くなるよ
うにしようとするものである。
内蔵させた時、実装モジュールの厚さが薄く、実装面積
が小さく、製造コストが安価でかつ信頼性が高くなるよ
うにしようとするものである。
問題点を解決するための手段
上記問題点を解決するため、本発明ではカード外部との
信号の授受を行なう電極端子部と半導体装置の電極部と
を接続する複数の導体リード部を電極端子と一体化する
という構造的に改良を加え。
信号の授受を行なう電極端子部と半導体装置の電極部と
を接続する複数の導体リード部を電極端子と一体化する
という構造的に改良を加え。
合せて製造し易いようにしたものである。
作用
たとえば、金属層一層のみの長尺のテープで半導体装置
の電極と接合する導体リードと電極端子を一体に形成、
これを切断してカード内に装着。
の電極と接合する導体リードと電極端子を一体に形成、
これを切断してカード内に装着。
内蔵することができる。したがってカードを構成する要
素は、半導体装置、導体リードとカード本体のみで、別
個の電極端子が不要となる。本発明では部品点数が少な
く、接続箇所も少ないので、コストが安価で、高信頼性
のICカードを得る事ができる。
素は、半導体装置、導体リードとカード本体のみで、別
個の電極端子が不要となる。本発明では部品点数が少な
く、接続箇所も少ないので、コストが安価で、高信頼性
のICカードを得る事ができる。
実施例
本発明の一実施例を第1図に示す。IC,LSIなどの
半導体装置2の電極23に前記半導体装置の外縁方向に
延在した導体リード2oの一端が接合され、前記半導体
装置2はカード本体21の凹部212Lに配設されてい
る。前記導体リード2゜の他端に設けた電極端子部22
は、カード本体21の表面に載置され、電極端子22の
みを露出するように、フィルム26がカード本体21の
表面に設けられている。これによって導体リード2oの
電極端子部22がカード本体21の表面で固定され、半
導体装置2はカード本体21の凹部212Lにおいて導
体リード2oによって支持される。しだがってカード本
体21の凹部と半導体装置2との隙間は、気体であって
も良いし、柔軟性を有する材料24で満たされていても
良い。いずれにせよ、カード体21に曲げの応力が発生
しても5導体リード2oが可撓性を有するから、これら
の応力に対し一半導体装置2を保護し、その損傷を防ぐ
ものである。また前記導体リード20は。
半導体装置2の電極23に前記半導体装置の外縁方向に
延在した導体リード2oの一端が接合され、前記半導体
装置2はカード本体21の凹部212Lに配設されてい
る。前記導体リード2゜の他端に設けた電極端子部22
は、カード本体21の表面に載置され、電極端子22の
みを露出するように、フィルム26がカード本体21の
表面に設けられている。これによって導体リード2oの
電極端子部22がカード本体21の表面で固定され、半
導体装置2はカード本体21の凹部212Lにおいて導
体リード2oによって支持される。しだがってカード本
体21の凹部と半導体装置2との隙間は、気体であって
も良いし、柔軟性を有する材料24で満たされていても
良い。いずれにせよ、カード体21に曲げの応力が発生
しても5導体リード2oが可撓性を有するから、これら
の応力に対し一半導体装置2を保護し、その損傷を防ぐ
ものである。また前記導体リード20は。
第1図すに示すように、一端20&が半導体装置2の電
極23に接合され、他端に外部端子26と接する電極端
子22を一体に形成しているが、電極端子22間の間隔
L1は、半導体装置2の電極23の間隔L2よりも広<
、1極端子部22の巾W1も半導体装置2の電極23に
接合されている導体リード2oの一端20&の巾W2よ
りも広く形成されているものである。すなわち本実施例
の構成は、半導体装置2の電極23に接合される導体リ
ード2oに外部端子26と接する電極端子22を一体に
形成し、カード本体21に前記導体リード20を取付け
た半導体装置2を配設し、導体リード2oの電極端子部
22のみを外部に露出させたものである。したがって、
ICカードを構成する部品点数が少ないものである。
極23に接合され、他端に外部端子26と接する電極端
子22を一体に形成しているが、電極端子22間の間隔
L1は、半導体装置2の電極23の間隔L2よりも広<
、1極端子部22の巾W1も半導体装置2の電極23に
接合されている導体リード2oの一端20&の巾W2よ
りも広く形成されているものである。すなわち本実施例
の構成は、半導体装置2の電極23に接合される導体リ
ード2oに外部端子26と接する電極端子22を一体に
形成し、カード本体21に前記導体リード20を取付け
た半導体装置2を配設し、導体リード2oの電極端子部
22のみを外部に露出させたものである。したがって、
ICカードを構成する部品点数が少ないものである。
次に第2図を用いて本実施例のICカードの製造方法に
ついて説明する。
ついて説明する。
Cu’、Ni等の導体フィルム3o(板厚20pm〜2
00μm)の長尺に、半導体装置2の電極23を接合す
るための導体リード2oと電極端子部22をフォトエツ
チング法で形成する。半導体装置2の電極23に接合さ
れる導体リード2oの一端は、前記半導体装置の電極の
間隔に合致するように構成され、また電極端子部22の
間隔も外部端子260間隔に合致するように構成される
。
00μm)の長尺に、半導体装置2の電極23を接合す
るための導体リード2oと電極端子部22をフォトエツ
チング法で形成する。半導体装置2の電極23に接合さ
れる導体リード2oの一端は、前記半導体装置の電極の
間隔に合致するように構成され、また電極端子部22の
間隔も外部端子260間隔に合致するように構成される
。
このようなパターンが長尺の導体フィルム30上に複数
個形成される。孔31は長尺の導体フィルムを搬送する
ために設けたものである(第5図a)。
個形成される。孔31は長尺の導体フィルムを搬送する
ために設けたものである(第5図a)。
なおフィルム30の両側縁にはフィルム送υ用のスプロ
ケット孔31が設けである。また、導体リード20は少
なくとも電極端子部22において、全て導体フィルム3
oに一体に形成されている。
ケット孔31が設けである。また、導体リード20は少
なくとも電極端子部22において、全て導体フィルム3
oに一体に形成されている。
ここで−例として前記導体フィルム3oがCu箔で形成
されるならば、前記電極端子部22の領域のみをムUメ
ッキ処理し、他をSn メッキ処理する。半導体装置2
の電極23に金属薄膜を介してAu突起を形成し、これ
を導体リード2oと位置合せし、加圧・加熱すれば、ム
u−5nの合金で半導体装置2の電極23に導体リード
2oを接合する事ができる(第5図b)。また、他の方
法として、導体リード20にあらかじめ別な基板に形成
したAu突起を接合させ、このAu突起を半導体装置の
電極に加圧・加熱するいわゆる転写バンブ方式により直
接接合する事ができ、この方法によれば半導体装置の電
極上に金属薄膜を介してAu突起を形成する必要がない
ので、製造コストが著しるしく安価になる。
されるならば、前記電極端子部22の領域のみをムUメ
ッキ処理し、他をSn メッキ処理する。半導体装置2
の電極23に金属薄膜を介してAu突起を形成し、これ
を導体リード2oと位置合せし、加圧・加熱すれば、ム
u−5nの合金で半導体装置2の電極23に導体リード
2oを接合する事ができる(第5図b)。また、他の方
法として、導体リード20にあらかじめ別な基板に形成
したAu突起を接合させ、このAu突起を半導体装置の
電極に加圧・加熱するいわゆる転写バンブ方式により直
接接合する事ができ、この方法によれば半導体装置の電
極上に金属薄膜を介してAu突起を形成する必要がない
ので、製造コストが著しるしく安価になる。
次に電極端子22の外縁領域の導体フィルム30に接続
された所定位置で切断しく第6図C)、第6図dのよう
1テ、導体リード20を有する半導体装置を得る事がで
きる。前記電極端子22のみを露出するようにカード本
体に配設するものである。
された所定位置で切断しく第6図C)、第6図dのよう
1テ、導体リード20を有する半導体装置を得る事がで
きる。前記電極端子22のみを露出するようにカード本
体に配設するものである。
第3図は電極端子部22で、外部端子26と接しない反
対面の領域を環状の絶縁体32で固定した構成である。
対面の領域を環状の絶縁体32で固定した構成である。
絶縁体32は、少なくとも複数の電極端子部22同志を
固定し製造工程中に電極端子の間隔が変動したり、変形
するのを防止できる効果がある。
固定し製造工程中に電極端子の間隔が変動したり、変形
するのを防止できる効果がある。
発明の効果
以上のように1本発明によれば次のような効果を得るこ
とができる。
とができる。
(1)本発明では半導体装置の電極に接合される導体リ
ードを外部端子に接触する電極端子と一体に形成してい
る。したがって使用する構成材料が、導体リードが主体
となるため材料コストが著しるしく安価になるばかりか
、電極端子から半導体装置までの接合箇所が1箇所しか
なく、接合の工程数が少なく、かつ高い信頼性を得る事
ができる。
ードを外部端子に接触する電極端子と一体に形成してい
る。したがって使用する構成材料が、導体リードが主体
となるため材料コストが著しるしく安価になるばかりか
、電極端子から半導体装置までの接合箇所が1箇所しか
なく、接合の工程数が少なく、かつ高い信頼性を得る事
ができる。
(謁 また、構成部品が半導体装置と導体リードであっ
て、例えば導体リード厚を75μm、半導体装置G厚さ
を200μm、Au突起の厚さを20μmとすると、全
体厚さはわずか296μmしかならず、著しるしく薄型
のカードを構成できる。
て、例えば導体リード厚を75μm、半導体装置G厚さ
を200μm、Au突起の厚さを20μmとすると、全
体厚さはわずか296μmしかならず、著しるしく薄型
のカードを構成できる。
(3)カード本体の凹部に配設された半導体装置は。
導体リードでカード体に支持され凹部内では固体されて
いないから、カード体にそりや曲げが発生してもリード
体が伸びるだけで凹部内の半導体装置は損傷を受けない
ものである。
いないから、カード体にそりや曲げが発生してもリード
体が伸びるだけで凹部内の半導体装置は損傷を受けない
ものである。
(4)また1本発明の製造方法では導体リードの全てが
導体フィルムで一体に構成されているので、半導体装置
を前記導体リードに接合後の搬送等で静電気による半導
体装置の損傷を防止できる効果がある。
導体フィルムで一体に構成されているので、半導体装置
を前記導体リードに接合後の搬送等で静電気による半導
体装置の損傷を防止できる効果がある。
第1図a、bは本発明の一実施例のXCカードの断面図
およびこのICカードに内蔵する導体リードを形成した
半導体装置の斜視図、第2図a〜dは本実施例のICカ
ードの製造方法を説明するための斜視図、第3図は本発
明の他の実施例のICカードの半導体装置部分の斜視図
、第4図は従来のICカードの内部構成を示す側面図、
第5図は第4図に示す構成の平面図、第6図は従来のI
Cカードの平面図である。 2・・・・・・半導体装置、20・・・・・・導体リー
ド、21・・・・・・カード本体、22・・・・・・電
極端子部、30・・・・・・導体フィルム、32・・・
・・・絶縁体。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名2f
〜−一カード禾fム 22− 電’m賜+好 第2図 第4図
およびこのICカードに内蔵する導体リードを形成した
半導体装置の斜視図、第2図a〜dは本実施例のICカ
ードの製造方法を説明するための斜視図、第3図は本発
明の他の実施例のICカードの半導体装置部分の斜視図
、第4図は従来のICカードの内部構成を示す側面図、
第5図は第4図に示す構成の平面図、第6図は従来のI
Cカードの平面図である。 2・・・・・・半導体装置、20・・・・・・導体リー
ド、21・・・・・・カード本体、22・・・・・・電
極端子部、30・・・・・・導体フィルム、32・・・
・・・絶縁体。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名2f
〜−一カード禾fム 22− 電’m賜+好 第2図 第4図
Claims (4)
- (1)カード本体に半導体装置が配設され、連続した導
体リード群の一端が前記半導体装置の電極に接合され他
端が前記カード本体の表面に露出し、前記他端の間隔が
前記半導体装置の電極間隔よりも広く、かつリード巾が
前記露出した所定領域において他の領域のリード巾より
巾広くした事を特徴とするICカード。 - (2)リード群の他端の巾広の領域近傍において、カー
ド本体に配設した時に、露出しない反対面にリード群同
志を固定する絶縁体を設けている事を特徴とする特許請
求の範囲第1項記載のICカード。 - (3)カード本体の凹部に配設された半導体装置の導体
リード群の他端がカード本体の一部に固定され、前記半
導体装置がカード本体の凹部において、前記リード群で
支持されてなる特許請求の範囲第1項記載のICカード
。 - (4)導体フィルムに、一端が半導体装置の電極領域ま
で突出し、他端が所定領域において巾広となっているリ
ード群を形成する工程と、少なくともリード群の他端の
巾広の領域近傍において前記リード群が一体に構成され
た導体フィルムの前記リード群の一端に半導体装置を接
合する工程と、前記導体フィルムから前記リード群の他
端の領域を切断、分離する工程と、前記切断したリード
群を有する半導体装置を、前記リード群の他端の巾広の
領域が露出するようにカード本体に配設する工程とから
なる事を特徴とするICカードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60038008A JPS61196391A (ja) | 1985-02-27 | 1985-02-27 | Icカ−ドおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60038008A JPS61196391A (ja) | 1985-02-27 | 1985-02-27 | Icカ−ドおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61196391A true JPS61196391A (ja) | 1986-08-30 |
Family
ID=12513544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60038008A Pending JPS61196391A (ja) | 1985-02-27 | 1985-02-27 | Icカ−ドおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61196391A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0292694A (ja) * | 1988-09-30 | 1990-04-03 | Sony Corp | 情報カード製造方法 |
FR2674681A1 (fr) * | 1991-03-28 | 1992-10-02 | Em Microelectronic Marin Sa | Composant electronique ultramince et procede pour sa fabrication. |
-
1985
- 1985-02-27 JP JP60038008A patent/JPS61196391A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0292694A (ja) * | 1988-09-30 | 1990-04-03 | Sony Corp | 情報カード製造方法 |
FR2674681A1 (fr) * | 1991-03-28 | 1992-10-02 | Em Microelectronic Marin Sa | Composant electronique ultramince et procede pour sa fabrication. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6646335B2 (en) | Flexible tape carrier with external terminals formed on interposers | |
US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
US6403398B2 (en) | Semiconductor device, manufacturing method thereof and aggregate type semiconductor device | |
JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
US6103547A (en) | High speed IC package configuration | |
US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
US20060038235A1 (en) | Semiconductor device | |
JPH0786477A (ja) | 回路パッケージおよびその形成方法 | |
US6037662A (en) | Chip scale package | |
US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
JP3417095B2 (ja) | 半導体装置 | |
US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
JPS61139894A (ja) | Idカ−ドおよびその製造方法 | |
JPS61196391A (ja) | Icカ−ドおよびその製造方法 | |
JP2001007252A (ja) | 半導体装置およびその製造方法 | |
JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
JPS61196389A (ja) | Icカ−ド | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP2700253B2 (ja) | 電子部品装置 | |
JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
JP3485736B2 (ja) | 半導体装置とその製造方法 | |
JP2763234B2 (ja) | 半導体装置 |