JPS61190971A - 高周波トランジスタ - Google Patents
高周波トランジスタInfo
- Publication number
- JPS61190971A JPS61190971A JP3188685A JP3188685A JPS61190971A JP S61190971 A JPS61190971 A JP S61190971A JP 3188685 A JP3188685 A JP 3188685A JP 3188685 A JP3188685 A JP 3188685A JP S61190971 A JPS61190971 A JP S61190971A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- frequency
- emitter
- inductance
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高周波トランジスタに係わり、特に小型で高
出力のトランジスタの構成に関する。
出力のトランジスタの構成に関する。
シリコン基板上に形成された高周波高出力トランジスタ
は、大出力を得るためには大面積のエミッタが必要とな
り、そのためにエミッタ接合面積やコレクタ接合面積が
大きくなり、その結果入力容量及び出力容量が大きくな
って、入力インピーダンスと出力インピーダンスの値が
極端に低下することになり、又コレクタからベースへの
帰還容量も大きくなる。
は、大出力を得るためには大面積のエミッタが必要とな
り、そのためにエミッタ接合面積やコレクタ接合面積が
大きくなり、その結果入力容量及び出力容量が大きくな
って、入力インピーダンスと出力インピーダンスの値が
極端に低下することになり、又コレクタからベースへの
帰還容量も大きくなる。
通常、負荷との整合インピーダンスは５０オ一ム程度が
望ましいが、この値より遥かに低いインピーダンスにな
るのが普通である。
望ましいが、この値より遥かに低いインピーダンスにな
るのが普通である。
このような理由から高周波出力トランジスタは外部回路
との整合が悪くなり、そのために電力利得が低下するこ
とになるために、性能を維持するための回路設計は複雑
、且つ困難である。
との整合が悪くなり、そのために電力利得が低下するこ
とになるために、性能を維持するための回路設計は複雑
、且つ困難である。
このような理由から、負荷とのインピーダンス整合が取
れる適切な高周波トランジスタの構成が要望されている
。
れる適切な高周波トランジスタの構成が要望されている
。
第３図は、従来のインピーダンス整合を行うために実用
化されている高周波トランジスタを等価回路で示してい
る。
化されている高周波トランジスタを等価回路で示してい
る。
トランジスタ１のベース端子２と、コレクタ端子３と、
エミッタ端子４があり、ベース端子とエミッタ端子間の
入力側に、コンデンサ５ （ＭＯＳ−Ｃ）と、インダク
タンス６ （ボンデングワイヤとで形成される）とによ
って構成される低周波フィルタを入力側に配線し、一方
出力側のエミッタ端子とコレクタ端子間にはシャントイ
ンダクタンス７と、直流阻止用のコンデンサ８とを直列
に接続して、トランジスタ内に組み込むことにより、外
部回路の５０オームとインピーダンス整合するようにし
た、内部整合型の高周波高出力トランジスタが広く使用
されている。
エミッタ端子４があり、ベース端子とエミッタ端子間の
入力側に、コンデンサ５ （ＭＯＳ−Ｃ）と、インダク
タンス６ （ボンデングワイヤとで形成される）とによ
って構成される低周波フィルタを入力側に配線し、一方
出力側のエミッタ端子とコレクタ端子間にはシャントイ
ンダクタンス７と、直流阻止用のコンデンサ８とを直列
に接続して、トランジスタ内に組み込むことにより、外
部回路の５０オームとインピーダンス整合するようにし
た、内部整合型の高周波高出力トランジスタが広く使用
されている。
然しながら、このように構成されたトランジスタは、そ
れぞれ個別の回路素子を用いて組立てられるために、そ
れらの素子の定数のばらつきのために、製品の特性にば
らつきが発生する４１ｂ、それぞれの素子の選択や設計
が困難であるのと、製品の特性として周波数使用帯域幅
が狭くなる等の欠点がある。
れぞれ個別の回路素子を用いて組立てられるために、そ
れらの素子の定数のばらつきのために、製品の特性にば
らつきが発生する４１ｂ、それぞれの素子の選択や設計
が困難であるのと、製品の特性として周波数使用帯域幅
が狭くなる等の欠点がある。
上記の高周波トランジスタは、大出力になると、エミッ
タやコレクタの接合面積が大きくなって静電容量が増加
し、それによってトランジスタの入力側と出力側とのイ
ンピーダンスが低下するため定負荷インピーダンスとの
整合が困難になり、回路的に、インピーダンスの整合を
行うための対策をしても、周波数帯域が狭く、且つ回路
設計が困難になることが問題点である。
タやコレクタの接合面積が大きくなって静電容量が増加
し、それによってトランジスタの入力側と出力側とのイ
ンピーダンスが低下するため定負荷インピーダンスとの
整合が困難になり、回路的に、インピーダンスの整合を
行うための対策をしても、周波数帯域が狭く、且つ回路
設計が困難になることが問題点である。
本発明は、上記問題点を解消した高周波トランジスタを
提供するもので、その手段は、同一半導体チップの表面
上に、第１と第２のトランジスタ素子が設けられ、第１
と第２のトランジスタ素子のそれぞれのコレクタを共通
としてコレクタ外部端子に接続され、第１のトランジス
タのエミッタは第２のトランジスタのベースに接続され
ていて、接続部と第２のトランジスタのエミッタとの間
がインダクタンスによって、同一パッケージ内で接続さ
れてなる高周波トランジスタによって達成できる。
提供するもので、その手段は、同一半導体チップの表面
上に、第１と第２のトランジスタ素子が設けられ、第１
と第２のトランジスタ素子のそれぞれのコレクタを共通
としてコレクタ外部端子に接続され、第１のトランジス
タのエミッタは第２のトランジスタのベースに接続され
ていて、接続部と第２のトランジスタのエミッタとの間
がインダクタンスによって、同一パッケージ内で接続さ
れてなる高周波トランジスタによって達成できる。
本発明は、二個の高周波トランジスタを使用して、入力
端子は第１のトランジスタのベース側を、出力端子は第
２のトランジスタのコレクタであり、二個のトランジス
タのコレクタは共通接続としてあり、又第２のトランジ
スタのエミッタは接地端子とし、第１のトランジスタの
エミッタは第２のトランジスタのベースに直結して、そ
の入力インピーダンスを、第２のトランジスタの入力イ
ンピーダンスよりも高い所定の値にすることにより実現
するもので、巧妙な高周波電力増幅回路技術と、半導体
のモノリシック集積回路技術を通用して、高周波トラン
ジスタの入力側のインピーダンスを高める技術を提供す
るものである。
端子は第１のトランジスタのベース側を、出力端子は第
２のトランジスタのコレクタであり、二個のトランジス
タのコレクタは共通接続としてあり、又第２のトランジ
スタのエミッタは接地端子とし、第１のトランジスタの
エミッタは第２のトランジスタのベースに直結して、そ
の入力インピーダンスを、第２のトランジスタの入力イ
ンピーダンスよりも高い所定の値にすることにより実現
するもので、巧妙な高周波電力増幅回路技術と、半導体
のモノリシック集積回路技術を通用して、高周波トラン
ジスタの入力側のインピーダンスを高める技術を提供す
るものである。
第１図は、本発明の一実施例を示すトランジスタ回路の
要部を示す。
要部を示す。
第１のトランジスタ１１のベース１２、コレクタ１３、
エミッタ１４があり、第２のトランジスタ１５のベース
１６、コレクタ１７、エミッタ１８があると、入力端子
Ｂはトランジスタ１１のベース１２、出力端子Ｃは第１
のトランジスタ１１と第２のトランジスタとの二個のト
ランジスタのコレクタが共通接続されて形成されている
。
エミッタ１４があり、第２のトランジスタ１５のベース
１６、コレクタ１７、エミッタ１８があると、入力端子
Ｂはトランジスタ１１のベース１２、出力端子Ｃは第１
のトランジスタ１１と第２のトランジスタとの二個のト
ランジスタのコレクタが共通接続されて形成されている
。
接地端子Ｅは第２のトランジスタ１５のエミッタ１８で
接地されるが、第１のトランジスタのエミッタは第２の
トランジスタのベース１６に直結されるとともに、その
直結点から、所定の値（第２のトランジスタの入力イン
ピーダンスよりも高い値とする）を有するインダクタン
ス１９を介して接地される。
接地されるが、第１のトランジスタのエミッタは第２の
トランジスタのベース１６に直結されるとともに、その
直結点から、所定の値（第２のトランジスタの入力イン
ピーダンスよりも高い値とする）を有するインダクタン
ス１９を介して接地される。
本発明による高周波トランジスタの回路的動作を説明す
ると、第１のトランジスタでのエミッタ直流電流はイン
ダクタンス１９に流れ、第２のトランジスタには流れこ
むことがないので、コレクタの効率を低下させることが
なく、高周波電流はインダクタンス１９に流れずに、第
２のトランジスタに流れ込み増幅されることになる。
ると、第１のトランジスタでのエミッタ直流電流はイン
ダクタンス１９に流れ、第２のトランジスタには流れこ
むことがないので、コレクタの効率を低下させることが
なく、高周波電流はインダクタンス１９に流れずに、第
２のトランジスタに流れ込み増幅されることになる。
即ち、第２のトランジスタは高能率動作のＣ級動作を行
い、高周波で高出力増幅に最適の動作をなすことになる
。
い、高周波で高出力増幅に最適の動作をなすことになる
。
第１のトランジスタの取扱電力は、第２のトランジスタ
の電力利得分だけ小さくなるので、その分だけ短いエミ
ッタの周囲長で十分になり、結果的に高い入力インピー
ダンスを有するトランジスタが実現する。
の電力利得分だけ小さくなるので、その分だけ短いエミ
ッタの周囲長で十分になり、結果的に高い入力インピー
ダンスを有するトランジスタが実現する。
従って、本発明のトランジスタの入力インピーダンスは
、主として第１のトランジスタの入力インピーダンスと
なり、第２のトランジスタ単体の場合よりも高い入力イ
ンピーダンスの特性を有するようよなる。
、主として第１のトランジスタの入力インピーダンスと
なり、第２のトランジスタ単体の場合よりも高い入力イ
ンピーダンスの特性を有するようよなる。
更に、本発明の特徴として電力利得が、第１のトランジ
スタと第２のトランジスタの電力利得を乗じたものにな
り、高利得、高出力を得ることが可能になる。
スタと第２のトランジスタの電力利得を乗じたものにな
り、高利得、高出力を得ることが可能になる。
本トランジスタチップの製造については、そのパターン
が従来のトランジスタのパターンと僅かに異なるのみで
大きな製造上や設計上の変動がない。
が従来のトランジスタのパターンと僅かに異なるのみで
大きな製造上や設計上の変動がない。
即ち、第１のトランジスタと第２のトランジスタのエミ
ッタ間に接続したインダクタンスは、トランジスタのパ
ッケージ内にボンデングワイヤ或いはストリップライン
等を用いて内蔵されるか、又はトランジスタパッケージ
に新たに外部接続端子を設けて第１のトランジスタのエ
ミッタに接続しておき、所定のインダクタンスはパッケ
ージの外部に接続できることは勿論である。
ッタ間に接続したインダクタンスは、トランジスタのパ
ッケージ内にボンデングワイヤ或いはストリップライン
等を用いて内蔵されるか、又はトランジスタパッケージ
に新たに外部接続端子を設けて第１のトランジスタのエ
ミッタに接続しておき、所定のインダクタンスはパッケ
ージの外部に接続できることは勿論である。
このように外部接続型にすると、種々任意のインダクタ
ンスを接続できるほかに抵抗とか容量を複合化すること
ができ、応用面での用途が拡大する。
ンスを接続できるほかに抵抗とか容量を複合化すること
ができ、応用面での用途が拡大する。
第２図は、本発明によるｎ−ｐ−ｎ型トランジスタチッ
プの主要断面図を示している。
プの主要断面図を示している。
ｎ＋の半導体基板２１上に、ｎ型のエピタキシャルコレ
クタ層２２があり、ｐ型のベース拡散層２３．２４があ
って、更にｎ＋のエミッタ拡散層２５．２６が形成され
ており、その表面に所定の絶縁をシリコン酸化１ＩｉＩ
２７で形成され、又必要な配線２８がなされている。
クタ層２２があり、ｐ型のベース拡散層２３．２４があ
って、更にｎ＋のエミッタ拡散層２５．２６が形成され
ており、その表面に所定の絶縁をシリコン酸化１ＩｉＩ
２７で形成され、又必要な配線２８がなされている。
本発明の要点であるインダクタンス１９は図のように接
続されており、第１図に示した端子Ｂ、Ｃ。
続されており、第１図に示した端子Ｂ、Ｃ。
Ｅはそれぞれ対応した符合である。
以上、詳細に説明したように、本発明の高周波トランジ
スタは、インピーダンスの整合がよく、小型且つ大利得
の高周波特性を供し得るという効果大なるものがある。
スタは、インピーダンスの整合がよく、小型且つ大利得
の高周波特性を供し得るという効果大なるものがある。
第１図は、本発明の一実施例を示す高周波トランジスタ
の等価回路図、 第２図は、本発明の一実施例を示す高周波トランジスタ
の断面図、 第３図は、従来の高周波トランジスタの等価回路図、 図において、 １１は第１のトランジスタ、１２はベース、１３はコレ
クタ、 １４はエミッタ、１５は第２のトラ
ンジスタ、１６はベース、１７はコレクタ、
１８はエミッタ、１９はインダクタンス、 ２１はｎ＋の半導体基板、 ２２はｎ型のエピタキシャルコレクタ層、２３．２４は
ｐ型のベース拡散層、 ２５．２６はｎ＋のエミッタ拡散層、 ２７はシリコン酸化膜、 ２８は配線、をそれぞれ示
している。 第２図 第３図
の等価回路図、 第２図は、本発明の一実施例を示す高周波トランジスタ
の断面図、 第３図は、従来の高周波トランジスタの等価回路図、 図において、 １１は第１のトランジスタ、１２はベース、１３はコレ
クタ、 １４はエミッタ、１５は第２のトラ
ンジスタ、１６はベース、１７はコレクタ、
１８はエミッタ、１９はインダクタンス、 ２１はｎ＋の半導体基板、 ２２はｎ型のエピタキシャルコレクタ層、２３．２４は
ｐ型のベース拡散層、 ２５．２６はｎ＋のエミッタ拡散層、 ２７はシリコン酸化膜、 ２８は配線、をそれぞれ示
している。 第２図 第３図
Claims (1)
- 同一半導体チップの表面上に、第１と第２のトランジ
スタ素子が設けられ、該第１と第２のトランジスタ素子
のそれぞれのコレクタを共通としてコレクタ外部端子に
接続され、該第１のトランジスタのエミッタは第２のト
ランジスタのベースに接続されていて、該接続部と該第
２のトランジスタのエミッタとの間がインダクタンスに
よって、同一パッケージ内で接続されてなることを特徴
とする高周波トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188685A JPS61190971A (ja) | 1985-02-19 | 1985-02-19 | 高周波トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188685A JPS61190971A (ja) | 1985-02-19 | 1985-02-19 | 高周波トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190971A true JPS61190971A (ja) | 1986-08-25 |
Family
ID=12343515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188685A Pending JPS61190971A (ja) | 1985-02-19 | 1985-02-19 | 高周波トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190971A (ja) |
-
1985
- 1985-02-19 JP JP3188685A patent/JPS61190971A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663599A (en) | Integrated circuit amplifier module | |
| JP3208844B2 (ja) | 高周波線形増幅器アセンブリ | |
| US5166639A (en) | High gain mololithic microwave integrated circuit amplifier | |
| US5338974A (en) | RF power transistor package | |
| US3502997A (en) | Integrated semiconductor cascode amplifier | |
| JP2001196865A (ja) | 無線通信装置及び半導体装置 | |
| US4975659A (en) | Amplifier package using vertical power transistors with ungrounded common terminals | |
| EP1402628B1 (en) | Stability enhanced multistage power amplifier | |
| JPS61190971A (ja) | 高周波トランジスタ | |
| JP2946971B2 (ja) | 高周波増幅半導体集積回路 | |
| JP2006086329A (ja) | 電力増幅器モジュール | |
| JP2003017946A (ja) | 半導体装置 | |
| JPH02260561A (ja) | 半導体装置 | |
| US3555443A (en) | Structure of integrated circuit | |
| JP4031032B2 (ja) | 不所望なキャパシタンスを補償する手段を有する電子集積回路装置 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPS62128561A (ja) | 半導体装置 | |
| JPH10256467A (ja) | シリコン高周波集積回路 | |
| JPH0234014A (ja) | 複合半導体装置 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JPH01317006A (ja) | 広帯域増幅器 | |
| JPH07336166A (ja) | 高周波増幅器 | |
| JP3028362B2 (ja) | 半導体装置および該半導体装置を組み込んだ混成集積回路装置 | |
| KR950005167B1 (ko) | 모놀리식 집적 회로의 rf증폭기 | |
| JPH0337763B2 (ja) |