JPS61187287A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS61187287A JPS61187287A JP2702485A JP2702485A JPS61187287A JP S61187287 A JPS61187287 A JP S61187287A JP 2702485 A JP2702485 A JP 2702485A JP 2702485 A JP2702485 A JP 2702485A JP S61187287 A JPS61187287 A JP S61187287A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- grooves
- inp layer
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダブルヘテロ（ＤＨ）接合を有する多層半導体
結晶に溝を２木形成して、その上に理め込み成長を行っ
て形成される理め込み型へテロ構造（ＢＨ）のレーザに
係り、低しきい値で高速応答、高歩留を可能とする構造
に関する。
結晶に溝を２木形成して、その上に理め込み成長を行っ
て形成される理め込み型へテロ構造（ＢＨ）のレーザに
係り、低しきい値で高速応答、高歩留を可能とする構造
に関する。
この種のレーザは光通信用に使用され、現状では４００
Ｍｂｉｔ ／ ｓｅｃ程度の変調をかけているが、技術
の進展にともない、さらに高速応答の可能なレーザが要
望されるようになった。
Ｍｂｉｔ ／ ｓｅｃ程度の変調をかけているが、技術
の進展にともない、さらに高速応答の可能なレーザが要
望されるようになった。
一方、構造改善にともなう製造工程の歩留にも留意する
必要がある。
必要がある。
第２図は従来例による理め込み型へテロ構造レーザの構
造を示した基板断面図である。
造を示した基板断面図である。
図において、１はｎ型インジウム燐（ｎ ＩｎＰ）基
板、２は活性層でインジウムガリウム砒素燐（ＩｎＧａ
ＡｓＰ）層、３はｐ型クラッド層でｐ−ＩｎＰ層、４は
ｐ＋型コンタクト層でｐ ’ −ＩｎＧａＡｓＰ層であ
る。
板、２は活性層でインジウムガリウム砒素燐（ＩｎＧａ
ＡｓＰ）層、３はｐ型クラッド層でｐ−ＩｎＰ層、４は
ｐ＋型コンタクト層でｐ ’ −ＩｎＧａＡｓＰ層であ
る。
上記多層構造の発光領域にメサストライプを形成し、メ
サストライプ以外の部分を埋込層ｐ−ＴｎＰ層５、ｎ−
ＩｎＰ層６で理め込む。
サストライプ以外の部分を埋込層ｐ−ＴｎＰ層５、ｎ−
ＩｎＰ層６で理め込む。
この構造では、レーザの高速応答は良好であるが、つぎ
のような欠点がある。
のような欠点がある。
（］）押込成長後の基板表面が平坦にならないため、製
造工程上不利である。
造工程上不利である。
（２） メサストライプ以外の広い部分を理め込まね
ばならず、この埋込部分で未成長の部分を生ずる確率が
高く、この部分が直接大きなリークの原因となるため、
良好な素子特性が得られず、歩留が低下する。
ばならず、この埋込部分で未成長の部分を生ずる確率が
高く、この部分が直接大きなリークの原因となるため、
良好な素子特性が得られず、歩留が低下する。
以上の欠点を改善するため第３図の構造が提案されてい
る。
る。
第３図は他の従来例による理め込み型へテロ構造レーザ
の構造を示した基板断面図である。
の構造を示した基板断面図である。
図はＤＣ−ＰＢＩＩ（Ｄｏｕｂｌｅ Ｃｈａｎｎｅｌｅ
ｄ−Ｐｌａｎａｒ ＢｕｒｉｅｄＨｅｔｅｒｏｓｔｒｕ
ａｔｕｒｅ）と呼ばれる構造である。
ｄ−Ｐｌａｎａｒ ＢｕｒｉｅｄＨｅｔｅｒｏｓｔｒｕ
ａｔｕｒｅ）と呼ばれる構造である。
図において、１はｎ−１ｎＰ基板、２は活性層でＩｎＧ
ａＡｓＰ層、３はクラッド層でｐ−ＩｎＰ層である。
ａＡｓＰ層、３はクラッド層でｐ−ＩｎＰ層である。
上記多層構造の発光領域の両側に溝（Ｃｈａｎｎｅｌ）
を２つ形成し、溝を覆って埋込層のｐ−ＩｎＰ層５、ｎ
−ＩｎＰ層６、ｐ−ＩｎＰ層７を理め込む。
を２つ形成し、溝を覆って埋込層のｐ−ＩｎＰ層５、ｎ
−ＩｎＰ層６、ｐ−ＩｎＰ層７を理め込む。
これらの埋込層の上に、コンタクト層のｐ“−ＩｎＧａ
ＡｓＰ層４を被着する。
ＡｓＰ層４を被着する。
上記の埋込３層の堆積は、溝の中は成長速度が大きく、
溝により形成された幅の狭い発光領域のメサ上には堆積
し難い性向があるので、ｐ −ＩｎＰ層５とｎ−ＩｎＰ
層６はメサ上に堆積しないようにする条件を選ぶことが
できる。
溝により形成された幅の狭い発光領域のメサ上には堆積
し難い性向があるので、ｐ −ＩｎＰ層５とｎ−ＩｎＰ
層６はメサ上に堆積しないようにする条件を選ぶことが
できる。
この構造においては、矢印で示される電流径路が存在す
るため、室温近傍でのしきい値電流が増大するとともに
、下記の理由により、発光領域以外のＩｎＧａＡｓＰ層
２にキャリアの蓄積が起こり、かつ、このＩｎＧａＡｓ
Ｐ層２は溝の両側に大きな面積を占めるためキャリアの
蓄積量は大きくなり、高速応答はできなくなる。
るため、室温近傍でのしきい値電流が増大するとともに
、下記の理由により、発光領域以外のＩｎＧａＡｓＰ層
２にキャリアの蓄積が起こり、かつ、このＩｎＧａＡｓ
Ｐ層２は溝の両側に大きな面積を占めるためキャリアの
蓄積量は大きくなり、高速応答はできなくなる。
即ち、ＩｎＧａＡｓＰはｒｎＰより禁制帯幅が小さいた
め、発光領域以外のＩｎＧａＡｓＰ層２にもキャリアの
閉じ込めが起こる。しかしここではレーザ発光をしない
ためキャリアはライフタイムが長くなり蓄積される。
め、発光領域以外のＩｎＧａＡｓＰ層２にもキャリアの
閉じ込めが起こる。しかしここではレーザ発光をしない
ためキャリアはライフタイムが長くなり蓄積される。
このような状態で高速変調をかけると、発光領域以外の
ＩｎＧａＡｓＰ層２に流れる電流と、発光領域に流れる
電流の応答特性に違いを生じ、結果として高速変調に追
随できなくなる。
ＩｎＧａＡｓＰ層２に流れる電流と、発光領域に流れる
電流の応答特性に違いを生じ、結果として高速変調に追
随できなくなる。
一方この構造においては、リーク電流は発光領域以外の
、両側のｐ−ｎヘテロ接合を通して流れる。かつヘテロ
接合の立ち上がり電圧は第２図のメサ以外の部分に形成
されたｐ−ｎホモ接合より低いため、リーク電流は第２
図の場合より大きくなる。
、両側のｐ−ｎヘテロ接合を通して流れる。かつヘテロ
接合の立ち上がり電圧は第２図のメサ以外の部分に形成
されたｐ−ｎホモ接合より低いため、リーク電流は第２
図の場合より大きくなる。
従来の埋込型レーザにおいては、発光領域以外の活性層
を通じてリーク電流を生じ、低しきい値化、高速応答、
高歩留化が阻害されていた。
を通じてリーク電流を生じ、低しきい値化、高速応答、
高歩留化が阻害されていた。
上記問題点の解決は、ダブルヘテロ接合を有する多層半
導体結晶に、該接合を貫いて、内部に段差を有する溝を
２つ形成し、該溝内と該多層半導体結晶表面とを半導体
層で理め込んでなる本発明による半導体発光装置により
達成される。
導体結晶に、該接合を貫いて、内部に段差を有する溝を
２つ形成し、該溝内と該多層半導体結晶表面とを半導体
層で理め込んでなる本発明による半導体発光装置により
達成される。
本発明は、２つの溝の外側側面をｎ−ＩｎＰ層で覆いｎ
−ｐ逆接合を形成することにより、リーク電流を阻止す
るものである。
−ｐ逆接合を形成することにより、リーク電流を阻止す
るものである。
しかし、メサストライプ上面にはｎ−ＩｎＰ層を成長さ
せないで、しかも２つの溝の外側側面を、両側のへテロ
接合側面も含めてｎ−ＩｎＰ層で覆えるような成長条件
を見つけることは難しかった。
せないで、しかも２つの溝の外側側面を、両側のへテロ
接合側面も含めてｎ−ＩｎＰ層で覆えるような成長条件
を見つけることは難しかった。
そのために、この２つの溝の外側側面に複数の段を設け
ることにより、ヘテロ接合側面への成長を容易にしたも
のである。
ることにより、ヘテロ接合側面への成長を容易にしたも
のである。
第１図（１）〜（４）は本発明による理め込み型へテロ
構造レーザの構造を製造工程順に示した基板断面図であ
る。
構造レーザの構造を製造工程順に示した基板断面図であ
る。
第１図（１）において、面指数（１００）のｎ−１ｎＰ
基板１１の上に、クラッド層としてｎ−ＩｎＰ層１２、
活性層としてアンドープＩｎＧａＡｓＰ層１３、クラッ
ド層としてｐ−ＩｎＰ層１４の３層を順次液相成長する
。
基板１１の上に、クラッド層としてｎ−ＩｎＰ層１２、
活性層としてアンドープＩｎＧａＡｓＰ層１３、クラッ
ド層としてｐ−ＩｎＰ層１４の３層を順次液相成長する
。
各層の成長溶液の組成は、
第１層目のｎ−ＩｎＰ層１２のメルト
ｒｎ：ＴｎＰ：Ｓｎ＝１ｇｒ：５．５ｍｇ：３０．Ｏｍ
ｇ ＋第２層目のアンドープＩｎＧａＡｓＰ層１３のメ
ルトＩｎ：ＩｎＡｓ：ＧａＡｓ：ＩｎＰ ＝１ｇｒ：
４４．３＋ｎｇ：９．２ｍｇ：１．５ｍｇ ＋第３層
目のｐ−ＩｎＰ層１４のメルト Ｉｎ：ＩｎＰ：Ｃｄ＝１ｇｒ：５．５ｍｇ：３０．Ｏｍ
ｇ 。
ｇ ＋第２層目のアンドープＩｎＧａＡｓＰ層１３のメ
ルトＩｎ：ＩｎＡｓ：ＧａＡｓ：ＩｎＰ ＝１ｇｒ：
４４．３＋ｎｇ：９．２ｍｇ：１．５ｍｇ ＋第３層
目のｐ−ＩｎＰ層１４のメルト Ｉｎ：ＩｎＰ：Ｃｄ＝１ｇｒ：５．５ｍｇ：３０．Ｏｍ
ｇ 。
である。
これらのメルトをカーボンボートにセットし、水素炉中
で順次成長を行う。成長開始温度は６００℃、降温速度
は０．７℃／ｍｉｎ、各成長時間は３００．５．１０秒
で、各成長厚２．０．０．２．０．３μｍを得た。
で順次成長を行う。成長開始温度は６００℃、降温速度
は０．７℃／ｍｉｎ、各成長時間は３００．５．１０秒
で、各成長厚２．０．０．２．０．３μｍを得た。
つぎに、このエピタキシャル成長層上に、二酸化珪素（
ＳｉＯ□）層１５、レジスト膜１６よりなる複合マスク
パターンを、 ａ＝２ｐｍ、 ｂ＝５ｐｍ、 ｃ＝９ｐｍ。
ＳｉＯ□）層１５、レジスト膜１６よりなる複合マスク
パターンを、 ａ＝２ｐｍ、 ｂ＝５ｐｍ、 ｃ＝９ｐｍ。
の寸法で被着する。
第１図（２）において、レジスト膜１６を保護膜として
、臭素（Ｂｒ）−メタノール液でエツチングして、図示
の溝を形成する。
、臭素（Ｂｒ）−メタノール液でエツチングして、図示
の溝を形成する。
第１図（３）においで、レジスト膜１６を除去し、５ｉ
Ｏ７層１５を保護膜としてＢｒ−メタノール液でエツチ
ングして、両溝の外側に２段構造を形成する。
Ｏ７層１５を保護膜としてＢｒ−メタノール液でエツチ
ングして、両溝の外側に２段構造を形成する。
第１図（４）において、ＳｉＯ□層１５を除去し、溝を
覆って埋込層としてｎ−ＩｎＰ層１７、ｐ−ＩｎＰ層１
８、ｎ−ＩｎＰ層１９、ｐ−ＩｎＰ層２０の４層、コン
タクト層としてｐ” ｒｎＧａＡｓＰ層２１の計５層
を順次液相成長する。
覆って埋込層としてｎ−ＩｎＰ層１７、ｐ−ＩｎＰ層１
８、ｎ−ＩｎＰ層１９、ｐ−ＩｎＰ層２０の４層、コン
タクト層としてｐ” ｒｎＧａＡｓＰ層２１の計５層
を順次液相成長する。
各層の成長溶液の組成は、
第１層目のｎ−ＩｎＰ層１７のメルト
Ｉｎ：ＩｎＰ４ｅ＝１ｇｒ：４．８ｍｇ：０．６ｍｇ
＋第２層目のｐ−ＩｎＰ層１８のメルト Ｔｎ：ＩｎＰ：Ｃｄ＝１ｇｒ：５．１ｍｇ：３０．Ｏｍ
ｇ 。
＋第２層目のｐ−ＩｎＰ層１８のメルト Ｔｎ：ＩｎＰ：Ｃｄ＝１ｇｒ：５．１ｍｇ：３０．Ｏｍ
ｇ 。
第３層目のｎ−ＩｎＰ層１９のメルト
Ｉｎ：ＩｎＰ：Ｓｎ＝１ｇｒ：５．１ｍｇ：３０．Ｏｍ
ｇ 。
ｇ 。
第４層目のｐ−１ｎＩ’層２０のメルトＩｎ：ＩｎＰ：
Ｃｄ＝１ｇｒ：５．５ｍｇ：３０．Ｏｍｇ 。
Ｃｄ＝１ｇｒ：５．５ｍｇ：３０．Ｏｍｇ 。
第５層目のｐ ” −ＩｎＧａＡｓＰ層２１のメルトｒ
ｎ：ＩｎＡｓ：ＧａＡｓ：ＩｎＰ：Ｚｎ−Ｉｇｒ：４４
．３ｍｇ：９．２ｍｇ：］、５ｍｇ：０．２５ｍｇ 。
ｎ：ＩｎＡｓ：ＧａＡｓ：ＩｎＰ：Ｚｎ−Ｉｇｒ：４４
．３ｍｇ：９．２ｍｇ：］、５ｍｇ：０．２５ｍｇ 。
である。
成長開始温度は６００℃、降温速度は０．７°Ｃ／ｍｆ
ｎ ％各成長時間は５．２０．５０．１００．４０秒で
成長して図示の構造が得られ、ヘテロ接合の側面とｐ−
ＩｎＰ層１４の上面いずれもがｎ−ＩｎＰ層１７で覆わ
れていることが確認された。
ｎ ％各成長時間は５．２０．５０．１００．４０秒で
成長して図示の構造が得られ、ヘテロ接合の側面とｐ−
ＩｎＰ層１４の上面いずれもがｎ−ＩｎＰ層１７で覆わ
れていることが確認された。
以上のように形成された基板に、ｐ型側にチタン／白金
／金（Ｔｉ／Ｐｔ／八〇３分子へ下地）、ｎ型側に金−
ゲルマニウム（Ａｕ−Ｇｅ）合金で電極を形成し、共振
器長３００μｍでへき関し、ステム上に取りつけられた
珪素（Ｓｉ）サブマウント上にｐ型側を下にしてポンデ
ィングし、特性を調べたところ、常温で、 しきい値電流： Ｉｔｈ＝１５ｍＡ 。
／金（Ｔｉ／Ｐｔ／八〇３分子へ下地）、ｎ型側に金−
ゲルマニウム（Ａｕ−Ｇｅ）合金で電極を形成し、共振
器長３００μｍでへき関し、ステム上に取りつけられた
珪素（Ｓｉ）サブマウント上にｐ型側を下にしてポンデ
ィングし、特性を調べたところ、常温で、 しきい値電流： Ｉｔｈ＝１５ｍＡ 。
効率： η−０，３５ｍＷ／ｍ＾／ｆａｃｅｔ
。
。
ここに、効率は共振器のへき開面の片面当たりのそれを
あられす。
あられす。
同一寸法で本発明によらない場合は、
Ｉ ｖ＋−＝２５ｍＡ 、 η＝０．３０ｍＷ／ｍ
Ａ／ｆａｃｅｔ 。
Ａ／ｆａｃｅｔ 。
であり、以上のように特性が改善され、また高周波特性
も極めて良好で、Ｉ Ｇｂｉｔ／ｓｅｅ以上まで応答で
きることが確認された。
も極めて良好で、Ｉ Ｇｂｉｔ／ｓｅｅ以上まで応答で
きることが確認された。
以上詳細に説明したように本発明によれば、理め込み型
レーザにおいて発光領域以外の活性層を通して流れるリ
ーク電流を阻止し、低しきい値化、高速応答、高歩留化
が達成できる。
レーザにおいて発光領域以外の活性層を通して流れるリ
ーク電流を阻止し、低しきい値化、高速応答、高歩留化
が達成できる。
第１図（１）〜（４）は本発明による理め込み型へテロ
構造レーザの構造を製造工程順に示した基板断面図、 第２図は従来例による理め込み型へテロ構造レーザの構
造を示した基板断面図、 第３図は他の従来例による理め込み型へテロ構造レーザ
の構造を示した基板断面図である。 図において、 １１はｎ−１ｎＰ基板、 １２はクラッド層でｎ−ＩｎＰ層、 １３は活性層でＩｎＧａＡｓＰ層、 １４はクラン１一層でｐ−ＩｎＰ層である。 １５はＳｉＯ□層、 １１はレジスト膜、１７は
埋込層でｎ−ＩｎＰ層、 １８は埋込層でｐ−ＩｎＰ層、 １９は埋込層でｎ−ＩｎＰ層、 ２０は押込層でｐ−ＩｎＰ層、 ２１はコンタクト層でｐ ” −１ｎＧａＡｓＰ層鳩
１梢 ＡすＡ
構造レーザの構造を製造工程順に示した基板断面図、 第２図は従来例による理め込み型へテロ構造レーザの構
造を示した基板断面図、 第３図は他の従来例による理め込み型へテロ構造レーザ
の構造を示した基板断面図である。 図において、 １１はｎ−１ｎＰ基板、 １２はクラッド層でｎ−ＩｎＰ層、 １３は活性層でＩｎＧａＡｓＰ層、 １４はクラン１一層でｐ−ＩｎＰ層である。 １５はＳｉＯ□層、 １１はレジスト膜、１７は
埋込層でｎ−ＩｎＰ層、 １８は埋込層でｐ−ＩｎＰ層、 １９は埋込層でｎ−ＩｎＰ層、 ２０は押込層でｐ−ＩｎＰ層、 ２１はコンタクト層でｐ ” −１ｎＧａＡｓＰ層鳩
１梢 ＡすＡ
Claims (1)
- ダブルヘテロ接合を有する多層半導体結晶に、該接合を
貫いて、内部に段差を有する溝を２つ形成し、該溝内と
該多層半導体結晶表面とを半導体層で理め込んでなるこ
とを特徴とする半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2702485A JPS61187287A (ja) | 1985-02-14 | 1985-02-14 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2702485A JPS61187287A (ja) | 1985-02-14 | 1985-02-14 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61187287A true JPS61187287A (ja) | 1986-08-20 |
Family
ID=12209509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2702485A Pending JPS61187287A (ja) | 1985-02-14 | 1985-02-14 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187287A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218085A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体レーザ |
| US8268439B2 (en) | 2003-05-22 | 2012-09-18 | Propex Operating Company, Llc | Process for fabricating polymeric articles |
| US11305272B2 (en) | 2016-12-13 | 2022-04-19 | Organo Corporation | Ion exchanger filled cartridge and metal removing column |
-
1985
- 1985-02-14 JP JP2702485A patent/JPS61187287A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218085A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体レーザ |
| US8268439B2 (en) | 2003-05-22 | 2012-09-18 | Propex Operating Company, Llc | Process for fabricating polymeric articles |
| US11305272B2 (en) | 2016-12-13 | 2022-04-19 | Organo Corporation | Ion exchanger filled cartridge and metal removing column |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425650A (en) | Buried heterostructure laser diode | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS63150985A (ja) | 半導体レ−ザ | |
| US5470786A (en) | Semiconductor laser device | |
| JPH0159754B2 (ja) | ||
| US5441912A (en) | Method of manufacturing a laser diode | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JPS61187287A (ja) | 半導体発光装置 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JPH07115251A (ja) | 半導体レーザ | |
| JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
| JP3684519B2 (ja) | 半導体レーザの製造方法 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JP2942404B2 (ja) | 埋込へテロ構造半導体レーザの製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| KR100239792B1 (ko) | InGaAsP/InP BH LD제작방법 | |
| JP3235588B2 (ja) | 半導体レーザ装置およびその製造方法 |