JPS61187287A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS61187287A JPS61187287A JP2702485A JP2702485A JPS61187287A JP S61187287 A JPS61187287 A JP S61187287A JP 2702485 A JP2702485 A JP 2702485A JP 2702485 A JP2702485 A JP 2702485A JP S61187287 A JPS61187287 A JP S61187287A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- grooves
- inp layer
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダブルヘテロ(DH)接合を有する多層半導体
結晶に溝を2木形成して、その上に理め込み成長を行っ
て形成される理め込み型へテロ構造(BH)のレーザに
係り、低しきい値で高速応答、高歩留を可能とする構造
に関する。
結晶に溝を2木形成して、その上に理め込み成長を行っ
て形成される理め込み型へテロ構造(BH)のレーザに
係り、低しきい値で高速応答、高歩留を可能とする構造
に関する。
この種のレーザは光通信用に使用され、現状では400
Mbit / sec程度の変調をかけているが、技術
の進展にともない、さらに高速応答の可能なレーザが要
望されるようになった。
Mbit / sec程度の変調をかけているが、技術
の進展にともない、さらに高速応答の可能なレーザが要
望されるようになった。
一方、構造改善にともなう製造工程の歩留にも留意する
必要がある。
必要がある。
第2図は従来例による理め込み型へテロ構造レーザの構
造を示した基板断面図である。
造を示した基板断面図である。
図において、1はn型インジウム燐(n InP)基
板、2は活性層でインジウムガリウム砒素燐(InGa
AsP)層、3はp型クラッド層でp−InP層、4は
p+型コンタクト層でp ’ −InGaAsP層であ
る。
板、2は活性層でインジウムガリウム砒素燐(InGa
AsP)層、3はp型クラッド層でp−InP層、4は
p+型コンタクト層でp ’ −InGaAsP層であ
る。
上記多層構造の発光領域にメサストライプを形成し、メ
サストライプ以外の部分を埋込層p−TnP層5、n−
InP層6で理め込む。
サストライプ以外の部分を埋込層p−TnP層5、n−
InP層6で理め込む。
この構造では、レーザの高速応答は良好であるが、つぎ
のような欠点がある。
のような欠点がある。
(])押込成長後の基板表面が平坦にならないため、製
造工程上不利である。
造工程上不利である。
(2) メサストライプ以外の広い部分を理め込まね
ばならず、この埋込部分で未成長の部分を生ずる確率が
高く、この部分が直接大きなリークの原因となるため、
良好な素子特性が得られず、歩留が低下する。
ばならず、この埋込部分で未成長の部分を生ずる確率が
高く、この部分が直接大きなリークの原因となるため、
良好な素子特性が得られず、歩留が低下する。
以上の欠点を改善するため第3図の構造が提案されてい
る。
る。
第3図は他の従来例による理め込み型へテロ構造レーザ
の構造を示した基板断面図である。
の構造を示した基板断面図である。
図はDC−PBII(Double Channele
d−Planar BuriedHeterostru
ature)と呼ばれる構造である。
d−Planar BuriedHeterostru
ature)と呼ばれる構造である。
図において、1はn−1nP基板、2は活性層でInG
aAsP層、3はクラッド層でp−InP層である。
aAsP層、3はクラッド層でp−InP層である。
上記多層構造の発光領域の両側に溝(Channel)
を2つ形成し、溝を覆って埋込層のp−InP層5、n
−InP層6、p−InP層7を理め込む。
を2つ形成し、溝を覆って埋込層のp−InP層5、n
−InP層6、p−InP層7を理め込む。
これらの埋込層の上に、コンタクト層のp“−InGa
AsP層4を被着する。
AsP層4を被着する。
上記の埋込3層の堆積は、溝の中は成長速度が大きく、
溝により形成された幅の狭い発光領域のメサ上には堆積
し難い性向があるので、p −InP層5とn−InP
層6はメサ上に堆積しないようにする条件を選ぶことが
できる。
溝により形成された幅の狭い発光領域のメサ上には堆積
し難い性向があるので、p −InP層5とn−InP
層6はメサ上に堆積しないようにする条件を選ぶことが
できる。
この構造においては、矢印で示される電流径路が存在す
るため、室温近傍でのしきい値電流が増大するとともに
、下記の理由により、発光領域以外のInGaAsP層
2にキャリアの蓄積が起こり、かつ、このInGaAs
P層2は溝の両側に大きな面積を占めるためキャリアの
蓄積量は大きくなり、高速応答はできなくなる。
るため、室温近傍でのしきい値電流が増大するとともに
、下記の理由により、発光領域以外のInGaAsP層
2にキャリアの蓄積が起こり、かつ、このInGaAs
P層2は溝の両側に大きな面積を占めるためキャリアの
蓄積量は大きくなり、高速応答はできなくなる。
即ち、InGaAsPはrnPより禁制帯幅が小さいた
め、発光領域以外のInGaAsP層2にもキャリアの
閉じ込めが起こる。しかしここではレーザ発光をしない
ためキャリアはライフタイムが長くなり蓄積される。
め、発光領域以外のInGaAsP層2にもキャリアの
閉じ込めが起こる。しかしここではレーザ発光をしない
ためキャリアはライフタイムが長くなり蓄積される。
このような状態で高速変調をかけると、発光領域以外の
InGaAsP層2に流れる電流と、発光領域に流れる
電流の応答特性に違いを生じ、結果として高速変調に追
随できなくなる。
InGaAsP層2に流れる電流と、発光領域に流れる
電流の応答特性に違いを生じ、結果として高速変調に追
随できなくなる。
一方この構造においては、リーク電流は発光領域以外の
、両側のp−nヘテロ接合を通して流れる。かつヘテロ
接合の立ち上がり電圧は第2図のメサ以外の部分に形成
されたp−nホモ接合より低いため、リーク電流は第2
図の場合より大きくなる。
、両側のp−nヘテロ接合を通して流れる。かつヘテロ
接合の立ち上がり電圧は第2図のメサ以外の部分に形成
されたp−nホモ接合より低いため、リーク電流は第2
図の場合より大きくなる。
従来の埋込型レーザにおいては、発光領域以外の活性層
を通じてリーク電流を生じ、低しきい値化、高速応答、
高歩留化が阻害されていた。
を通じてリーク電流を生じ、低しきい値化、高速応答、
高歩留化が阻害されていた。
上記問題点の解決は、ダブルヘテロ接合を有する多層半
導体結晶に、該接合を貫いて、内部に段差を有する溝を
2つ形成し、該溝内と該多層半導体結晶表面とを半導体
層で理め込んでなる本発明による半導体発光装置により
達成される。
導体結晶に、該接合を貫いて、内部に段差を有する溝を
2つ形成し、該溝内と該多層半導体結晶表面とを半導体
層で理め込んでなる本発明による半導体発光装置により
達成される。
本発明は、2つの溝の外側側面をn−InP層で覆いn
−p逆接合を形成することにより、リーク電流を阻止す
るものである。
−p逆接合を形成することにより、リーク電流を阻止す
るものである。
しかし、メサストライプ上面にはn−InP層を成長さ
せないで、しかも2つの溝の外側側面を、両側のへテロ
接合側面も含めてn−InP層で覆えるような成長条件
を見つけることは難しかった。
せないで、しかも2つの溝の外側側面を、両側のへテロ
接合側面も含めてn−InP層で覆えるような成長条件
を見つけることは難しかった。
そのために、この2つの溝の外側側面に複数の段を設け
ることにより、ヘテロ接合側面への成長を容易にしたも
のである。
ることにより、ヘテロ接合側面への成長を容易にしたも
のである。
第1図(1)〜(4)は本発明による理め込み型へテロ
構造レーザの構造を製造工程順に示した基板断面図であ
る。
構造レーザの構造を製造工程順に示した基板断面図であ
る。
第1図(1)において、面指数(100)のn−1nP
基板11の上に、クラッド層としてn−InP層12、
活性層としてアンドープInGaAsP層13、クラッ
ド層としてp−InP層14の3層を順次液相成長する
。
基板11の上に、クラッド層としてn−InP層12、
活性層としてアンドープInGaAsP層13、クラッ
ド層としてp−InP層14の3層を順次液相成長する
。
各層の成長溶液の組成は、
第1層目のn−InP層12のメルト
rn:TnP:Sn=1gr:5.5mg:30.Om
g +第2層目のアンドープInGaAsP層13のメ
ルトIn:InAs:GaAs:InP =1gr:
44.3+ng:9.2mg:1.5mg +第3層
目のp−InP層14のメルト In:InP:Cd=1gr:5.5mg:30.Om
g 。
g +第2層目のアンドープInGaAsP層13のメ
ルトIn:InAs:GaAs:InP =1gr:
44.3+ng:9.2mg:1.5mg +第3層
目のp−InP層14のメルト In:InP:Cd=1gr:5.5mg:30.Om
g 。
である。
これらのメルトをカーボンボートにセットし、水素炉中
で順次成長を行う。成長開始温度は600℃、降温速度
は0.7℃/min、各成長時間は300.5.10秒
で、各成長厚2.0.0.2.0.3μmを得た。
で順次成長を行う。成長開始温度は600℃、降温速度
は0.7℃/min、各成長時間は300.5.10秒
で、各成長厚2.0.0.2.0.3μmを得た。
つぎに、このエピタキシャル成長層上に、二酸化珪素(
SiO□)層15、レジスト膜16よりなる複合マスク
パターンを、 a=2pm、 b=5pm、 c=9pm。
SiO□)層15、レジスト膜16よりなる複合マスク
パターンを、 a=2pm、 b=5pm、 c=9pm。
の寸法で被着する。
第1図(2)において、レジスト膜16を保護膜として
、臭素(Br)−メタノール液でエツチングして、図示
の溝を形成する。
、臭素(Br)−メタノール液でエツチングして、図示
の溝を形成する。
第1図(3)においで、レジスト膜16を除去し、5i
O7層15を保護膜としてBr−メタノール液でエツチ
ングして、両溝の外側に2段構造を形成する。
O7層15を保護膜としてBr−メタノール液でエツチ
ングして、両溝の外側に2段構造を形成する。
第1図(4)において、SiO□層15を除去し、溝を
覆って埋込層としてn−InP層17、p−InP層1
8、n−InP層19、p−InP層20の4層、コン
タクト層としてp” rnGaAsP層21の計5層
を順次液相成長する。
覆って埋込層としてn−InP層17、p−InP層1
8、n−InP層19、p−InP層20の4層、コン
タクト層としてp” rnGaAsP層21の計5層
を順次液相成長する。
各層の成長溶液の組成は、
第1層目のn−InP層17のメルト
In:InP4e=1gr:4.8mg:0.6mg
+第2層目のp−InP層18のメルト Tn:InP:Cd=1gr:5.1mg:30.Om
g 。
+第2層目のp−InP層18のメルト Tn:InP:Cd=1gr:5.1mg:30.Om
g 。
第3層目のn−InP層19のメルト
In:InP:Sn=1gr:5.1mg:30.Om
g 。
g 。
第4層目のp−1nI’層20のメルトIn:InP:
Cd=1gr:5.5mg:30.Omg 。
Cd=1gr:5.5mg:30.Omg 。
第5層目のp ” −InGaAsP層21のメルトr
n:InAs:GaAs:InP:Zn−Igr:44
.3mg:9.2mg:]、5mg:0.25mg 。
n:InAs:GaAs:InP:Zn−Igr:44
.3mg:9.2mg:]、5mg:0.25mg 。
である。
成長開始温度は600℃、降温速度は0.7°C/mf
n %各成長時間は5.20.50.100.40秒で
成長して図示の構造が得られ、ヘテロ接合の側面とp−
InP層14の上面いずれもがn−InP層17で覆わ
れていることが確認された。
n %各成長時間は5.20.50.100.40秒で
成長して図示の構造が得られ、ヘテロ接合の側面とp−
InP層14の上面いずれもがn−InP層17で覆わ
れていることが確認された。
以上のように形成された基板に、p型側にチタン/白金
/金(Ti/Pt/八〇3分子へ下地)、n型側に金−
ゲルマニウム(Au−Ge)合金で電極を形成し、共振
器長300μmでへき関し、ステム上に取りつけられた
珪素(Si)サブマウント上にp型側を下にしてポンデ
ィングし、特性を調べたところ、常温で、 しきい値電流: Ith=15mA 。
/金(Ti/Pt/八〇3分子へ下地)、n型側に金−
ゲルマニウム(Au−Ge)合金で電極を形成し、共振
器長300μmでへき関し、ステム上に取りつけられた
珪素(Si)サブマウント上にp型側を下にしてポンデ
ィングし、特性を調べたところ、常温で、 しきい値電流: Ith=15mA 。
効率: η−0,35mW/m^/facet
。
。
ここに、効率は共振器のへき開面の片面当たりのそれを
あられす。
あられす。
同一寸法で本発明によらない場合は、
I v+−=25mA 、 η=0.30mW/m
A/facet 。
A/facet 。
であり、以上のように特性が改善され、また高周波特性
も極めて良好で、I Gbit/see以上まで応答で
きることが確認された。
も極めて良好で、I Gbit/see以上まで応答で
きることが確認された。
以上詳細に説明したように本発明によれば、理め込み型
レーザにおいて発光領域以外の活性層を通して流れるリ
ーク電流を阻止し、低しきい値化、高速応答、高歩留化
が達成できる。
レーザにおいて発光領域以外の活性層を通して流れるリ
ーク電流を阻止し、低しきい値化、高速応答、高歩留化
が達成できる。
第1図(1)〜(4)は本発明による理め込み型へテロ
構造レーザの構造を製造工程順に示した基板断面図、 第2図は従来例による理め込み型へテロ構造レーザの構
造を示した基板断面図、 第3図は他の従来例による理め込み型へテロ構造レーザ
の構造を示した基板断面図である。 図において、 11はn−1nP基板、 12はクラッド層でn−InP層、 13は活性層でInGaAsP層、 14はクラン1一層でp−InP層である。 15はSiO□層、 11はレジスト膜、17は
埋込層でn−InP層、 18は埋込層でp−InP層、 19は埋込層でn−InP層、 20は押込層でp−InP層、 21はコンタクト層でp ” −1nGaAsP層鳩
1梢 AすA
構造レーザの構造を製造工程順に示した基板断面図、 第2図は従来例による理め込み型へテロ構造レーザの構
造を示した基板断面図、 第3図は他の従来例による理め込み型へテロ構造レーザ
の構造を示した基板断面図である。 図において、 11はn−1nP基板、 12はクラッド層でn−InP層、 13は活性層でInGaAsP層、 14はクラン1一層でp−InP層である。 15はSiO□層、 11はレジスト膜、17は
埋込層でn−InP層、 18は埋込層でp−InP層、 19は埋込層でn−InP層、 20は押込層でp−InP層、 21はコンタクト層でp ” −1nGaAsP層鳩
1梢 AすA
Claims (1)
- ダブルヘテロ接合を有する多層半導体結晶に、該接合を
貫いて、内部に段差を有する溝を2つ形成し、該溝内と
該多層半導体結晶表面とを半導体層で理め込んでなるこ
とを特徴とする半導体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2702485A JPS61187287A (ja) | 1985-02-14 | 1985-02-14 | 半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2702485A JPS61187287A (ja) | 1985-02-14 | 1985-02-14 | 半導体発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61187287A true JPS61187287A (ja) | 1986-08-20 |
Family
ID=12209509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2702485A Pending JPS61187287A (ja) | 1985-02-14 | 1985-02-14 | 半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61187287A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01218085A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体レーザ |
US8268439B2 (en) | 2003-05-22 | 2012-09-18 | Propex Operating Company, Llc | Process for fabricating polymeric articles |
US11305272B2 (en) | 2016-12-13 | 2022-04-19 | Organo Corporation | Ion exchanger filled cartridge and metal removing column |
-
1985
- 1985-02-14 JP JP2702485A patent/JPS61187287A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01218085A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体レーザ |
US8268439B2 (en) | 2003-05-22 | 2012-09-18 | Propex Operating Company, Llc | Process for fabricating polymeric articles |
US11305272B2 (en) | 2016-12-13 | 2022-04-19 | Organo Corporation | Ion exchanger filled cartridge and metal removing column |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4425650A (en) | Buried heterostructure laser diode | |
JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
JPS63150985A (ja) | 半導体レ−ザ | |
US5470786A (en) | Semiconductor laser device | |
JPH0159754B2 (ja) | ||
US5441912A (en) | Method of manufacturing a laser diode | |
JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
JPS61187287A (ja) | 半導体発光装置 | |
JP2812273B2 (ja) | 半導体レーザ | |
JP2894186B2 (ja) | 光半導体装置 | |
JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
JPH07254750A (ja) | 半導体レーザ | |
JPH05299764A (ja) | 半導体レーザの製造方法 | |
JPH07115251A (ja) | 半導体レーザ | |
JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
JP3684519B2 (ja) | 半導体レーザの製造方法 | |
JPS61220389A (ja) | 集積型半導体レ−ザ | |
JP2942404B2 (ja) | 埋込へテロ構造半導体レーザの製造方法 | |
JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
JPH06104527A (ja) | 半導体レーザの製造方法 | |
JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
KR100239792B1 (ko) | InGaAsP/InP BH LD제작방법 | |
JP3235588B2 (ja) | 半導体レーザ装置およびその製造方法 |